02集成電路中的器件與版圖

1、6-2 電學隔離電學隔離（1）反偏）反偏PN結隔離結隔離（2）全介質隔離）全介質隔離（3）混合隔離元件）混合隔離元件集成電路的襯底上要做很多的晶體管，隔離的目集成電路的襯底上要做很多的晶體管，隔離的目的是使不同隔離區(qū)的元件實現(xiàn)電隔離。的是使不同隔離區(qū)的元件實現(xiàn)電隔離。（1）反偏）反偏PN結隔離結隔離 通過外延，選擇性擴散等工藝方法，將通過外延，選擇性擴散等工藝方法，將芯片劃分為若干個由芯片劃分為若干個由P區(qū)包圍的區(qū)包圍的N型區(qū)，型區(qū)，P區(qū)接電路中的最低電位，使區(qū)接電路中的最低電位，使PN結反偏。利結反偏。利用反偏用反偏PN結對器件進行隔離。結對器件進行隔離。P襯底襯底NNNPP接電路中接電路中

2、的最低電的最低電位位反偏反偏PN結隔離結隔離 工藝簡單工藝簡單 占芯片面積較大占芯片面積較大 且受反向漏電影響，隔離效果不是最佳且受反向漏電影響，隔離效果不是最佳 寄生電容較大寄生電容較大 MOSFET可以利用自身的可以利用自身的PN結實現(xiàn)電學隔離結實現(xiàn)電學隔離（2）全介質隔離）全介質隔離用用SiO2將要制作元件的將要制作元件的N型區(qū)（或型區(qū)（或P型區(qū)）型區(qū)）包圍起來，實現(xiàn)隔離包圍起來，實現(xiàn)隔離 NNSiO2多晶硅多晶硅全介質隔離全介質隔離 隔離效果好隔離效果好 工藝復雜（需要反外延，磨片等工藝），生工藝復雜（需要反外延，磨片等工藝），生產周期長，成品率低，成本高產周期長，成品率低，成本高 （

3、主要用于高壓和抗輻射等特殊領域的（主要用于高壓和抗輻射等特殊領域的集成電路）集成電路）（3）混合隔離）混合隔離元件四周采用介質隔離，而底部用反偏元件四周采用介質隔離，而底部用反偏PN結隔離結隔離 P襯底襯底NNN接電路中接電路中的最低電的最低電位位SiO2混合隔離混合隔離 可以使元件的圖形尺寸縮小，可以使元件的圖形尺寸縮小， 芯片面積利用率得到提高，芯片面積利用率得到提高，（現(xiàn)已廣泛采用這種方法（現(xiàn)已廣泛采用這種方法 ） 在保證電路正常的工作情況下，盡量在保證電路正常的工作情況下，盡量減少減少隔離島隔離島的數(shù)目，是的數(shù)目，是IC 版圖設計中必須版圖設計中必須考慮解決的問題考慮解決的問題埋層（埋

4、層氧化）6-3 6-3 集成電路中的有源器件及版圖集成電路中的有源器件及版圖 初始氧化，熱生長厚度約為初始氧化，熱生長厚度約為5001000nm的氧的氧化層化層（提供集電極電流的低阻通路）（提供集電極電流的低阻通路）6.3.1 NPN管管1、pn結隔離的結隔離的NPN管工藝流程管工藝流程埋層（埋層光刻） 光刻，利用反應離子刻蝕技術將光刻窗口中的光刻，利用反應離子刻蝕技術將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠氧化層刻蝕掉，并去掉光刻膠埋層（埋層擴散） 進行大劑量進行大劑量As+注入并退火，形成注入并退火，形成n+埋層埋層埋層（去氧化層）PN+利用利用HF腐蝕掉硅片表面的氧化層腐蝕掉硅片表面的氧

5、化層外延層（外延生長）PN+N將硅片放入外延爐中進行外延，外延層的厚度將硅片放入外延爐中進行外延，外延層的厚度和摻雜濃度一般由器件的用途決定和摻雜濃度一般由器件的用途決定隔離（隔離氧化）PSiO2N+N隔離（隔離光刻）PSiO2N+N隔離（隔離擴散）PSiO2N+NP+P+隔離（去氧化層）PN+NP+P+基區(qū)（基區(qū)氧化）PSiO2N+NP+P+基區(qū)（基區(qū)光刻）PSiO2N+NP+P+基區(qū)（基區(qū)擴散）PSiO2N+NPP+P+基區(qū)（去氧化層）PN+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)氧化）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)光刻）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)擴散）PSiO2N+NPN+N+

6、P+P+發(fā)射區(qū)（去氧化層）PN+NPN+N+P+P+金屬連線（引線氧化）PSiO2N+NPN+N+P+P+金屬連線（接觸孔光刻）PSiO2N+NPN+N+P+P+金屬連線（蒸鋁）PSiO2N+NPN+N+P+P+金屬連線（引線光刻）PSiO2N+NN+N+P+P+合金：合金：使使Al與接觸孔中的硅形成良好的歐姆接觸，一般是與接觸孔中的硅形成良好的歐姆接觸，一般是在在450、N2-H2氣氛下處理氣氛下處理2030分鐘分鐘形成鈍化層形成鈍化層在低溫條件下在低溫條件下(小于小于300)淀積氮化硅淀積氮化硅刻蝕氮化硅，形成鈍化圖形刻蝕氮化硅，形成鈍化圖形反刻鋁反刻鋁小結：雙極型集成電路制造中的光刻小結

7、：雙極型集成電路制造中的光刻掩膜掩膜N埋層用于降低埋層用于降低集電極串連電阻集電極串連電阻考慮到反偏時，勢考慮到反偏時，勢壘區(qū)的展寬，各圖壘區(qū)的展寬，各圖形之間都留有較寬形之間都留有較寬的距離，因而這種的距離，因而這種結構的結構的NPN的圖形的圖形面積比較大面積比較大 2、集成電路中的縱向、集成電路中的縱向NPN管管(1) PN結隔離的縱向結隔離的縱向NPN管管(2)混合隔離的縱向混合隔離的縱向NPN管管N埋層用于降埋層用于降低集電極串連低集電極串連電阻電阻(3)小尺寸混合隔離的縱向小尺寸混合隔離的縱向NPN管管N埋層用于降低埋層用于降低集電極串連電阻集電極串連電阻 基極與集電極之基極與集電極

8、之間插入了間插入了SiO2，避免二者的相互避免二者的相互影響影響 基區(qū)，發(fā)射區(qū)都基區(qū)，發(fā)射區(qū)都可延伸到可延伸到SiO2層層 ，尺寸可做得較小尺寸可做得較小6.3.2 PNP管管1、橫向、橫向PNP管是在制作管是在制作NPN管的過程中同管的過程中同時完成的，不需要增加工序。由于受光時完成的，不需要增加工序。由于受光刻精度，及刻精度，及NPN管工藝參數(shù)的限制，橫管工藝參數(shù)的限制，橫向向PNP管的管的很難做大，因而一般都采用很難做大，因而一般都采用“包圍包圍”結構。結構。P n PP+ P P n P n + P+E C BnTTTn+P-Si由圖可見，橫向由圖可見，橫向PNP管有兩個寄生的縱向管有

9、兩個寄生的縱向PNP管，當管，當T正向有源正向有源時，時，T的兩個結都反偏，而的兩個結都反偏，而T的發(fā)射結正偏，集電結反偏，處于的發(fā)射結正偏，集電結反偏，處于正向有源區(qū)。正向有源區(qū)。受基區(qū)較寬及受基區(qū)較寬及T的影響，的影響，T的的較小，一般在較小，一般在530之間之間EBCEBC圖形圖形2 縱向縱向PNP管管P P n PWb nPSiE B C縱向縱向PNP管管EBPnc縱向縱向PNP管管EPnBc縱向縱向PNP管管P+n+Pn(外延)P（襯底）C B EP+P+6.3.3 MOS管管一、NMOS鋁柵工藝流程：鋁柵即柵極用鋁柵即柵極用Al制作制作1、襯底制備PSi2、場區(qū)氧化PSiSiO23

10、、漏源光刻（MK1）PSi4、P擴散（附帶有氧化）PSinn5、刻柵，預刻引線孔（MK2）PSinn6、柵氧化PSinn7、VTD調整（MK3）8、VTE調整（MK4）9、引線孔光刻（MK5）PSinn10、蒸鋁PSinn11、反刻鋁（MK6）PSinn二、N溝MOS硅柵工藝用重摻雜的多晶硅做柵極用重摻雜的多晶硅做柵極PSiPSiPSi1、襯底制備，場區(qū)氧化2、刻有源區(qū)（MK1）3、柵氧化PSiPSi4、刻接觸孔（MK2）5、淀積多晶SiPSiPSinn6、反刻多晶Si（MK3）7、漏源擴散（P） （附帶氧化）PSinnPSinn8、淀積SiO29、刻引線孔（MK4）PSinn10、蒸鋁、反刻

11、（MK5）硅柵工藝的優(yōu)點：硅柵工藝的優(yōu)點：1、柵自對準：、柵自對準： 自對準自對準是一種在圓晶片上用單個掩膜形成不同區(qū)是一種在圓晶片上用單個掩膜形成不同區(qū)域的多層結構的技術，它消除了用多片掩膜所引起的域的多層結構的技術，它消除了用多片掩膜所引起的對準誤差。在電路尺寸越來越小的情況下，這種方法對準誤差。在電路尺寸越來越小的情況下，這種方法用得越來越多。用得越來越多。 在硅柵工藝中，柵極起漏源擴散的掩膜作用，可在硅柵工藝中，柵極起漏源擴散的掩膜作用，可以實現(xiàn)自對準的源極和漏極的離子注入，使柵區(qū)與漏、以實現(xiàn)自對準的源極和漏極的離子注入，使柵區(qū)與漏、源交迭部分減小，寄生電容源交迭部分減小，寄生電容 P

12、Si形成了圖形的多晶硅條用作離子注入的掩形成了圖形的多晶硅條用作離子注入的掩膜膜，用自，用自己的己的“身體身體”擋住離子向柵極下結構（氧化層和半擋住離子向柵極下結構（氧化層和半導體）的注入，同時使離子對半導體的注入正好發(fā)導體）的注入，同時使離子對半導體的注入正好發(fā)生在它的兩側，從而實現(xiàn)了自對準。生在它的兩側，從而實現(xiàn)了自對準。原來呈半絕緣的多晶硅本身在大量注入后變成低電原來呈半絕緣的多晶硅本身在大量注入后變成低電阻率的導電體。阻率的導電體。可見多晶硅的應用實現(xiàn)了可見多晶硅的應用實現(xiàn)了“一箭三雕一箭三雕”之功效。之功效。PSinn2、漏、源尺寸可小、漏、源尺寸可小 A：擴散之前進行柵氧化，避免了

13、柵氧化時：擴散之前進行柵氧化，避免了柵氧化時的再分布，可得到淺結（縱向看）的再分布，可得到淺結（縱向看） B：鋁引線可與柵區(qū)重迭，因中間有絕緣層；：鋁引線可與柵區(qū)重迭，因中間有絕緣層；而鋁柵工藝鋁引線與柵極在一個平面上，中間需而鋁柵工藝鋁引線與柵極在一個平面上，中間需要有間隔要有間隔PSinn鋁柵：鋁柵：D/SS/D間隔2、刻柵，預刻引線孔3、刻引線孔4、反刻AL1、漏源光刻G3、兩層半布線、兩層半布線 鋁柵工藝：鋁柵工藝：AL層、擴散層：兩層布線層、擴散層：兩層布線 硅柵工藝：硅柵工藝： AL層層 多晶多晶Si層層 擴散擴散0.5層層兩層半兩層半擴散層之所以只有擴散層之所以只有0.5層，是因

14、為在做層，是因為在做擴散層時多晶擴散層時多晶Si起掩起掩膜作用，擴散層不能膜作用，擴散層不能與多晶與多晶Si層交叉。層交叉。PSinn這里不可能有擴散層一、集成二極管一、集成二極管 二極管除單獨二極管除單獨bc結結外，通常由晶體管的不同連接外，通常由晶體管的不同連接方式構成，并不增加工序方式構成，并不增加工序nn+P+P+P+n+CBVBC=0VCE=0VBE=0IC=0IE =0常用EECCBB6-4 6-4 集成電路中的無源器件及版圖集成電路中的無源器件及版圖SiO2N+N 外延層外延層PP+P+AlAlSiO2SiO2與與NPNNPN晶體管晶體管基區(qū)同時制作基區(qū)同時制作與與NPNNPN晶

15、體管晶體管發(fā)射區(qū)同時制發(fā)射區(qū)同時制作作N型隔離島型隔離島二、集成電阻器二、集成電阻器1、擴散電阻、擴散電阻 IC中的電阻大多數(shù)是利用中的電阻大多數(shù)是利用n型或者型或者P型半導體材料的型半導體材料的體電阻體電阻獲得的。獲得的。 Weff是有效條寬，即設計條寬橫向擴散引起的展寬是有效條寬，即設計條寬橫向擴散引起的展寬 LWWeffW 應用折迭形是因為應用折迭形是因為L是在是在W確定之后由電阻阻值決定的。當阻值較大確定之后由電阻阻值決定的。當阻值較大時，為了適應版圖上給定的位置，電阻條往往要拐彎。這要占用較大的芯時，為了適應版圖上給定的位置，電阻條往往要拐彎。這要占用較大的芯片面積。片面積。雙極型集

16、成電路中的電阻雙極型集成電路中的電阻 利用半導體材料的體電阻利用半導體材料的體電阻 RA RBNN+N+N+電阻電阻A電阻電阻B溝道電阻溝道電阻 2、多晶、多晶Si電阻電阻 A：淀積多晶：淀積多晶Si B：離子注入，調節(jié)方塊電阻：離子注入，調節(jié)方塊電阻 C：光刻：光刻 D：氧化、光刻，蓋上一層：氧化、光刻，蓋上一層 氧化層，防止漏源擴散氧化層，防止漏源擴散 時向多晶時向多晶Si摻雜，使之摻雜，使之 R發(fā)生變化；發(fā)生變化；SiSiO2WL3、MOSFET形成的電阻形成的電阻 這是一個非線性電阻這是一個非線性電阻 飽和區(qū)：飽和區(qū)： 非飽和區(qū)：非飽和區(qū)：DSTGSDSDSVVVkVIR211TGSV

17、VkR21二、電容二、電容 在在IC中，總希望電容占盡量小的面積，其大小不隨中，總希望電容占盡量小的面積，其大小不隨工作點變化，有時還希望電容有較準確的數(shù)值。下面以工作點變化，有時還希望電容有較準確的數(shù)值。下面以Si柵工藝為例：柵工藝為例：1、感應溝道感應溝道的單層多晶的單層多晶Si電容電容 C下的區(qū)域為下的區(qū)域為P型襯底，型襯底，通過表面感應溝道與擴散通過表面感應溝道與擴散區(qū)相連。區(qū)相連。DSCGCDS反型2、初始溝道初始溝道的單層多晶的單層多晶Si電容電容 下電極為注入形成的下電極為注入形成的N型層，型層，這實際是一個漏源短接的這實際是一個漏源短接的DMOSFET。在柵氧化層厚度。在柵氧化層厚度一定時，這種電容不僅單位面一定時，這種電容不僅單位面積電容值較大，而且基本是一積電容值較大，而且基本是一個固定