2016年10月計(jì)算機(jī)原理復(fù)習(xí)題

1、計(jì)算機(jī)原理復(fù)習(xí)題選擇題：1 .計(jì)算機(jī)主機(jī)中包含（）A.控制器和運(yùn)算器B.CPU和運(yùn)算器C.主存儲(chǔ)器和控制器D.CPU和主存儲(chǔ)器2 .對(duì)聲音進(jìn)行采小的過程是（）A.把聲音信號(hào)變成頻率、幅度連續(xù)變化的電流信號(hào)B.每隔固定的時(shí)間間隔對(duì)聲音的模擬信號(hào)截取一個(gè)幅值C.將離散的幅值轉(zhuǎn)換成一個(gè)二進(jìn)制的數(shù)字量D.將二進(jìn)制的數(shù)字量寫入計(jì)算機(jī)的文件中3 .圖像信息在計(jì)算機(jī)中的基本表示形式是（）A.圖元B.位圖C.矢量D.直線4 .在定點(diǎn)原碼一位乘法運(yùn)算中，整個(gè)乘法過程重復(fù)進(jìn)行的操作是（）ABY000110111000題4圖A.并行加0或被乘數(shù)及串行右移1位B.并行加0或被乘數(shù)及串行左移l位C.并行加被乘數(shù)及串行右

2、移l位D.并行加被乘數(shù)及串行左移1位5 .可使邏輯等式A+B+C+D=0成立的A.0、0、0、0C.0、0、1、16 .某電路的真值表如下（A,B為輸入，A.與門B或門C與非門D.或非門A、B、C、D變量的值是（）B.0、1、0、1D.1、1、0、0Y為輸出），從中可以斷定該電路是（真值表7 .以下敘述中俏誤的是（）A.浮點(diǎn)數(shù)中，階碼反映了小數(shù)點(diǎn)的位置8 .浮點(diǎn)數(shù)中，階碼的位數(shù)越長，能表達(dá)的精度越高C計(jì)算機(jī)中，整數(shù)一般用定點(diǎn)數(shù)表示D.漢字的機(jī)內(nèi)碼中，一個(gè)漢字用2個(gè)字節(jié)表示8.在定點(diǎn)補(bǔ)碼加減法運(yùn)算中，檢測(cè)運(yùn)算結(jié)果是否溢出的單符號(hào)位操作檢測(cè)法是（）A.加數(shù)與被加數(shù)同號(hào)，運(yùn)算結(jié)果與之同號(hào)8 .加數(shù)與

3、被加數(shù)同號(hào)，運(yùn)算結(jié)果與之異號(hào)C加數(shù)與被加數(shù)異號(hào)，運(yùn)算結(jié)果與被加數(shù)同號(hào)D.加數(shù)與被加數(shù)異號(hào)，運(yùn)算結(jié)果與被加數(shù)異號(hào)9 .在原碼乘除法中求運(yùn)算結(jié)果的符號(hào)以及浮點(diǎn)運(yùn)算中判是否規(guī)格化時(shí)，可使用的邏輯運(yùn)算是（）A.邏輯加B.邏輯乘C.與非運(yùn)算D.按位加10 .對(duì)浮點(diǎn)運(yùn)算結(jié)果做向右規(guī)格化時(shí)，尾數(shù)向右移一位，則其階碼應(yīng)該（）A.加1B.減1C保持不變D.右移1位11 .如果執(zhí)行某條指令時(shí)，需要多次訪問主存來得到操作數(shù)，那么該條指令的尋址方式是（）A.立即尋址方式B.直接尋址方式C間接尋址方式D.寄存器直接尋址方式12 .在中斷處理或子程序調(diào)用過程中，一般將返回地址、狀態(tài)標(biāo)志和現(xiàn)場(chǎng)信息保存在（）B.通用寄存器中

4、D.狀態(tài)寄存器中B.指令寄存器D.通用寄存器A.高速緩沖存儲(chǔ)器中C堆棧中13 .指令譯碼器的輸入來自（A.數(shù)據(jù)緩沖寄存器C程序計(jì)數(shù)器14 .在直接訪內(nèi)指令LDAD（將主存D單元中的數(shù)據(jù)送至累加器）的指令周期中所包含的CPU周期有（）A.一個(gè)B.二個(gè)C三個(gè)D.四個(gè)15 .MTBF是評(píng)價(jià)存儲(chǔ)器性能的主要指標(biāo)之一，其意義是（）B.存儲(chǔ)器的存取時(shí)間D.存儲(chǔ)器的性能價(jià)格比B.磁帶和MOSD.磁卡、IC卡）A.存儲(chǔ)器可容納的二進(jìn)制信息的數(shù)量C.存儲(chǔ)器的平均無故障時(shí)間16 .以下同屬于磁表面存儲(chǔ)器的是（A.磁盤和MOSC.磁盤和磁帶17 .在多級(jí)存儲(chǔ)體系中Cache的作用是（A.解決主存與CPU之間的速度匹

5、配問題B.降低主存的價(jià)格C彌補(bǔ)主存容易不足的缺陷D.構(gòu)成虛擬存儲(chǔ)器。沒有Cache,虛擬存儲(chǔ)器就無法構(gòu)成18 .虛擬存儲(chǔ)器的存儲(chǔ)結(jié)構(gòu)組成是（）A.Cache和主存B.Cache和輔存C主存和部分輔存D.通用寄存器和部分輔存19 .若計(jì)算機(jī)的指令系統(tǒng)中設(shè)置有專門的I/O指令，那么（）A.計(jì)算機(jī)可以利用內(nèi)存的讀/寫命令來完成I/O的操作B.就意味著該系統(tǒng)將內(nèi)存地址編碼擴(kuò)大到外圍設(shè)備上C其外圍設(shè)備采用統(tǒng)一編址方式D.其外圍設(shè)備采用獨(dú)立編址方式20 .某外圍設(shè)備的數(shù)據(jù)傳遞若采用中斷控制方式，那么其中斷觸發(fā)器的狀態(tài)為“1”時(shí)，則表本（）A.該外圍設(shè)備有中斷請(qǐng)求B.不允許其他外圍設(shè)備有中斷請(qǐng)求C.該外圍設(shè)

6、備的中斷請(qǐng)求被屏蔽D.不允許該外圍設(shè)備有中斷請(qǐng)求21 .在CPU響應(yīng)中斷請(qǐng)求并轉(zhuǎn)去執(zhí)行中斷服務(wù)程序時(shí)，首先要執(zhí)行的是（A.保存斷點(diǎn)B.保存有關(guān)寄存器的現(xiàn)場(chǎng)C.關(guān)中斷D.開中斷22 .若外圍設(shè)備傳送數(shù)據(jù)采用DMA輸入輸出方式，那就意味著（A.需要由程序來完成數(shù)據(jù)的傳送B.需要由中斷程序來完成數(shù)據(jù)的傳送C.外設(shè)可以與主存直接交換數(shù)據(jù)D.由CPU直接參與外設(shè)的數(shù)據(jù)交換操作23 .并行性的三種實(shí)際含義是（）A.時(shí)間共享、資源共享和資源管理B.時(shí)間重疊、資源重復(fù)和資源管理C時(shí)間重疊、資源重復(fù)和資源共享D.時(shí)間重疊、時(shí)間共享和資源共享24. A、B、C三人負(fù)責(zé)保管某個(gè)保險(xiǎn)箱，三人都到才能打開保險(xiǎn)箱。則打開

7、保險(xiǎn)箱的邏輯表達(dá)式為（）A.ABCB.A+B+CC.ABCD.ABC25 .相對(duì)于補(bǔ)碼和反碼而言，原碼編碼的特點(diǎn)是（）A.編碼規(guī)則簡單B.便于加減法運(yùn)算C.可以表示負(fù)數(shù)D.數(shù)值范圍較大1-5DBBAB6-10DBBDA11-15CCBCC16-20CACDA21-25CCCAA26-30CDADA31-35BDCDD26 .計(jì)算機(jī)中一次處理的最大二進(jìn)制位數(shù)即為（A.位B.字節(jié)C.字長D.代碼)1-1=01+1=127 .下列算式中屬于邏輯運(yùn)算的是（A.1+1=2B.C.1+1=10D.28 .下圖所示的門電路，它的邏輯表達(dá)式是A. F=AB+CDB. F=ABCDC. F=AB+CDD. F=

8、ABCD29 .下列敘述正確的是（）A.原碼是表示無符號(hào)數(shù)的編碼方法B.對(duì)一個(gè)數(shù)據(jù)的原碼的各位取反而且在末位再加1就可以得到這個(gè)數(shù)據(jù)的補(bǔ)碼C.定點(diǎn)數(shù)表示的是整數(shù)D.二進(jìn)制數(shù)據(jù)表示在計(jì)算機(jī)中容易實(shí)現(xiàn)30.浮點(diǎn)數(shù)0.00100011BX2-1的規(guī)格化表示是（）A.0.1000110BX2-11BB.0.0100011BX2-10BC.0.0100011BX20BD.0.1000110BX21B31 .兩個(gè)定點(diǎn)數(shù)作補(bǔ)碼加法運(yùn)算，對(duì)相加后最高位出現(xiàn)進(jìn)位1的處理是（）A.判為溢出B.AC中不保留C.寄存在AC中D.循環(huán)加到末位32 .運(yùn)算器中通用寄存器的長度一般?。ǎ〢.8位B,16位C.32位D.等于

9、計(jì)算機(jī)字長33.目前在大多數(shù)微型機(jī)上廣泛使用寬度為32/64位的高速總線是（）A.ISAB.EISAC.PCID.VESA34 .某計(jì)算機(jī)指令的操作碼有8個(gè)二進(jìn)位，這種計(jì)算機(jī)的指令系統(tǒng)中的指令條數(shù)至多為（）A.8C.128B.64D.25635 .間接訪內(nèi)指令LDAAd的指令周期包含CPU周期至少有（）A.一個(gè)B.二個(gè)D.四個(gè)C.三個(gè)36 .在程序中，可用轉(zhuǎn)移指令實(shí)現(xiàn)跳過后續(xù)的3條指令繼續(xù)執(zhí)行。這種指令的尋址方式是（）B.相對(duì)尋址方式D.間接尋址方式B.邏輯運(yùn)算指令D.特權(quán)指令A(yù).變址尋址方式C.基址尋址方式37 .浮點(diǎn)運(yùn)算指令屬于（A.算術(shù)運(yùn)算指令C.移位操作指令38 .移位操作中，移出的位

10、的代碼存入狀態(tài)寄存器中的（A.零標(biāo)志位B.溢出標(biāo)志位C.進(jìn)位標(biāo)志位D.負(fù)標(biāo)志位39 .關(guān)于指令周期，以下敘述正確的是（）A. 一個(gè)時(shí)鐘周期由若干個(gè)CPU周期組成，一個(gè)CPU周期由若干個(gè)指令周期組成B. 一個(gè)CPU周期由若干個(gè)時(shí)鐘周期組成，一個(gè)時(shí)鐘周期由若干個(gè)指令周期組成C. 一個(gè)CPU周期由若干個(gè)指令周期組成，一個(gè)指令周期由若干個(gè)時(shí)鐘周期組成D. 一個(gè)指令周期由若干個(gè)CPU周期組成，一個(gè)CPU周期由若干個(gè)時(shí)鐘周期組成40 .在微程序控制中構(gòu)成控制信號(hào)序列的最小單位為（）A.機(jī)器指令B.微命令C.微指令D.微程序41 .衡量存儲(chǔ)容量的常用單位有（）A.s、ns和msB.科b、nb和mbC.Kb、

11、Mb和GbD.B、KB>MB和GB42.存儲(chǔ)器的尋址系統(tǒng)包括（）A.地址寄存器、譯碼器與讀寫電路B.地址寄存器、數(shù)據(jù)寄存器與控制寄存器C.地址寄存器、譯碼器與驅(qū)動(dòng)器D.地址寄存器、變址器與狀態(tài)寄存器43.Cache是緩沖技術(shù)在存儲(chǔ)體系中的一個(gè)具體應(yīng)用。為了保證寫入時(shí)主存和Cache的內(nèi)容一致，方法有三種，但不能采用（）A.將內(nèi)容同時(shí)寫入主存和Cache相應(yīng)單元的方法B.數(shù)據(jù)僅寫入主存，放棄掉Cache中相應(yīng)單元的方法C.數(shù)據(jù)只寫入Cache,在規(guī)定的時(shí)間內(nèi)將修改過的Cache的內(nèi)容寫入主存的方法D.將數(shù)據(jù)寫入輔存，而后在特定時(shí)間內(nèi)同時(shí)將該內(nèi)容寫入主存和Cache的方法44 .將內(nèi)存地址編

12、碼擴(kuò)大到外圍設(shè)備上，這種編址方式稱為（）A.虛擬存儲(chǔ)器的邏輯地址編址B.內(nèi)存的擴(kuò)大尋址方式C.外圍設(shè)備的單獨(dú)編址D.統(tǒng)一編址方式45 .外圍設(shè)備的設(shè)備狀態(tài)標(biāo)志（A.表示該設(shè)備可用、良好或有故障“就緒”和“錯(cuò)誤”等若干狀態(tài)標(biāo)志位組成B.由“忙”、C.表示該設(shè)備裝入或未裝入D.表示該設(shè)備被屏蔽與否46 .在程序中斷處理過程中，最后一A.恢復(fù)斷點(diǎn)C.關(guān)中斷47 .DMA的意義是（）A.直接存儲(chǔ)器地址寄存器C.數(shù)據(jù)管理方式48 .掃描儀是（）A,輸出設(shè)備C.一種描圖方式的圖形顯示器49.以下敘述錯(cuò)誤的是（）步必須執(zhí)行（）B.恢復(fù)現(xiàn)場(chǎng)D.開中斷B,直接存儲(chǔ)器存取D.數(shù)據(jù)存儲(chǔ)地址B.一種描圖方式的繪圖儀D

13、.輸入設(shè)備A.B.C.D.50.Pentium是超標(biāo)量體系結(jié)構(gòu)Pentium采用動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)Pentium性能比Intel486更高Pentium中有4條流水線世界上第一臺(tái)電子數(shù)字計(jì)算機(jī)采用的器件是（A.電子管C.半導(dǎo)體、晶體管51.以下都可用作計(jì)算機(jī)輸入設(shè)備的是A.鍵盤，鼠標(biāo)，掃描儀，打印機(jī)C鍵盤，數(shù)碼相機(jī)，掃描儀，繪圖儀D.大規(guī)模集成電路（）B.鍵盤，數(shù)碼相機(jī)，鼠標(biāo)，繪圖儀D.鍵盤，鼠標(biāo)，數(shù)碼相機(jī)，掃描儀B.集成電路52 .下圖所示的燈控電路中，設(shè)開關(guān)閉合為邏輯值1,燈L亮為邏輯值1。則燈亮的邏輯表達(dá)題3圖式L=(A.ABCB.A(B+C)C.A+(B+C)D.A+BC53 .根據(jù)如圖所示

14、的邏輯電路，則F=（&F題4圖白AA.AB.AC.1D.054 .若邏輯表達(dá)式A+B+C的值為0,則A,B,C變量的邏輯值分別可以是（）A.0,0,0B.0,0,1C.0,1,0D.0,1,155 .以下敘述錯(cuò)誤.的是（）A.現(xiàn)在的機(jī)器字長一般都是字節(jié)的整數(shù)倍B.在補(bǔ)碼系統(tǒng)中0有兩種表不C原碼的加減法運(yùn)算規(guī)則比較復(fù)雜D.欲求x/2的補(bǔ)碼，只需將x的補(bǔ)碼算術(shù)右移1位即可36-40BACDB41-45DCDDB46-50DBDDA51-55DDCCB56-60BDADD61-65BABAD56 .n位算術(shù)/邏輯運(yùn)算單元ALU執(zhí)行邏輯運(yùn)算時(shí)，下列與此運(yùn)算無關(guān).的是（）A.n位并行運(yùn)算B.n位

15、間的進(jìn)位C.n位結(jié)果同時(shí)產(chǎn)生D.結(jié)果是n位邏輯數(shù)57 .一般組成運(yùn)算器的主要部件是（）A.ALU與主存B.ALU,累加器與主存C.ALU,通用寄存器與主存D.ALU,累加器和通用寄存器58 .在小型計(jì)算機(jī)運(yùn)算器的組成部件中可以由程序編址使用的是（）A.通用寄存器和狀態(tài)條件寄存器B.SR源寄存器C.DR暫存寄存器D.A,B鎖存器59 .計(jì)算機(jī)中運(yùn)算指令的地址碼一般用于指定（）A.存儲(chǔ)該指令的主存地址B.堆棧指針的代碼C下一條待執(zhí)行指令的地址D.操作數(shù)地址或存放運(yùn)算結(jié)果的地址60 .關(guān)于CISCRISC以下敘述正確的是（）A.指令系統(tǒng)越復(fù)雜越好B.頻繁使用的指令往往其指令周期較長C.RISCb匕C

16、ISC的功能強(qiáng)得多D.RISCa術(shù)總體上提高了計(jì)算機(jī)處理速度61 .在程序執(zhí)行過程中，待執(zhí)行的下一條指令的地址碼寄存于（）A.地址寄存器B.程序計(jì)數(shù)器C.指令寄存器D.累加器62 .在CPU中，對(duì)各種操作實(shí)施時(shí)間控制的部件是（）A.時(shí)序產(chǎn)生器B.程序計(jì)數(shù)器C時(shí)鐘D.操作控制器63 .存儲(chǔ)器如果按信息的可保護(hù)性分類的話，可分為（）A.動(dòng)態(tài)存儲(chǔ)器和靜態(tài)存儲(chǔ)器B易失性存儲(chǔ)器和非易失性存儲(chǔ)器C主存和輔存D.需維護(hù)存儲(chǔ)器和不需維護(hù)存儲(chǔ)器64 .主存儲(chǔ)器硬件的核心是（）A.存儲(chǔ)體B.尋址系統(tǒng)C地址寄存器和數(shù)據(jù)寄存器D.驅(qū)動(dòng)器與讀寫電路65 .EEPROM的意義是（）A.隨機(jī)存取存儲(chǔ)器B.電子可編程的隨機(jī)存

17、儲(chǔ)器C.電子可編程的只讀存儲(chǔ)器D.電子可擦可編程只讀存儲(chǔ)器66 .在虛擬存儲(chǔ)器的地址映象中，直接映像是（）A.任一邏輯頁能夠映像到主存中任意頁面位置B.規(guī)定每個(gè)邏輯頁只能映像到一個(gè)特定物理頁面C主存與邏輯地址空間分組，每組之間直接映像D.主存與邏輯地址空間分組，跨組直接映像67 .解決主機(jī)與外圍設(shè)備進(jìn)行數(shù)據(jù)交換的同步、協(xié)調(diào)與數(shù)據(jù)格式轉(zhuǎn)換等問題的邏輯部件稱為（）A.輸入輸出接口C網(wǎng)絡(luò)聯(lián)接器B.Modem（調(diào)制解調(diào)器）D.數(shù)模轉(zhuǎn)換器68.計(jì)算機(jī)暫停執(zhí)行當(dāng)前程序，轉(zhuǎn)而執(zhí)行更緊急的程序，并能在執(zhí)行結(jié)束后自動(dòng)恢復(fù)現(xiàn)場(chǎng)而執(zhí)行原先程序的過程，稱為（）A.暫時(shí)停機(jī)B.空操作C.中斷D.執(zhí)行子程序69.疊處理中

18、斷的現(xiàn)象，稱為（）A.中斷死循環(huán)B.中斷嵌套C.中斷屏蔽D.中斷排隊(duì)70.顯示器如果用16位來表示一個(gè)像素的話，那么（）A.整個(gè)屏幕有65536（即64K）個(gè)像素B.每秒刷新屏幕16次C表示有65536個(gè)灰度級(jí)或顏色D.以上都不對(duì)71.以下敘述錯(cuò)誤.的是（）A.網(wǎng)絡(luò)計(jì)算機(jī)是一種互聯(lián)網(wǎng)設(shè)備或?yàn)g覽器B.同時(shí)性是指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生C異構(gòu)型多處理機(jī)是專用化功能的并行計(jì)算機(jī)系統(tǒng)D.多處理機(jī)系統(tǒng)具有較低的性能價(jià)格比66-70BACBC71-75D1 .計(jì)算機(jī)由五大部件構(gòu)成：（）、（）、（2 .計(jì)算機(jī)的性能指標(biāo)主要包括：（）、（3 .在計(jì)算機(jī)中，根據(jù)小數(shù)點(diǎn)位置是否固定可以將數(shù)分為（4 .在計(jì)算機(jī)

19、中，根據(jù)小數(shù)點(diǎn)位置的不同可以將定點(diǎn)數(shù)劃分為）、輸入設(shè)備和輸出設(shè)備。5.在計(jì)算機(jī)中，根據(jù)最高有效位是用來表示符號(hào)位還是用來表示數(shù)值位可以將數(shù)劃分為兩類，其中最高有效位用來表示符號(hào)位的數(shù)稱為（），最高有效位用來表示數(shù)值位的數(shù)稱為（）。6 .8位字長定點(diǎn)整數(shù)原碼和反碼的表數(shù)范圍都是（補(bǔ)碼的表數(shù)范圍是（）。7 .定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)主要包含如下幾個(gè)基本部分:（）和（）等。）,8位字長定點(diǎn)整數(shù)8.9.10 .按信息的處理方式分類，目前我們常用的計(jì)算機(jī)是（11 .直接可由計(jì)算機(jī)硬件執(zhí)行的語言稱為（）計(jì)算機(jī)。12 .邏輯代數(shù)的運(yùn)算結(jié)果只有兩個(gè)值，即（）。13 .下面所示電路中，A和B為輸入變量，F(xiàn)為輸出變量

20、則表達(dá)式F=（）。14 .8位二進(jìn)制含符號(hào)的補(bǔ)碼小數(shù)的數(shù)值范圍為。15 .表示一個(gè)帶符號(hào)數(shù)的方法有原碼表示法、補(bǔ)碼表示法和。16 .目前國際上普遍采用的字符編碼是EBCDIC編碼和。17 .兩個(gè)8位（包括1位符號(hào)）定點(diǎn)數(shù)相乘，采用原碼一位乘法，需要重復(fù)進(jìn)行次“加”及“右移”操作。18 .設(shè)A為8位二進(jìn)制寄存器，進(jìn)行AV10000000一A運(yùn)算后，A中最高位的值為,其余位的值不變。19 .精簡指令集計(jì)算機(jī)的特點(diǎn)是所有頻繁使用的簡單指令都能在一個(gè)周期內(nèi)執(zhí)行完。20 .在二地址指令格式中，設(shè)操作碼用OP表示，兩個(gè)操作數(shù)地址分別用D1和D2表示，其中D1又是存放運(yùn)算結(jié)果的地址，則該指令的功能可描述為。

21、21 .從指令系統(tǒng)的角度可把計(jì)算機(jī)指令系統(tǒng)的結(jié)構(gòu)分為兩大類：CISC和。22 .在一片4Kx8bit存儲(chǔ)芯片中，若漢字用機(jī)器內(nèi)碼形式存入，則可存入個(gè)漢字。23 .1KX8bit的存儲(chǔ)芯片，如果不采用地址復(fù)用技術(shù)，那么除了電源和OV線之外，其他的輸入輸出線還有根。24 .外圍設(shè)備的接口按操作的節(jié)拍來分，可分為異步接口和。25 .計(jì)算機(jī)系統(tǒng)中各部件之間傳輸?shù)男畔⒘魇菙?shù)據(jù)流和。26 .“或”門電路的邏輯表達(dá)式為F=A+B,若A=1,則門電路的輸出一定是電位。27.四位左移寄存器C3c2C1C0如果低位的移位輸入端接“0”，而寄存器內(nèi)容為1010,則經(jīng)過二次移位后，寄存器內(nèi)容為。28 .一個(gè)CPU周期

22、由若干個(gè)周期組成，這種周期是主頻時(shí)鐘的時(shí)間間隔，是CPU處理操作的最基本的時(shí)間單位。29 .操作控制器將指令分解為一系列控制信號(hào)，在時(shí)鐘脈沖的作用下，完成對(duì)各功能件中的控制點(diǎn)的操作。這種操作稱為,這是計(jì)算機(jī)硬件結(jié)構(gòu)中最基本的操作。30 .8192個(gè)漢字，用內(nèi)碼存儲(chǔ)，需要4KX8存儲(chǔ)芯片片。31 .在虛擬存儲(chǔ)器的邏輯地址與物理地址對(duì)應(yīng)表中，物理頁號(hào)是2位，邏輯頁號(hào)是3位。如果一個(gè)邏輯地址代碼為110101101的數(shù)據(jù)在物理地址為01101101中可讀到的話，那么邏輯地址代碼為110010010的數(shù)據(jù)存入的物理地址代碼為。32 .主機(jī)CPU和IOP之間的通信，原則上是通過共享來實(shí)現(xiàn)的。33 .計(jì)算

23、機(jī)存儲(chǔ)器中的數(shù)據(jù)和程序都是以形式存儲(chǔ)的。34 .當(dāng)邏輯變量A=1時(shí)，邏輯表達(dá)式A+B，A+C的邏輯值為。35 .一般的加法器結(jié)構(gòu)都采用并行方式，即各位同時(shí)相加，在相加時(shí)進(jìn)位的傳遞過程是低位產(chǎn)生的進(jìn)位逐位傳到高位，稱此進(jìn)位方式為。36 .浮點(diǎn)數(shù)的加減法運(yùn)算步驟為對(duì)階、尾數(shù)相加（減卜和舍入。37 .在一地址雙操作數(shù)指令格式中，地址碼指定了一個(gè)操作數(shù)的地址，另一個(gè)操作數(shù)一般隱含在中。38 .為從內(nèi)存單元D中讀出數(shù)據(jù)，CPU先將D的地址代碼送入寄存器中，而讀出的數(shù)據(jù)暫存于數(shù)據(jù)緩沖寄存器。39 .從主存取出并執(zhí)行一條指令的時(shí)間稱為。它通常由若干個(gè)CPU周期組成。40 .存儲(chǔ)系統(tǒng)一般包括存儲(chǔ)器硬件設(shè)備與。41 .Cache、輔存和可以組成多級(jí)存儲(chǔ)體系。42 .輸入輸出接口按數(shù)據(jù)傳輸寬度來分類，可分為并行接口和。43 .外圍設(shè)備的數(shù)據(jù)傳送控制方式有I/O處理機(jī)方式、I/O通道控制方式、DMA方式、程序中斷控制方式和方式等五種。44 .信息有兩大類，一類是數(shù)字信