CPU與外設(shè)間的數(shù)據(jù)傳送方式PPT課件

1、1第三節(jié)第三節(jié) CPU與外設(shè)間的數(shù)據(jù)傳送方式與外設(shè)間的數(shù)據(jù)傳送方式CPU與外設(shè)的工作速度不一致，如何使兩者高效、可靠地進(jìn)行數(shù)據(jù)傳送，是本節(jié)討論的問題。第1頁/共58頁2一、 無條件傳送方式二、 條件傳送方式 ( 查詢方式 )三、 中斷傳送方式四、 DMA傳送方式 ( D i r e c t M e m o r y Access ) 有以下幾種傳送方式：第2頁/共58頁3（CPU與外設(shè)同步工作）：與外設(shè)同步工作）：外部控制過程各種動(dòng)作外部控制過程各種動(dòng)作時(shí)間是固定的時(shí)間是固定的，而且，而且是已知的是已知的。（CPU與外設(shè)不同步工作）：與外設(shè)不同步工作）： 傳送前，傳送前，先查詢外設(shè)狀態(tài)先查詢外設(shè)

2、狀態(tài)，準(zhǔn)備好才傳送，否則，準(zhǔn)備好才傳送，否則CPU處于等處于等待狀態(tài)。待狀態(tài)。外設(shè)與外設(shè)與CPU處于并行工作處于并行工作，一旦外設(shè)準(zhǔn)備好，外設(shè)向，一旦外設(shè)準(zhǔn)備好，外設(shè)向CPU發(fā)發(fā)中斷申請(qǐng)，條件具備，中斷申請(qǐng)，條件具備，CPU暫停原程序執(zhí)行，響應(yīng)中斷，外設(shè)暫停原程序執(zhí)行，響應(yīng)中斷，外設(shè)與與CPU串行工作串行工作。（高速（高速I/O及成組交換數(shù)據(jù)）：及成組交換數(shù)據(jù)）： CPU不干予，不干予，由硬件實(shí)現(xiàn)由硬件實(shí)現(xiàn)存儲(chǔ)器與外設(shè)之間存儲(chǔ)器與外設(shè)之間交換數(shù)據(jù)，稱直交換數(shù)據(jù)，稱直接存取存儲(chǔ)器。接存取存儲(chǔ)器。第3頁/共58頁4一、無條件傳送方式一、無條件傳送方式 (同步傳送方式同步傳送方式) 實(shí)現(xiàn)方法 CPU

3、不查詢外設(shè)工作狀態(tài)， 與外設(shè)速度的匹配通過在軟件上延時(shí)完成， 在程序中直接用I/O指令，完成與外設(shè)的數(shù)據(jù)傳送 特點(diǎn) 1. 適用于外設(shè)動(dòng)作時(shí)間已知， 在CPU與外設(shè)進(jìn)行數(shù)據(jù)傳送時(shí)，外設(shè)保證已準(zhǔn)備好的情況 2. 軟硬件十分簡單。第4頁/共58頁5例 1 無條件輸入接口（參看教材圖6-8）接口電路，即硬件上保證:只在CPU執(zhí)行從200H端口輸入數(shù)據(jù)時(shí), 三態(tài)門處于工作狀態(tài)，使輸入設(shè)備的數(shù)據(jù)送上總線側(cè)，而CPU執(zhí)行其它指令時(shí), 三態(tài)門均處于高阻狀態(tài), 使輸入設(shè)備的數(shù)據(jù)線與總線側(cè)斷開三 態(tài)緩沖器輸入設(shè)備數(shù)據(jù) 線IOR地址譯碼地址線 200H000D7 D0A15A0與非PC總線第5頁/共58頁6無條件輸

4、入編程: 從端口200H讀入100個(gè)字節(jié)到內(nèi)存緩沖區(qū)buffer中。、 MOV AX, SEG buffer MOV DS, AX ;取緩沖區(qū)取緩沖區(qū) LEA DI, buffer ;首地址首地址 MOV CX, 100H ;傳送個(gè)數(shù)傳送個(gè)數(shù) MOV DX, 200H ;端口地址端口地址 next： ;延時(shí)等待 IN AL, DX ;讀入數(shù)據(jù) CALL delay MOV DI, AL ;送緩沖區(qū)送緩沖區(qū) INC DI ;修改指針修改指針 LOOP next 、;延時(shí)子程delay PROC PUSH CX MOV CX, 80Hcc: LOOP cc POP CX RETdelay ENDP

5、第6頁/共58頁7例2 無條件輸出 : 編程控制系統(tǒng)板上揚(yáng)聲器發(fā)聲。 4765321061H 端口 8253與門放大器揚(yáng)聲器01控制其它外設(shè)揚(yáng)聲器控制電路圖：T個(gè)數(shù)發(fā)聲原理：向揚(yáng)聲器發(fā)送一串脈沖信號(hào)， 推動(dòng)揚(yáng)聲器內(nèi)紙盆振動(dòng)，發(fā)出聲音脈沖的頻率，控制音高；脈沖的個(gè)數(shù)，控制音長第7頁/共58頁81. 使61H端口的0位輸出0，控制8253輸出1。2. 使61H端口的1位按所需頻率交替輸出0和1， 產(chǎn)生所需的聲音。編程方法： 4765321061H 端口 8253與門放大器揚(yáng)聲器01控制其它外設(shè)揚(yáng)聲器控制電路圖：第8頁/共58頁9code SEGMENT ASSUME CS:codestart: M

6、OV BX, 3000H ;控制脈沖個(gè)數(shù) MOV DX, 6000H ;控制脈沖周期控制脈沖周期 IN AL, 61H ;讀入讀入61H端口數(shù)據(jù)端口數(shù)據(jù) AND AL, 1111 1100b ;D0為為0，8253 輸出輸出1sound: XOR AL, 0000 0010b OUT 61H, AL ; 61H端口的端口的D1交替為交替為0和和1 MOV CX, DXdelay: LOOP delay ;延時(shí) DEC BX ;控制脈沖數(shù)控制脈沖數(shù) JNZ sound MOV AH, 4CH INT 21Hcode ENDS END start發(fā)聲程序: 61H 端口8253與門放大器揚(yáng)聲器01

7、控制其它外設(shè)T個(gè)數(shù)第9頁/共58頁10將發(fā)聲程序改編為一子程：入口參數(shù) BX 控制音長 DX 控制音高思考：第10頁/共58頁11二、條件傳送方式二、條件傳送方式(查詢傳送方式查詢傳送方式)實(shí)現(xiàn)方法： 在與外設(shè)進(jìn)行傳送數(shù)據(jù)前，CPU先查詢外設(shè)狀態(tài)， 當(dāng)外設(shè)準(zhǔn)備好后，才執(zhí)行I/O指令，實(shí)現(xiàn)數(shù)據(jù)傳送特點(diǎn)：1. CPU通過不斷查詢外設(shè)狀態(tài)，實(shí)現(xiàn)與外設(shè)的速度匹配2. CPU的工作效率低第11頁/共58頁12查詢傳送方式，編程流程：NY從狀態(tài)端口讀入狀態(tài)信息從數(shù)據(jù)端口傳送一個(gè)數(shù)據(jù)外設(shè)準(zhǔn)備好否？第12頁/共58頁13例1 查詢方式輸入假設(shè) 外設(shè)的狀態(tài)端口為21C H， 其中D4=1時(shí)，表示外設(shè)數(shù)據(jù)準(zhǔn)備好

8、外設(shè)的數(shù)據(jù)端口為218 H。 實(shí)現(xiàn)從外設(shè)讀入50H個(gè)字節(jié)到內(nèi)存緩沖區(qū)buffer中。21CH端口狀態(tài)端口218H端口數(shù)據(jù)端口地址譯碼數(shù)據(jù)緩沖控制電路輸入外備CPU地址線數(shù)據(jù)線控制線第13頁/共58頁14查詢方式輸入接口, 參看教材圖6-10狀態(tài)端口 D4=1 表示外設(shè)準(zhǔn)備好三 態(tài)緩沖器輸入設(shè)備數(shù) 據(jù) 線2 1 8H 數(shù)據(jù)端口地址譯碼地址線 狀態(tài)端口地址譯碼鎖存器IOR R Q D三 態(tài)緩沖器+5vD42 1 CH STBPC總線IORA15A0D7D0&MOV DX, 218HIN AL, DXMOV DX, 21CHIN AL, DX第14頁/共58頁15從21CH狀態(tài)端口讀入外設(shè)狀

9、態(tài)信息從218H數(shù)據(jù)端口讀入一個(gè)字節(jié)數(shù)據(jù)YND4=1, 外設(shè)準(zhǔn)備好否？N50H個(gè)數(shù)據(jù)傳送結(jié)束？Y編程從外設(shè)讀入50H個(gè)字節(jié)到內(nèi)存緩沖區(qū)buffer中第15頁/共58頁16 、 MOV AX, SEG buffer ;取緩沖區(qū)首地址取緩沖區(qū)首地址 MOV DS, AX LEA DI, buffer MOV CX, 50H ;傳送個(gè)數(shù)傳送個(gè)數(shù) next: MOV DX, 21CH ask： IN AL, DX ;從狀態(tài)端口讀入狀態(tài)信息 TEST AL, 0001 0000B ;檢測(cè)檢測(cè)D4位位 JZ ask ;D4=0,繼續(xù)查詢繼續(xù)查詢MOV DX, 218H IN AL, DX ;從數(shù)據(jù)端口讀入

10、數(shù)據(jù)從數(shù)據(jù)端口讀入數(shù)據(jù)MOV DI, AL ;送緩沖區(qū)送緩沖區(qū) INC DI ;修改緩沖區(qū)指針修改緩沖區(qū)指針 LOOP next ;傳送下一個(gè)傳送下一個(gè)、查詢方式輸入程序段:第16頁/共58頁17例2 查詢方式輸出假設(shè) 外設(shè)的狀態(tài)端口為21C H， 其中D0 = 0時(shí)，表示外設(shè)準(zhǔn)備好 外設(shè)的數(shù)據(jù)端口為219 H。 編程將緩沖區(qū)buffer的80H個(gè)字節(jié)輸出到外設(shè)。21CH端口狀態(tài)端口219H端口數(shù)據(jù)端口地址譯碼數(shù)據(jù)緩沖控制電路輸出外設(shè)CPU地址線數(shù)據(jù)線控制線第17頁/共58頁18查詢方式輸出接口, 參看教材圖6-11狀態(tài)端口 D0 = 0 表示外設(shè)準(zhǔn)備好輸出設(shè)備數(shù) 據(jù) 線219H數(shù)據(jù)端口地址譯

11、碼地址線 鎖存器 RD Q 三 態(tài)緩沖器+5vACKPC總線IORA15A0D7D0IOW狀態(tài)端口地址譯碼D021CH&MOV DX, 219HOUT DX, AL MOV DX, 21CHAsk: IN AL, DX TESTAL,01h JNZ ask 第18頁/共58頁19從21CH狀態(tài)端口讀入外設(shè)狀態(tài)信息將一字節(jié)數(shù)據(jù)送至219H數(shù)據(jù)端口YND0=0, 外設(shè)準(zhǔn)備好否？N80H個(gè)數(shù)據(jù)傳送結(jié)束？Y編程將緩沖區(qū)buffer的80H個(gè)字節(jié)輸出到外設(shè)第19頁/共58頁20、 MOV AX, SEG buffer ;取緩沖區(qū)首地址取緩沖區(qū)首地址 MOV DS, AX LEA SI, buff

12、er MOV CX, 80H ;傳送個(gè)數(shù)傳送個(gè)數(shù) next: MOV DX, 21CH ask： IN AL, DX ;從狀態(tài)端口讀入狀態(tài)信息 TEST AL, 0000 0001B ;檢測(cè)檢測(cè)D0位位 JNZ ask ;D00,繼續(xù)查詢繼續(xù)查詢 MOV AL, SI ;從緩沖區(qū)取數(shù)從緩沖區(qū)取數(shù) MOV DX, 219H OUT DX, AL ;從數(shù)據(jù)端口輸出數(shù)據(jù)從數(shù)據(jù)端口輸出數(shù)據(jù) INC SI ;修改緩沖區(qū)指針修改緩沖區(qū)指針 LOOP next ;輸出下一個(gè)輸出下一個(gè) 、查詢方式輸出程序段： 第20頁/共58頁21三、中斷傳送方式三、中斷傳送方式 實(shí)現(xiàn)方法： 1. 當(dāng)外設(shè)準(zhǔn)備好，向CPU發(fā)出

13、中斷請(qǐng)求 2. CPU在滿足響應(yīng)中斷的條件下，發(fā)出中斷響應(yīng)信號(hào)； 3. CPU暫停當(dāng)前的程序，轉(zhuǎn) 去執(zhí)行中斷服務(wù)程序， 完成與外設(shè)的數(shù)據(jù)傳送； 4. CPU從中斷服務(wù)程序返回，繼續(xù)執(zhí)行被中斷的程序第21頁/共58頁22中斷服務(wù)程序發(fā)申請(qǐng)中斷服務(wù)程序發(fā)申請(qǐng)中斷方式下CPU執(zhí)行程序流程外設(shè)第22頁/共58頁23使用中斷方式時(shí):外設(shè)準(zhǔn)備數(shù)據(jù)，CPU執(zhí)行程序, CPU與外設(shè)并行工作； 一旦外設(shè)準(zhǔn)備就緒，外設(shè)向CPU發(fā)中斷申請(qǐng)， CPU暫停原程序執(zhí)行，響應(yīng)中斷，進(jìn)行數(shù)據(jù)傳輸。此時(shí)，CPU與外設(shè)是串行工作。第23頁/共58頁241. CPU和外設(shè)大部分時(shí)間處在并行工作狀態(tài), 只在CPU響應(yīng)外設(shè)的中斷申請(qǐng)后

14、， 進(jìn)入數(shù)據(jù)傳送的過程2. 中斷傳送方式提高了CPU的效率 中斷傳送方式的特點(diǎn)：第24頁/共58頁25中斷方式 輸入接口:中斷中斷請(qǐng)求請(qǐng)求D DQ Q三三態(tài)態(tài)緩緩沖沖器器& & & &中斷中斷屏蔽屏蔽觸發(fā)器觸發(fā)器Q Q端口端口譯碼譯碼地址總線地址總線D D7 7-D-D0 0RDRDINTAINTAINTRINTR輸入輸入設(shè)備設(shè)備數(shù)據(jù)數(shù)據(jù)輸入輸入鎖存器鎖存器+5V+5V某位未屏蔽，中斷屏蔽觸發(fā)器置0，Q=0第25頁/共58頁26（1）當(dāng)外設(shè)數(shù)據(jù)準(zhǔn)備好，外設(shè)向接口電路發(fā)出選通信號(hào):將數(shù)據(jù)打入鎖存器；同時(shí)將中斷請(qǐng)求觸發(fā)器置“1”，（2）若此時(shí),中斷請(qǐng)求屏蔽觸發(fā)器置“

15、0”, =1，Q=0， 允許本接口發(fā)出中斷,接口電路向CPU發(fā)出中斷請(qǐng)求信號(hào)INTR=1；（3）CPU在運(yùn)行程序時(shí)不斷訪問INTR，若查到INTR=1信號(hào)，且CPU內(nèi)部中斷允許標(biāo)志IF=1，則CPU在現(xiàn)行指令執(zhí)行完后，暫停程序的執(zhí)行，向接口電路發(fā)出中斷響應(yīng)信號(hào) 。 （4）外設(shè)把中斷類型號(hào)送上數(shù)據(jù)總線；（4N）=（IP），（4 （N+2）=（CS）（5）CPU轉(zhuǎn)入中斷服務(wù)程序，執(zhí)行IN指令，讀入數(shù)據(jù)；清除中斷請(qǐng)求標(biāo)志。當(dāng)中斷處理完后，返回原程序。QINTA第26頁/共58頁27四、四、DMA 傳送方式傳送方式(直接存儲(chǔ)器存取方式直接存儲(chǔ)器存取方式) 實(shí)現(xiàn)方法： 1. 由專用接口芯片DMA控制器

16、(稱DMAC) 控制傳送過程，2. 當(dāng)外設(shè)需傳送數(shù)據(jù)時(shí)，通過 DMAC向CPU發(fā)出總線請(qǐng)求；3. CPU發(fā)出總線響應(yīng)信號(hào)，釋放總線；4. DMAC接管總線，控制外設(shè)、內(nèi)存之間直接數(shù)據(jù)傳送第27頁/共58頁28DMA 傳送方式過程CPUDMAC內(nèi)存外設(shè)總線響應(yīng)總線請(qǐng)求第28頁/共58頁29DMA傳送方式的特點(diǎn) 1. 外設(shè)和內(nèi)存之間，直接進(jìn)行數(shù)據(jù)傳送， 不通過CPU, 傳送效率高。 適用于在內(nèi)存與高速外設(shè)、 或兩個(gè)高速外設(shè)之間進(jìn)行大批量數(shù)據(jù)傳送。 2. 電路結(jié)構(gòu)復(fù)雜，硬件開銷較大。第29頁/共58頁30 接收接口往DMA控制器發(fā)出DMA請(qǐng)求信號(hào)后， DMA控制器能向CPU發(fā)出總線請(qǐng)求信號(hào)HOLD(

17、高電平)。 當(dāng)CPU向DMA發(fā)出響應(yīng)信號(hào)HLDA(高電平)以后， DMA能接管對(duì)總線的控制，進(jìn)入DMA方式。 能向地址總線發(fā)出內(nèi)存地址信息， 對(duì)其進(jìn)行尋址及修改地址指針。 能向存儲(chǔ)器或外設(shè)發(fā) ， 命令。 能決定傳送字節(jié)數(shù)，并判斷DMA傳送是否結(jié)束。 DMA過程結(jié)束，能向CPU發(fā)出DMA結(jié)束信號(hào)，HOLD變低,將總線控制權(quán)還給CPU，CPU恢復(fù)正常工作。DRWRDMA控制器功能第30頁/共58頁31D M A 控 制 器D M A 控 制 器數(shù) 據(jù)數(shù) 據(jù)端 口端 口狀 態(tài) / 控 制狀 態(tài) / 控 制端 口端 口地 址 寄 存 器地 址 寄 存 器計(jì) 數(shù) 器計(jì) 數(shù) 器控 制 / 狀 態(tài)控 制 /

18、 狀 態(tài)寄 存 器寄 存 器C P UC P U存存儲(chǔ)儲(chǔ)器器H O L DH O L DH L D AH L D A數(shù) 據(jù)數(shù) 據(jù)緩 沖緩 沖寄 存 器寄 存 器D M AD M A請(qǐng) 求請(qǐng) 求觸 發(fā) 器觸 發(fā) 器輸 入 設(shè) 備輸 入 設(shè) 備D M A 請(qǐng) 求D M A 請(qǐng) 求D M A 響 應(yīng)D M A 響 應(yīng)R e a d yR e a d yDMA控制器工作原理第31頁/共58頁32 當(dāng)外設(shè)輸入數(shù)據(jù)準(zhǔn)備好，外設(shè)向DMA發(fā)出一個(gè)選通信號(hào)， 將數(shù)據(jù)送數(shù)據(jù)端口；向DMA發(fā)出請(qǐng)求。 DMA控制器向CPU發(fā)出總線請(qǐng)求信號(hào)(HOLD）高電平。 CPU在現(xiàn)行總線周期結(jié)束后響應(yīng)， 向DMA發(fā)出響應(yīng)信號(hào)(H

19、LDA）高電平； CPU放棄對(duì)總線控制，DMA控制器接管三態(tài)總線， 接口將數(shù)據(jù)送上數(shù)據(jù)總線，并撤消DMA請(qǐng)求； 內(nèi)存收到數(shù)據(jù)以后，給DMA一個(gè)回答，于是DMA修改地址指針， 改變傳送字節(jié)數(shù)。檢查傳送是否結(jié)束。沒有結(jié)束， 下次接口準(zhǔn)備好數(shù)據(jù)， 再進(jìn)行一次新的傳輸；當(dāng)計(jì)數(shù)值計(jì)為0，DMA傳輸過程便告結(jié)束。 DMA控制器撤消總線請(qǐng)求(HOLD變低)，在下一個(gè)時(shí)鐘周期上升沿使總線響 應(yīng)HLDA變低，DMA釋放總線，CPU取得總線控制權(quán)。DMA控制器工作原理（續(xù)）第32頁/共58頁33傳 送 結(jié) 束 ?傳 送 結(jié) 束 ?H L D AH L D A發(fā) 存 儲(chǔ) 器 地 址發(fā) 存 儲(chǔ) 器 地 址傳 送 數(shù)

20、據(jù)傳 送 數(shù) 據(jù)修 改 地 址修 改 地 址指 針指 針D M A 結(jié) 束D M A 結(jié) 束N NY YDMA控制器工作原理（續(xù)）第33頁/共58頁34用DMA方式進(jìn)行輸出過程與輸入過程類似， 只是在DMA控制器發(fā)出回答信號(hào)后接著發(fā)出的是IO寫信號(hào)和存儲(chǔ)器讀信號(hào)，數(shù)據(jù)傳送方向與輸入相反而已。DMA控制器工作原理（續(xù)）第34頁/共58頁35 第四節(jié)第四節(jié) 接口技術(shù)的現(xiàn)狀與發(fā)展趨勢(shì)接口技術(shù)的現(xiàn)狀與發(fā)展趨勢(shì)(自學(xué)）自學(xué)）一、接口技術(shù)的現(xiàn)狀二、接口技術(shù)的發(fā)展趨勢(shì)第35頁/共58頁36一、接口技術(shù)的現(xiàn)一、接口技術(shù)的現(xiàn)狀狀1用簡單的邏輯電路2用可編程集成接口芯片3用多功能的芯片組4. ? (結(jié)合所學(xué)的數(shù)字

21、電子技術(shù)結(jié)合所學(xué)的數(shù)字電子技術(shù), 在在并行接口實(shí)驗(yàn)報(bào)告并行接口實(shí)驗(yàn)報(bào)告上闡述上闡述)第四次實(shí)驗(yàn)報(bào)告第36頁/共58頁37 1. 用簡單的邏輯電路采用簡單的邏輯部件完成接口電路特點(diǎn)：原理清楚，但實(shí)際用得少。 例1 無條件輸入接口例例2 無條件輸出接口無條件輸出接口例例3 查詢輸入接口查詢輸入接口例例4 查詢輸出接口查詢輸出接口注意： 教材中控制信號(hào)采用的是8088CPU工作于最小模式下的信號(hào) 講義中控制信號(hào)采用的是IBM PC/XT總線上的信號(hào)第37頁/共58頁38例 1 無條件輸入接口（參看教材圖6-8）三 態(tài)緩沖器輸入設(shè)備數(shù)據(jù) 線IOR地址譯碼地址線 200H000D7 D0A15A0與非P

22、C總線注意：在邏輯門前輸入信號(hào)的 ，表示對(duì)信號(hào)求反。與鎖存器、三態(tài)門等控制端的意義不同。簡單的邏輯電路：第38頁/共58頁39例 2 無條件輸出接口（參看教材圖6-9）PC總線鎖存器輸出設(shè)備數(shù)據(jù)線IOW地址譯碼地址線 300H000D7 D0A15A0與非簡單的邏輯電路：第39頁/共58頁40例3 查詢輸入接口（參看教材圖6-11）狀態(tài)端口 D4=1 表示外設(shè)準(zhǔn)備好三 態(tài)緩沖器輸入設(shè)備數(shù) 據(jù) 線2 1 8H 數(shù)據(jù)端口地址譯碼地址線 狀態(tài)端口地址譯碼鎖存器IOR R Q D三 態(tài)緩沖器+5vD42 1 CH STBPC總線IORA15A0D7D0&MOV DX, 218HIN AL, D

23、XMOV DX, 21CHIN AL, DX簡單的邏輯電路：第40頁/共58頁41例4 查詢輸出接口（參看教材圖6-12）狀態(tài)端口 D0 = 0 表示外設(shè)準(zhǔn)備好輸出設(shè)備數(shù) 據(jù) 線219H數(shù)據(jù)端口地址譯碼地址線 鎖存器 RD Q 三 態(tài)緩沖器+5vACKPC總線IORA15A0D7D0IOW狀態(tài)端口地址譯碼D021CH&MOV DX, 219HOUT DX, ALMOV DX, 21CHIN AL, DX簡單的邏輯電路：第41頁/共58頁422. 用可編程集成接口芯片 將完成某一功能的接口電路集成在一個(gè)芯片上， 通過對(duì)接口芯片編程，設(shè)置接口芯片的工作狀態(tài)。特點(diǎn)：1. 體積小、功能強(qiáng)、可靠

24、性高2. 通常是專門為配合微機(jī)系統(tǒng)中的各種適配器設(shè)計(jì)， 不必增加或增加很少的電路，就可直接與總線連接， 使用方便。3. 應(yīng)用時(shí)，應(yīng)掌握芯片的工作原理、外部特性、編程方法。第42頁/共58頁43接口芯片舉例：并行接口芯片并行接口芯片 8255A、8155A、Z80-PIO串行接口芯片串行接口芯片 8251A、8250、Z80-SIO定時(shí)定時(shí)/計(jì)數(shù)器計(jì)數(shù)器 8253、8254、Z80-CTC中斷控制器中斷控制器 8259ADMA控制器控制器 8237A、Z80-DMA鍵盤控制器鍵盤控制器 8279CRT控制器控制器 8275、6845硬盤控制器硬盤控制器 6843D/A轉(zhuǎn)換器轉(zhuǎn)換器 DAC0832

25、A/D轉(zhuǎn)換器轉(zhuǎn)換器 ADC0809第43頁/共58頁44例 用可編程并行接口芯片8255A做打印機(jī)的接口。查詢方式接線圖A0A1CS并行接口8255A打印機(jī)PC總線A0A1數(shù) 據(jù) 線IORRDWRIOW片選譯碼PA0PA7PC0PC4A2A9數(shù)據(jù)線STROBEBUSYD0D7D0D7第44頁/共58頁45中斷方式接線圖A0A1CS并行接口8255A打印機(jī)PC總線A0A1數(shù) 據(jù) 線IORRDWRIOW片選譯碼PA0PA7PC7PC6A2A9數(shù)據(jù)線STROBEACKD0D7D0D7PC3IRQ3第45頁/共58頁46 將完成多個(gè)功能的接口電路集成在一個(gè)芯片上， 通過編程，設(shè)置控制字，改變接口芯片的

26、工作狀態(tài)。例 82206集成外設(shè)控制器，內(nèi)部包含： 2個(gè)8237DMA控制器2個(gè)8259A中斷控制器 1個(gè)8254定時(shí)/計(jì)數(shù)器 1個(gè)MC 146818實(shí)時(shí)時(shí)鐘 以及其他接口芯片特點(diǎn)：可靠性更高、功能更強(qiáng)3. 用多功能的芯片組第46頁/共58頁47l將主板上的外圍芯片集成在一組(24片)超大規(guī)模集成芯片上， 構(gòu)成芯片組。l 芯片組是主板的關(guān)鍵部件，通常固定在主板上， 不象CPU、內(nèi)存條或其他插卡等可進(jìn)行簡單的替換和升級(jí)。l芯片組提供主板的核心邏輯，影響主板的性能和功能，芯片組提供主板的核心邏輯，影響主板的性能和功能， 決定主板所支持的決定主板所支持的CPU 類型、內(nèi)存類型、類型、內(nèi)存類型、 總線

27、類型、總線速度等關(guān)鍵技術(shù)配置總線類型、總線速度等關(guān)鍵技術(shù)配置第47頁/共58頁48第48頁/共58頁49550MHzIDE2Pentium III北橋440BXAGP南橋PIIX4ECMOS & RTCUSB超級(jí)I/OIDE1COM1COM2LPT1550MHzL1CacheL2Cache處理機(jī)總線 100MHz100MHzPCI 總線 33MHzPCI 插槽ISA插槽硬件實(shí)驗(yàn)箱ISA總線 8MHz內(nèi)存條ROM BIOS顯示器硬盤光驅(qū)軟驅(qū)鍵盤鼠標(biāo)打印機(jī)MODEM66MHz顯卡第49頁/共58頁50二、二、接口技術(shù)的發(fā)展趨接口技術(shù)的發(fā)展趨勢(shì)勢(shì)l集成化l多功能化l標(biāo)準(zhǔn)化l智能化第50頁/共58頁51 第五節(jié)第五節(jié) 接口的設(shè)計(jì)與分析接口的設(shè)計(jì)與