電路優(yōu)化4-仿真簡(jiǎn)介ppt課件

1、電子線路計(jì)算機(jī)輔助設(shè)計(jì)與優(yōu)化 常用的計(jì)算機(jī)輔助設(shè)計(jì)軟件常用的計(jì)算機(jī)輔助設(shè)計(jì)軟件 -模擬電路模擬電路 數(shù)字電路數(shù)字電路 系統(tǒng)系統(tǒng)MAX+plus 、Quartus Workbench PSPICE PROTELSimulink System View設(shè)計(jì)舉例設(shè)計(jì)舉例優(yōu)化設(shè)計(jì)優(yōu)化設(shè)計(jì)第1章 緒論 1.1 EDA技術(shù)的必要性技術(shù)的必要性 1.2 EDA設(shè)計(jì)方法設(shè)計(jì)方法1.1 EDA概述 EDA與電子工程設(shè)計(jì) 電子產(chǎn)品的設(shè)計(jì)生產(chǎn)，從選題、方案論證、性能指標(biāo)確定、裝調(diào)電路、修改、定型參數(shù)直到批量生產(chǎn)，是一個(gè)復(fù)雜而又費(fèi)時(shí)的過程。該過程的任一環(huán)節(jié)，都對(duì)產(chǎn)品性能和經(jīng)濟(jì)效益產(chǎn)生直接影響。傳統(tǒng)的電路裝配、調(diào)試過程

2、，一般均采用制作實(shí)際電路，進(jìn)行電路測(cè)量，最后評(píng)估電路性能。若性能與設(shè)計(jì)值不符時(shí)，需調(diào)換參數(shù)并重新調(diào)試測(cè)量，直至符合設(shè)計(jì)要求為止。但是，當(dāng)電路非常復(fù)雜時(shí)，采用插接板或焊接板組裝電路時(shí)所產(chǎn)生的連線錯(cuò)誤、器件損壞等人為錯(cuò)誤，常會(huì)造成人力、財(cái)力、時(shí)間的浪費(fèi)及錯(cuò)誤的性能評(píng)估。特別是現(xiàn)在大多數(shù)產(chǎn)品的頻率提高，性能差異很大。 電子電路的傳統(tǒng)設(shè)計(jì)方法已經(jīng)不適應(yīng)當(dāng)前電子技術(shù)發(fā)展的要求，這就要借助計(jì)算機(jī)完成電子電路的輔助設(shè)計(jì)，即電子電路EDA技術(shù)。EDA包括電子工程設(shè)計(jì)的全過程，如系統(tǒng)結(jié)構(gòu)模擬、電路特性分析、繪電路圖和制作PCB等。 EDA在電子工程設(shè)計(jì)中發(fā)揮了不可替代的重要作用，主要體現(xiàn)在3個(gè)方面。 1.驗(yàn)證電

3、路方案設(shè)計(jì)的正確性 當(dāng)要求的系統(tǒng)功能確定之后，首先采用系統(tǒng)仿真或結(jié)構(gòu)模擬的方法驗(yàn)證系統(tǒng)方案的可行性，這只要確定系統(tǒng)各環(huán)節(jié)的傳遞函數(shù)數(shù)學(xué)模型便可實(shí)現(xiàn)。 EDA的主要作用的主要作用這種系統(tǒng)仿真技術(shù)可推廣應(yīng)用于非電專業(yè)的系統(tǒng)方案設(shè)計(jì)，或某種新理論、新構(gòu)思的方案設(shè)計(jì)，進(jìn)而對(duì)構(gòu)成系統(tǒng)的各電路結(jié)構(gòu)進(jìn)行模擬分析，以判斷電路結(jié)構(gòu)設(shè)計(jì)的正確性及性能指標(biāo)的可實(shí)現(xiàn)性。這種精確的量化分析方法，對(duì)于提高設(shè)計(jì)水平和產(chǎn)品質(zhì)量，具有重要的指導(dǎo)意義。2.電路特性的優(yōu)化設(shè)計(jì)器件參數(shù)的容差和工作環(huán)境溫度將對(duì)電路工作的穩(wěn)定性產(chǎn)生影響。傳統(tǒng)的電路設(shè)計(jì)方法，很難對(duì)這種影響進(jìn)行全面的分析和了解，因而也就很難實(shí)現(xiàn)電路的優(yōu)化設(shè)計(jì)。EDA技術(shù)中

4、的溫度分析和統(tǒng)計(jì)分析功能，既可以分析各種惡劣溫度條件下的電路特性，也可以對(duì)器件容差的影響進(jìn)行全面的計(jì)算分析。其內(nèi)容包括：對(duì)不同的容差特性進(jìn)行規(guī)定次數(shù)的跟蹤分析蒙特卡羅分析）； 單獨(dú)分析每一器件容差對(duì)電路的影響量靈敏度分析）；分析全體器件容差對(duì)電路性能的最大影響量最壞情況分析）。采用統(tǒng)計(jì)分析方法，便于確定最佳元件參數(shù)、最佳電路結(jié)構(gòu)以及適當(dāng)?shù)南到y(tǒng)穩(wěn)定裕度，真正做到電路的優(yōu)化設(shè)計(jì)。 3.實(shí)現(xiàn)電路特性的模擬測(cè)試電子電路的設(shè)計(jì)過程中，大量的工作是各種數(shù)據(jù)測(cè)試及特性分析。但是，受測(cè)試手段及儀器精度所限，有些測(cè)試項(xiàng)目實(shí)現(xiàn)困難。例如，超高頻電路中的弱信號(hào)測(cè)量及噪聲測(cè)量、某些功率輸出電路中具有破壞性質(zhì)的器件極限

5、參數(shù)測(cè)量，如高溫、高電壓、大電流等。采用EDA方式，可以方便地實(shí)現(xiàn)全功能測(cè)試，也可以直接模擬各種惡劣工作環(huán)境及各種極限條件下的電路特性而無器件或電路損壞之虞，較之傳統(tǒng)的設(shè)計(jì)方式要經(jīng)濟(jì)得多。 隨著EDA技術(shù)的深入發(fā)展和EDA技術(shù)軟硬件性能價(jià)格比的不斷提高， EDA技術(shù)的應(yīng)用將向廣度和深度兩個(gè)方面發(fā)展。根據(jù)利用EDA技術(shù)所開發(fā)的產(chǎn)品的最終主要硬件構(gòu)成來分，EDA技術(shù)的應(yīng)用發(fā)展將表現(xiàn)為如下幾種形式： (1) CPLD/FPGA系統(tǒng)：使用EDA技術(shù)開發(fā)CPLD/FPGA，使自行開發(fā)的CPLD/FPGA作為電子系統(tǒng)、控制系統(tǒng)、信息處理系統(tǒng)的主體。(2) “CPLD/FPGA+MCU系統(tǒng)：綜合應(yīng)用EDA技

6、術(shù)與單片機(jī)技術(shù)，將自行開發(fā)的“CPLD/FPGA+MCU作為電子系統(tǒng)、控制系統(tǒng)、信息處理系統(tǒng)的主體。(3) “CPLD/FPGA+專用DSP處理器系統(tǒng)：將EDA技術(shù)與DSP專用處理器配合使用，用“CPLD/FPGA+專用DSP處理器構(gòu)成一個(gè)數(shù)字信號(hào)處理系統(tǒng)的整體。 (4) 基于FPGA實(shí)現(xiàn)的現(xiàn)代DSP系統(tǒng)：基于SOPC(a System on a Programmable Chip)技術(shù)、EDA技術(shù)與FPGA技術(shù)實(shí)現(xiàn)方式的現(xiàn)代DSP系統(tǒng)。(5) 基于FPGA實(shí)現(xiàn)的SOC片上系統(tǒng)：使用超大規(guī)模的FPGA實(shí)現(xiàn)的，內(nèi)含1個(gè)或數(shù)個(gè)嵌入式CPU或DSP，能夠?qū)崿F(xiàn)復(fù)雜系統(tǒng)功能的單一芯片系統(tǒng)。(6) 基于F

7、PGA實(shí)現(xiàn)的嵌入式系統(tǒng)：使用CPLD/FPGA實(shí)現(xiàn)的，內(nèi)含嵌入式處理器，能滿足對(duì)象系統(tǒng)要求的特定功能的，能夠嵌入到宿主系統(tǒng)的專用計(jì)算機(jī)應(yīng)用系統(tǒng)。1.2 EDA設(shè)計(jì)方法分析方法以數(shù)字系統(tǒng)設(shè)計(jì)為例）傳統(tǒng)的電路設(shè)計(jì)方法都是自底向上進(jìn)行設(shè)計(jì)的，也就是首先確定可用的元器件，然后根據(jù)這些器件進(jìn)行邏輯設(shè)計(jì)，完成各模塊后進(jìn)行連接，最后形成系統(tǒng)。 在基于EDA技術(shù)的系統(tǒng)設(shè)計(jì)的最重要環(huán)節(jié)在系統(tǒng)的基本功能或行為級(jí)上對(duì)設(shè)計(jì)的產(chǎn)品進(jìn)行描述和定義時(shí)，我們采用自頂向下分析，自底向上設(shè)計(jì)的方法。所謂“自頂向下分析”，就是指將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和模

8、塊，層層分解，直至整個(gè)系統(tǒng)中各子系統(tǒng)關(guān)系合理，并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。采用自頂向下的設(shè)計(jì)方法有如下優(yōu)點(diǎn)：(1) 自頂向下設(shè)計(jì)方法是一種模塊化設(shè)計(jì)方法。 (2) 由于高層設(shè)計(jì)同器件無關(guān)，可以完全獨(dú)立于目標(biāo)器件的結(jié)構(gòu)，因此在設(shè)計(jì)的最初階段，設(shè)計(jì)人員可以不受芯片結(jié)構(gòu)的約束，集中精力對(duì)產(chǎn)品進(jìn)行最適應(yīng)市場(chǎng)需求的設(shè)計(jì)，從而避免了傳統(tǒng)設(shè)計(jì)方法中的再設(shè)計(jì)風(fēng)險(xiǎn)，縮短了產(chǎn)品的上市周期。(3) 由于系統(tǒng)采用硬件描述語言進(jìn)行設(shè)計(jì)，可以完全獨(dú)立于目標(biāo)器件的結(jié)構(gòu)，因此設(shè)計(jì)易于在各種集成電路工藝或可編程器件之間移植。(4) 適合多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)。 表示方法 1文本表示方式最一般化、最具普遍性的設(shè)計(jì)表示方式就

9、是文本表示方式，也就是利用硬件描述語言(HDL)用軟件編程的方式來表達(dá)自己的設(shè)計(jì)。根據(jù)文本表示方式所使用的抽象層次，文本表示方式又可分為：行為描述、結(jié)構(gòu)描述和數(shù)據(jù)流(寄存器傳輸級(jí))描繪。文本表示方式的優(yōu)點(diǎn)： 設(shè)計(jì)的可讀性好； 設(shè)計(jì)的復(fù)用性好； 設(shè)計(jì)的移植性好； 入檔、交流、交付方便。2圖形表示方式在EDA的設(shè)計(jì)中，有時(shí)也用圖形表示方式來表示自己的設(shè)計(jì)。圖形表示方式常用的有原理圖、狀態(tài)圖、波形圖等。 圖形表示方式的優(yōu)點(diǎn)是直觀、方便，但是其存在以下缺點(diǎn)： 設(shè)計(jì)的可讀性差； 設(shè)計(jì)的復(fù)用性差； 設(shè)計(jì)的移植性差； 入檔、交流、交付不方便。3文本、圖形混用方式在EDA的設(shè)計(jì)中，根據(jù)自己設(shè)計(jì)所使用軟件的性能

10、及如何使設(shè)計(jì)簡(jiǎn)單易行，有時(shí)也經(jīng)常采用文本、圖形混用的方式。實(shí)現(xiàn)方法 1硬件描述語言編程實(shí)現(xiàn)法硬件描述語言編程實(shí)現(xiàn)法就是用VHDL等硬件描述語言來表達(dá)自己的設(shè)計(jì)思想，并使用EDA工具提供的文本編輯器以文本的方式進(jìn)行設(shè)計(jì)輸入的一種實(shí)現(xiàn)方法。 2原理圖設(shè)計(jì)實(shí)現(xiàn)法原理圖設(shè)計(jì)實(shí)現(xiàn)法就是用原理圖表達(dá)自己的設(shè)計(jì)思想，并使用EDA工具提供的圖形編輯器以原理圖的方式進(jìn)行設(shè)計(jì)輸入的一種實(shí)現(xiàn)方法。 3參數(shù)可設(shè)置兆功能塊實(shí)現(xiàn)法參數(shù)可設(shè)置兆功能塊實(shí)現(xiàn)法就是設(shè)計(jì)者可以根據(jù)實(shí)際電路的設(shè)計(jì)需要，選擇LPM (Library of Parameterized Moduels，參數(shù)可設(shè)置模塊庫，簡(jiǎn)稱LPM) 庫中的適當(dāng)模塊，并為

11、其設(shè)定適當(dāng)?shù)膮?shù)以滿足自己設(shè)計(jì)需要的一種實(shí)現(xiàn)方法。 4軟的或硬的IP核實(shí)現(xiàn)法軟的或硬的IP核實(shí)現(xiàn)法就是在大型系統(tǒng)的設(shè)計(jì)中，對(duì)于某些功能模塊的設(shè)計(jì)可通過調(diào)用已經(jīng)購買的有關(guān)公司或電子工程技術(shù)人員的軟的或硬的IP(知識(shí)產(chǎn)權(quán))核來實(shí)現(xiàn)。 組成模型1模塊模型在VHDL的設(shè)計(jì)中，最常用的方法就是將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和模塊，層層分解，直至整個(gè)系統(tǒng)中各子系統(tǒng)關(guān)系合理，并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。將系統(tǒng)分解后，首先將各個(gè)小的模塊作為一個(gè)單獨(dú)的設(shè)計(jì)實(shí)體進(jìn)行設(shè)計(jì)，再將各個(gè)相關(guān)的設(shè)計(jì)實(shí)體組成更高層次的設(shè)計(jì)實(shí)體進(jìn)行設(shè)計(jì)，如此重復(fù)下去，

12、直到最頂層的設(shè)計(jì)實(shí)體設(shè)計(jì)好為止，這就是模塊建模的思想。2進(jìn)程模型在VHDL的設(shè)計(jì)中，對(duì)于一個(gè)系統(tǒng)中的多個(gè)模塊，我們也可以不采用實(shí)體互連的方法進(jìn)行設(shè)計(jì)，而是通過進(jìn)程的互連構(gòu)成一個(gè)整體。所謂進(jìn)程，就是對(duì)數(shù)字器件的功能和延時(shí)進(jìn)行建模的設(shè)計(jì)實(shí)體。器件與進(jìn)程的對(duì)應(yīng)關(guān)系有如下幾種： 單個(gè)的器件映射為單個(gè)進(jìn)程； 單個(gè)的器件映射為多個(gè)進(jìn)程； 一系列器件映射為一個(gè)進(jìn)程。數(shù)字系統(tǒng)模塊模型中模塊之間的連線在進(jìn)程模型網(wǎng)絡(luò)中用信號(hào)進(jìn)行標(biāo)記。表示模型1原理框圖原理框圖就是通過一個(gè)設(shè)計(jì)實(shí)體內(nèi)部各個(gè)組成部件的互連來描述系統(tǒng)的內(nèi)部組成及其相互之間的關(guān)系的一種圖形表示模型。根據(jù)其描述的抽象層次，原理框圖有門級(jí)、寄存器級(jí)、芯片級(jí)、

13、系統(tǒng)級(jí)原理框圖等幾種。中斷控制器USART并 口RAM微處理器IMURADARC/DA/B計(jì)算機(jī)REGINCMUXREGSRQQQQSRCLK ASELECTCLK B門級(jí)寄存器級(jí)888芯片級(jí)系統(tǒng)級(jí)2時(shí)序圖 時(shí)序圖用圖形的方式來表示一個(gè)設(shè)計(jì)實(shí)體的輸入信號(hào)和輸出信號(hào)之間的時(shí)序關(guān)系，它應(yīng)描述各種輸入信號(hào)可能出現(xiàn)的各種情形以及對(duì)應(yīng)的輸出信號(hào)所處的狀態(tài)。從時(shí)序圖上，我們可以看出各輸入信號(hào)的種類，作用的先后，上升或下降沿的有效性，以及輸出信號(hào)的狀態(tài)。時(shí)序圖示意圖 ZXCLK3狀態(tài)機(jī)圖狀態(tài)機(jī)是一類很重要的時(shí)序電路，是許多數(shù)字電路的核心部件。狀態(tài)機(jī)圖是指用圖形的方式來表示一個(gè)設(shè)計(jì)實(shí)體的各種工作狀態(tài)、內(nèi)部各工

14、作狀態(tài)轉(zhuǎn)換的條件以及各工作狀態(tài)對(duì)應(yīng)的輸出信號(hào)序列。狀態(tài)機(jī)圖 S2S0S1R1/00/01/00/11/10/04狀態(tài)表、狀態(tài)賦值表在狀態(tài)機(jī)的設(shè)計(jì)中，也可以用另外一種方式狀態(tài)表、狀態(tài)賦值表來表示一個(gè)設(shè)計(jì)實(shí)體的各種工作狀態(tài)、內(nèi)部各工作狀態(tài)轉(zhuǎn)換的條件以及各工作狀態(tài)對(duì)應(yīng)的輸出信號(hào)序列。從狀態(tài)表、狀態(tài)賦值表上，可以清楚地看出一個(gè)設(shè)計(jì)實(shí)體的各種工作狀態(tài)、內(nèi)部各工作狀態(tài)轉(zhuǎn)換的條件以及各工作狀態(tài)對(duì)應(yīng)的輸出信號(hào)序列。狀態(tài)表01S0S1/0S2/0S1S1/1S2/0S2S1/0S2/1CODEY1Y0S000S101S211狀態(tài)賦值表 5流程圖算法流程圖是描述數(shù)字系統(tǒng)邏輯功能的最普通、最常用的工具之一。它由工作

15、塊、判別塊、條件塊以及指向線組成，與軟件設(shè)計(jì)中所用的流程圖極為相似。乘法器框圖右移PI I1I 0, P0輸入A, BEND1開始START1？I4?Bi1?P PA乘法電路START4A4B8PEND(a)NYN(b)YNY乘法器算法流程圖 6算法流程ASM圖用算法流程圖描述系統(tǒng)時(shí)，并未嚴(yán)格地規(guī)定完成各操作所需的時(shí)間及操作之間的時(shí)間關(guān)系，僅規(guī)定了操作的順序。對(duì)于采用同步時(shí)序結(jié)構(gòu)的控制器，它在時(shí)鐘脈沖的驅(qū)動(dòng)下將產(chǎn)生一系列的控制信號(hào)，使數(shù)據(jù)處理單元完成各種操作。 7助記狀態(tài)MDS圖MDS圖(Memonic Document State Diagram，助記狀態(tài)圖，或備有記憶文檔的狀態(tài)圖)是美國(guó)的

16、William Fletcher 于1980年提出的一種系統(tǒng)設(shè)計(jì)方法，MDS圖可從詳細(xì)邏輯流程圖直接導(dǎo)出，依據(jù)它可較直觀、方便地進(jìn)行電路級(jí)的設(shè)計(jì)。(1) 將工作框轉(zhuǎn)換為狀態(tài)助記符：用圓來表示某一狀態(tài)，稱為狀態(tài)圓，圓中的字母為狀態(tài)值的助記符，用來區(qū)別不同的狀態(tài)。(2) 判斷框轉(zhuǎn)換為分支助記符：當(dāng)判斷框轉(zhuǎn)換為分支符號(hào)后，判斷條件中的參數(shù)要用字母來表示，判斷條件用邏輯表達(dá)式表示(與或式)，邏輯表達(dá)式放置在分支旁邊，稱為分支條件；若流程圖兩個(gè)相鄰的工作框之間沒有判斷框，則對(duì)應(yīng)的分支旁邊無分支表達(dá)式，這種分支稱為無條件分支。不管原流程圖中兩個(gè)工作框之間原有多少個(gè)判斷框，當(dāng)轉(zhuǎn)換為MDS圖時(shí)只允許有一個(gè)分支

17、。(3) 多個(gè)判斷框轉(zhuǎn)換為條件分支助記符：在流程圖中，兩個(gè)工作框之間如果存在前后連續(xù)的多個(gè)判斷框，表示這些判斷條件必須同時(shí)滿足(即在邏輯上相當(dāng)“與運(yùn)算)時(shí)，邏輯操作才能轉(zhuǎn)換至下面的工作框。(4) 含有異步輸入信號(hào)的判斷條件的轉(zhuǎn)換：在畫詳細(xì)邏輯圖時(shí)必須對(duì)異步輸入信號(hào)進(jìn)行同步化處理，并且規(guī)定在兩個(gè)工作框之間只允許存在一個(gè)異步輸入信號(hào)，當(dāng)兩個(gè)工作框之間多于一個(gè)異步輸入信號(hào)時(shí)，必須增加工作框，以免丟失某些異步輸入信號(hào)。在詳細(xì)邏輯流程圖中，在判斷框中的邏輯符號(hào)“*”表明在判斷條件中存在異步輸入信號(hào)，當(dāng)將詳細(xì)邏輯流程圖轉(zhuǎn)換為MDS圖時(shí)，應(yīng)在狀態(tài)圖中標(biāo)注“*”，表明分支條件中存在異步輸入信號(hào)。 (5) 輸出

18、信號(hào)轉(zhuǎn)換為助記符：詳細(xì)邏輯流程圖中的輸出信號(hào)有脈沖輸出信號(hào)、輸出有效、輸出無效和條件輸出信號(hào)等4種。 (6) 輸出信號(hào)的表格表達(dá)形式：在有些情況下，電路設(shè)計(jì)人員也采用表格形式表達(dá)在何時(shí)產(chǎn)生輸出信號(hào)，即將各個(gè)狀態(tài)及對(duì)應(yīng)的輸出用表格的形式表達(dá)出來。某電路的狀態(tài)圖及其對(duì)應(yīng)的MDS圖 Z2X1Z1X1Z2X1X2X1X201101111010010D/10 Z2 Z1C/C/00B/11A/012XX11X2XZ21D/ZB/Z1Z22XX11Z2ZA/X2 X1X2 X1C1X2XDZ2BA1X(b) 抽象后的狀態(tài)圖(c) MDS 圖(a) 狀態(tài) 圖一個(gè)乘法器中控制器的詳細(xì)邏輯流程圖及對(duì)應(yīng)的MDS圖

19、CLRLTOCNT4CTRSLDSYnST OP1 CLR1開始ST1？CNT41?Yn1?NY OP2 LD1 OP3 LDS1NY OP4 RS1 CT1Y OP5 LTO1NS5S4YnCNT4S3YnCNT4S2S1STYn(a) 詳細(xì)邏輯流程圖(b) MDS圖8UML圖UML是由著名軟件技術(shù)專家G.Booch、J.Rumbaugh 和I.Jcobson倡導(dǎo)，并在Booch表示法、OOSE表示法以及OMT方法的基礎(chǔ)上，融合眾家之長(zhǎng)而形成的，2019年底被國(guó)際OMG組織采納為基于對(duì)象技術(shù)的標(biāo)準(zhǔn)建模語言。 (1) 用例圖(Use Case Diagram)：它是一種描述Use Case的可視化工具，它用簡(jiǎn)單的圖形元素表示出系統(tǒng)的活動(dòng)者(Actor，是用戶作用于系統(tǒng)的一個(gè)角色，它可以是人，也可以是作用于系統(tǒng)的外部系統(tǒng))