高速數(shù)字電路設(shè)計(jì)

1、高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院0第第2章章 邏輯門電路的高速特性邏輯門電路的高速特性2.1 發(fā)展歷史發(fā)展歷史2.2 功耗功耗2.3 速度速度2.4 封裝封裝高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院1p 數(shù)字設(shè)備設(shè)計(jì)中的最重要考慮因素：數(shù)字設(shè)備設(shè)計(jì)中的最重要考慮因素： 功率：低功率：低 速度：高速度：高 封裝：便宜封裝：便宜高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日

2、湖南大學(xué)電氣與信息工程學(xué)院22.1 數(shù)字技術(shù)發(fā)展歷史數(shù)字技術(shù)發(fā)展歷史p 高速電路設(shè)計(jì)的折衷方案：高速電路設(shè)計(jì)的折衷方案： 標(biāo)準(zhǔn)封裝：制造時(shí)節(jié)省費(fèi)用，減少靈活性；標(biāo)準(zhǔn)封裝：制造時(shí)節(jié)省費(fèi)用，減少靈活性； 標(biāo)性封裝限制了每個(gè)單元內(nèi)標(biāo)性封裝限制了每個(gè)單元內(nèi)電路電路的數(shù)目和的數(shù)目和引腳引腳的數(shù)目，迫使設(shè)計(jì)者將大的的數(shù)目，迫使設(shè)計(jì)者將大的系統(tǒng)分拆到多個(gè)器件封裝中。缺點(diǎn)：封裝器件間的連接響應(yīng)較系統(tǒng)分拆到多個(gè)器件封裝中。缺點(diǎn)：封裝器件間的連接響應(yīng)較慢慢，且需要，且需要更更大的功率大的功率。 封裝結(jié)構(gòu)以及采用的冷卻系統(tǒng)共同限制每一個(gè)封裝所允許的最大功率。封裝結(jié)構(gòu)以及采用的冷卻系統(tǒng)共同限制每一個(gè)封裝所允許的最大功

3、率。 隨著每一個(gè)邏輯單元尺寸減小，封裝內(nèi)電路的數(shù)目增加。隨著每一個(gè)邏輯單元尺寸減小，封裝內(nèi)電路的數(shù)目增加。更大的集成更大的集成 在既定技術(shù)條件下，由于高速器件通常消耗更大的功率。速度和功率在一在既定技術(shù)條件下，由于高速器件通常消耗更大的功率。速度和功率在一定程度上可以相互轉(zhuǎn)換定程度上可以相互轉(zhuǎn)換（速度越高，功耗越大）（速度越高，功耗越大）。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院32.2 功耗功耗p邏輯器件的實(shí)際功耗與數(shù)據(jù)手冊(cè)上給出的典型供電電流邏輯器件的實(shí)際功耗與數(shù)據(jù)手冊(cè)上給出的典型供電電流ICC只是只是間接

4、相關(guān)。間接相關(guān)。 原因：原因： 高速條件下會(huì)產(chǎn)生額外功耗。高速條件下會(huì)產(chǎn)生額外功耗。 驅(qū)動(dòng)大的輸出負(fù)載會(huì)產(chǎn)生額外功耗。驅(qū)動(dòng)大的輸出負(fù)載會(huì)產(chǎn)生額外功耗。在高速電路設(shè)計(jì)時(shí)，應(yīng)注意手冊(cè)給出的指標(biāo)的測(cè)量條件在高速電路設(shè)計(jì)時(shí)，應(yīng)注意手冊(cè)給出的指標(biāo)的測(cè)量條件!高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院42.2 功耗功耗p 高速邏輯電路四種類型高速邏輯電路四種類型的功耗：的功耗： 輸入功率輸入功率 內(nèi)部功耗內(nèi)部功耗 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗 輸出功率輸出功率輸入包括對(duì)本級(jí)饋送的驅(qū)動(dòng)電路的功耗內(nèi)部未連接負(fù)載時(shí)測(cè)量的損耗驅(qū)動(dòng)電路當(dāng)

5、連接負(fù)載電路時(shí)驅(qū)動(dòng)電路的額外損耗輸出傳送到負(fù)載的功率高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院52.2 功耗功耗 1) 靜態(tài)和動(dòng)態(tài)功耗靜態(tài)和動(dòng)態(tài)功耗p 靜態(tài)功耗靜態(tài)功耗(Quiescent power dissipation) 電路維持在一個(gè)狀態(tài)或另一個(gè)狀態(tài)時(shí)所需的功率。電路維持在一個(gè)狀態(tài)或另一個(gè)狀態(tài)時(shí)所需的功率。 可通過計(jì)算電路中各元件的功率，再求和得到總功率?？赏ㄟ^計(jì)算電路中各元件的功率，再求和得到總功率。 電路維持在某個(gè)狀態(tài)的時(shí)間比另一個(gè)狀態(tài)多，應(yīng)考慮使用加權(quán)電路維持在某個(gè)狀態(tài)的時(shí)間比另一個(gè)狀態(tài)多，應(yīng)考慮使

6、用加權(quán)平均法，或者用最壞情況計(jì)算。平均法，或者用最壞情況計(jì)算。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院62.2 功耗功耗 2) 驅(qū)動(dòng)容性負(fù)載時(shí)的動(dòng)態(tài)功耗驅(qū)動(dòng)容性負(fù)載時(shí)的動(dòng)態(tài)功耗(active )p 邏輯電路的每次跳變，都要消耗正常功耗之外的額外功率。當(dāng)以邏輯電路的每次跳變，都要消耗正常功耗之外的額外功率。當(dāng)以一個(gè)恒定速率循環(huán)時(shí)，動(dòng)態(tài)功耗一個(gè)恒定速率循環(huán)時(shí)，動(dòng)態(tài)功耗(active power dissipation)等于：等于：功耗功耗 = 每秒周期數(shù)每秒周期數(shù)每個(gè)周期額外的功率每個(gè)周期額外的功率p 電容負(fù)載電容

7、負(fù)載每個(gè)周期消耗的能量每個(gè)周期消耗的能量 = CVCC2p FHz頻率循環(huán)運(yùn)行，電容充放電消耗在驅(qū)動(dòng)電路中的功率頻率循環(huán)運(yùn)行，電容充放電消耗在驅(qū)動(dòng)電路中的功率功率功率= FCVCC2高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院72.2 功耗功耗 2) 驅(qū)動(dòng)容性負(fù)載時(shí)的動(dòng)態(tài)功耗驅(qū)動(dòng)容性負(fù)載時(shí)的動(dòng)態(tài)功耗(active )p實(shí)例：實(shí)例：CMOS電路電路的簡(jiǎn)單模型的簡(jiǎn)單模型 t1時(shí)刻，時(shí)刻，A閉合，電容閉合，電容C充電至充電至VCC。 t2時(shí)刻，電容時(shí)刻，電容C放電。放電。 能量消耗在電阻上。能量消耗在電阻上。高速數(shù)字設(shè)計(jì)

8、高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院82.2 功耗功耗 3) 疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗p 推拉輸出電路：推拉輸出電路：輸出配置輸出配置兩個(gè)激勵(lì)電路，一個(gè)把輸兩個(gè)激勵(lì)電路，一個(gè)把輸出電壓拉升至出電壓拉升至HI，而另，而另一個(gè)將輸出電壓下拉至一個(gè)將輸出電壓下拉至LO。 TTL反相器，反相器，Q1、Q2交替交替處于導(dǎo)通狀態(tài)處于導(dǎo)通狀態(tài)高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院92.2 功耗功耗 3) 疊加偏置電流產(chǎn)生

9、的動(dòng)態(tài)功耗疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗 CMOS電路，電路， Q1、Q2交替處于導(dǎo)通交替處于導(dǎo)通狀態(tài)，推拉輸出電路狀態(tài)，推拉輸出電路u 問題：狀態(tài)轉(zhuǎn)換過程中，有可能存問題：狀態(tài)轉(zhuǎn)換過程中，有可能存在在Q1、Q2同時(shí)導(dǎo)通，產(chǎn)生一個(gè)從同時(shí)導(dǎo)通，產(chǎn)生一個(gè)從VCC到地的浪涌電流，所消耗的功率以到地的浪涌電流，所消耗的功率以熱量形式消耗在管子上。熱量形式消耗在管子上。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院102.2 功耗功耗 3) 疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗在輸入電平中間狀態(tài)，兩個(gè)管同時(shí)導(dǎo)通，從

10、電源流過的電流最大。動(dòng)態(tài)時(shí)，形成功耗。p 例例：74HC00電路的直流電流消耗與輸入電壓的關(guān)系電路的直流電流消耗與輸入電壓的關(guān)系高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院112.2 功耗功耗 4) 輸入功耗輸入功耗 芯片的輸入功耗來自其他器件。對(duì)輸入電路的偏置和觸發(fā)是必芯片的輸入功耗來自其他器件。對(duì)輸入電路的偏置和觸發(fā)是必須的。須的。 靜態(tài)輸入功耗由所需的輸入電流與電源電壓乘積決定。該功耗靜態(tài)輸入功耗由所需的輸入電流與電源電壓乘積決定。該功耗包括接收邏輯器件內(nèi)部的實(shí)際功耗與驅(qū)動(dòng)器件功耗。包括接收邏輯器件內(nèi)部的實(shí)際

11、功耗與驅(qū)動(dòng)器件功耗。 動(dòng)態(tài)輸入功耗：輸入電容動(dòng)態(tài)輸入功耗：輸入電容C，典型輸入電壓幅度，典型輸入電壓幅度V，工作頻率，工作頻率F。則有：則有： 動(dòng)態(tài)功耗動(dòng)態(tài)功耗 = FCV2輸入功耗相對(duì)數(shù)值比較小，當(dāng)網(wǎng)絡(luò)有較大的扇出，或輸入功耗相對(duì)數(shù)值比較小，當(dāng)網(wǎng)絡(luò)有較大的扇出，或必須在極低功耗下工作，其重要性才體現(xiàn)出來。必須在極低功耗下工作，其重要性才體現(xiàn)出來。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院122.2 功耗功耗 5) 內(nèi)部功耗內(nèi)部功耗p內(nèi)部電源用于邏輯器件的內(nèi)部節(jié)點(diǎn)的偏置轉(zhuǎn)換。內(nèi)部功耗包括內(nèi)部電源用于邏輯器件的內(nèi)部

12、節(jié)點(diǎn)的偏置轉(zhuǎn)換。內(nèi)部功耗包括靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗和動(dòng)態(tài)功耗。 內(nèi)部靜態(tài)功耗：無負(fù)載連接，輸入端處于隨機(jī)狀態(tài)的條件下的功耗。內(nèi)部靜態(tài)功耗：無負(fù)載連接，輸入端處于隨機(jī)狀態(tài)的條件下的功耗。求出所有可能的輸入狀態(tài)的平均值可得。求出所有可能的輸入狀態(tài)的平均值可得。 內(nèi)部動(dòng)態(tài)功耗常數(shù)內(nèi)部動(dòng)態(tài)功耗常數(shù)Kactive：可通過交替輸入某個(gè)預(yù)定頻率測(cè)量。方：可通過交替輸入某個(gè)預(yù)定頻率測(cè)量。方法：斷開輸出，在頻率法：斷開輸出，在頻率FHz條件下測(cè)得總功率條件下測(cè)得總功率Ptotal，計(jì)算動(dòng)態(tài)功，計(jì)算動(dòng)態(tài)功耗常數(shù)：耗常數(shù)：FPPKquitotalactive高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Di

13、gital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院132.2 功耗功耗 5) 內(nèi)部功耗內(nèi)部功耗 在任何頻率在任何頻率F下總功耗：下總功耗：activequitotalKFPP.u 實(shí)例：門電路實(shí)例：門電路的內(nèi)部功耗與的內(nèi)部功耗與頻率的關(guān)系頻率的關(guān)系高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院142.2 功耗功耗 6) 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗p 邏輯器件中大部分能量都消耗在輸出驅(qū)動(dòng)電路上。邏輯器件中大部分能量都消耗在輸出驅(qū)動(dòng)電路上。p 常用的輸出結(jié)構(gòu)：常用的輸出結(jié)構(gòu)： 推拉電路輸出推拉電路輸出

14、 射極跟隨器輸出射極跟隨器輸出 集電極開路輸出集電極開路輸出 電流源輸出電流源輸出p 輸出電路功耗取決于輸出電路結(jié)構(gòu)，邏輯電平、輸出負(fù)載及輸出電路功耗取決于輸出電路結(jié)構(gòu)，邏輯電平、輸出負(fù)載及運(yùn)行速度。運(yùn)行速度。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院152.2 功耗功耗 6) 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗p 推拉電路輸出中的靜態(tài)功耗推拉電路輸出中的靜態(tài)功耗計(jì)算方法：取輸出計(jì)算方法：取輸出LO和和HI狀態(tài)下功率的平均值狀態(tài)下功率的平均值u TTL推拉輸出電路的靜態(tài)功耗：推拉輸出電路的靜態(tài)功耗：Q2導(dǎo)通Q1導(dǎo)通0.30

15、.4V1.4V24 . 14 . 0sinsourcekquiIIP高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院16u CMOS驅(qū)動(dòng)器的輸出阻抗驅(qū)動(dòng)器的輸出阻抗2.2 功耗功耗 6) 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗BkRIPsinAsourceRIP VOL(IO=4.0mA) 典型值 0.15； 最大值 0.33VOH(IO=4.0mA) 典型值 4.32；最小值 3.84RB(min)=0.15/0.004=37RB(max)=0.33/0.004=83RA(min)=0.18/0.004=45RA(max)=0.6

16、6/0.004=16522sinsourceAkBquiIRIRP高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院172.2 功耗功耗 6) 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗u 推拉輸出電路推拉輸出電路的動(dòng)態(tài)功耗的動(dòng)態(tài)功耗例例. CMOS總線性能總線性能 (P40): 總線連接總線連接20個(gè)個(gè)CPU，共享存儲(chǔ)器，共享存儲(chǔ)器。連接總線通過阻抗可連接總線通過阻抗可控的控的50印刷電路走印刷電路走線實(shí)現(xiàn)，線長(zhǎng)線實(shí)現(xiàn)，線長(zhǎng)10in。已知：收發(fā)器傳播延遲9ns，手冊(cè)標(biāo)明驅(qū)動(dòng)器的I/O負(fù)載電容10pF。計(jì)劃總線運(yùn)行在30ns周期上(33M

17、Hz)高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院182.2 功耗功耗 6) 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗靜態(tài)：靜態(tài)： 可以輕易驅(qū)動(dòng)可以輕易驅(qū)動(dòng)20個(gè)電路個(gè)電路動(dòng)態(tài)動(dòng)態(tài)C負(fù)載負(fù)載=(10pF/驅(qū)動(dòng)器驅(qū)動(dòng)器)(20個(gè)驅(qū)動(dòng)器個(gè)驅(qū)動(dòng)器)+(2pF/in)(10in)=220pF74HCT640的輸出：的輸出：VCC=4.5V，VOH=3.84V，IO=6mAHCT總線上的輸出電阻總線上的輸出電阻： (VCC-VOH)/IO=110RC上升時(shí)間：上升時(shí)間：TRC = (110) (220pF)=24ns10%90%上升時(shí)間上升

18、時(shí)間 T10%90%=2.2TRC=53ns高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院192.2 功耗功耗 6) 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗每個(gè)驅(qū)動(dòng)器的功耗：每個(gè)驅(qū)動(dòng)器的功耗：條件條件:VCC=5.5V，C=220pF，F(xiàn)CLK=16MHz，F(xiàn)DATA=8MHzPDrive=FDATACVCC2 = 0.053W每個(gè)驅(qū)動(dòng)器封裝每個(gè)驅(qū)動(dòng)器封裝8個(gè)，總功耗：個(gè)，總功耗：Ptotal = 8PDrive = 0.424W高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南

19、大學(xué)電氣與信息工程學(xué)院202.2 功耗功耗 6) 驅(qū)動(dòng)電路功耗驅(qū)動(dòng)電路功耗p 射極跟隨器輸出電路的靜態(tài)功耗射極跟隨器輸出電路的靜態(tài)功耗 (P42)高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院21寫上姓名、學(xué)號(hào)上交寫上姓名、學(xué)號(hào)上交課堂練習(xí)：電路如圖課堂練習(xí)：電路如圖，推導(dǎo)推導(dǎo)T10-90表達(dá)式表達(dá)式高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院22高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月

20、28日湖南大學(xué)電氣與信息工程學(xué)院232.3 速度速度傳播延遲：數(shù)字邏輯關(guān)注傳播延遲：數(shù)字邏輯關(guān)注最小轉(zhuǎn)換時(shí)間：高頻電子工程關(guān)注最小轉(zhuǎn)換時(shí)間：高頻電子工程關(guān)注轉(zhuǎn)換時(shí)間快導(dǎo)致返回電流、串?dāng)_、振鈴等轉(zhuǎn)換時(shí)間快導(dǎo)致返回電流、串?dāng)_、振鈴等高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院242.3 速度速度 1)電壓突變的影響電壓突變的影響 dV/dt主要頻率分量在主要頻率分量在Fknee以下，與傳播延遲、時(shí)鐘速率、轉(zhuǎn)換頻率無關(guān)以下，與傳播延遲、時(shí)鐘速率、轉(zhuǎn)換頻率無關(guān)rkneeTF5 . 0 信號(hào)傳播的整個(gè)路徑，其頻率響應(yīng)至少在信

21、號(hào)傳播的整個(gè)路徑，其頻率響應(yīng)至少在FKnee之前都應(yīng)當(dāng)是平坦之前都應(yīng)當(dāng)是平坦 的。的。 縮短上升時(shí)間（提高縮短上升時(shí)間（提高dV/dt）將迫使）將迫使FKnee的升高，使信號(hào)傳輸問題的升高，使信號(hào)傳輸問題更嚴(yán)重。更嚴(yán)重。 電路的電路的dV/dt還可能影響其它電路。還可能影響其它電路。%90%10TVdtdV高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院252.3 速度速度 2)電流突變的影響電流突變的影響 dI/dtp電流突變影響附近其它電路電流突變影響附近其它電路 感應(yīng)。感應(yīng)。 dI/dt越大，影響越嚴(yán)重越大，影響

22、越嚴(yán)重p測(cè)量方法：示波器的電壓的上升時(shí)間變化轉(zhuǎn)為電流的變化速率測(cè)量方法：示波器的電壓的上升時(shí)間變化轉(zhuǎn)為電流的變化速率例：例：dttdVCRtVtI)()()(高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院262.3 速度速度 2)電流突變的影響電流突變的影響電壓上升時(shí)間與最大電流擺率的關(guān)系22)()(1)(dttVdCdttdVRdttdI高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院272.3 速度速度 2)電流突變的影響電流突變的影響p

23、電流變化率的最大值對(duì)確定電感耦合的峰值很有幫助電流變化率的最大值對(duì)確定電感耦合的峰值很有幫助CTVdtdIRTVdtdICR2%90%10max)(%90%10max)(52. 1|1|電流變化速率與上升時(shí)間的平方的倒數(shù)成正比電流變化速率與上升時(shí)間的平方的倒數(shù)成正比高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院282.3 速度速度 3)電壓容限電壓容限p 是邏輯驅(qū)動(dòng)是邏輯驅(qū)動(dòng)器的保證輸出器的保證輸出與邏輯接收的與邏輯接收的最壞情況下的最壞情況下的靈敏度之間的靈敏度之間的差值差值高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Sp

24、eed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院292.3 速度速度 3)電壓容限電壓容限電壓容限的意義電壓容限的意義直流電源的電流流經(jīng)接地的電阻，導(dǎo)致各邏輯器件之間的地電位差。直流電源的電流流經(jīng)接地的電阻，導(dǎo)致各邏輯器件之間的地電位差?？焖僮兓姆祷匦盘?hào)電流，流經(jīng)接地通路電感，導(dǎo)致邏輯器件之間快速變化的返回信號(hào)電流，流經(jīng)接地通路電感，導(dǎo)致邏輯器件之間對(duì)地電壓的變化。對(duì)地電壓的變化。鄰近線路上的信號(hào)可以通過各自的互容或互感相互耦合，對(duì)某個(gè)指鄰近線路上的信號(hào)可以通過各自的互容或互感相互耦合，對(duì)某個(gè)指定線路產(chǎn)生串?dāng)_。定線路產(chǎn)生串?dāng)_。振鈴、反射、長(zhǎng)的線路使二進(jìn)制信

25、號(hào)產(chǎn)生扭曲。振鈴、反射、長(zhǎng)的線路使二進(jìn)制信號(hào)產(chǎn)生扭曲。溫度的影響溫度的影響高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院302.3 速度速度本節(jié)總結(jié)：本節(jié)總結(jié)：p54高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院312.4 封裝封裝p封裝的影響封裝的影響 ： 引腳電感、引腳電容、散熱引腳電感、引腳電容、散熱p引腳電感引腳電感 引腳電感會(huì)引起地彈（引腳電感會(huì)引起地彈（ground bound）：輸出產(chǎn)生跳變，導(dǎo)致邏）：輸出產(chǎn)生跳變，導(dǎo)致邏輯輸

26、入端產(chǎn)生毛刺。輯輸入端產(chǎn)生毛刺。 有可能影響邏輯電路正常工作。有可能影響邏輯電路正常工作。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院322.4 封裝封裝p 地線上不必要的電壓地線上不必要的電壓實(shí)例：實(shí)例： 開關(guān)由開關(guān)由A到到B，電，電容容C對(duì)地放電，在接對(duì)地放電，在接地回路上形成大的地回路上形成大的浪涌電流。浪涌電流。 接地引腳電感作接地引腳電感作用產(chǎn)生電壓用產(chǎn)生電壓VGNDdtdILVedischGNDGNDarg輸入電壓：輸入電壓：VinVGND高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital

27、Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院332.4 封裝封裝p 地彈對(duì)電路的影響地彈對(duì)電路的影響 TTL D型八觸發(fā)器，驅(qū)動(dòng)一組型八觸發(fā)器，驅(qū)動(dòng)一組32個(gè)存儲(chǔ)心片組個(gè)存儲(chǔ)心片組高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院342.4 封裝封裝C時(shí)刻，產(chǎn)時(shí)刻，產(chǎn)生雙重觸發(fā)生雙重觸發(fā)高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院352.4 封裝封裝p 地彈的大小地彈的大小實(shí)例：地彈的實(shí)例：地彈的測(cè)量測(cè)量 P57為什么用此為什

28、么用此方法測(cè)量？方法測(cè)量？高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院362.4 封裝封裝測(cè)量結(jié)果：測(cè)量結(jié)果：高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院372.4 封裝封裝p 預(yù)測(cè)地彈的大小預(yù)測(cè)地彈的大小 四要素：邏輯器件的轉(zhuǎn)換時(shí)間，負(fù)載電阻或電容、引腳電四要素：邏輯器件的轉(zhuǎn)換時(shí)間，負(fù)載電阻或電容、引腳電感和轉(zhuǎn)換電壓感和轉(zhuǎn)換電壓電阻性負(fù)載電阻性負(fù)載電容性負(fù)載電容性負(fù)載RTVLdtdILVGND1|%90%10CTVLVGND2%90%

29、1052. 1|高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院382.4 封裝封裝p 5種邏輯產(chǎn)品的轉(zhuǎn)換特性種邏輯產(chǎn)品的轉(zhuǎn)換特性74HCT CMOS74AS TTL10KH ECL10G GaAsNEL GaAsVmax(V)53.71.11.51.0T10%-90%(ns)4.71.70.70.150.05高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院392.4 封裝封裝p 顯著減少引腳電感的封裝顯著減少引腳電感的封裝 絲焊絲焊特點(diǎn)：可機(jī)

30、械操作，也可手工焊接。特點(diǎn)：可機(jī)械操作，也可手工焊接。實(shí)例：玩具的語音芯片與實(shí)例：玩具的語音芯片與PCB板的連接，可直接裸片焊接。板的連接，可直接裸片焊接。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院402.4 封裝封裝 載帶自動(dòng)焊載帶自動(dòng)焊方法：芯片先安裝在柔性電路板上，再將柔性電路板裝配到方法：芯片先安裝在柔性電路板上，再將柔性電路板裝配到PCB.特點(diǎn)：適于大規(guī)模裝配；電氣特性的完整性如完整的地平面。特點(diǎn)：適于大規(guī)模裝配；電氣特性的完整性如完整的地平面。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年4月28日湖南大學(xué)電氣與信息工程學(xué)院41 倒裝焊倒裝焊2.4 封裝封裝特點(diǎn)：非常理想的電氣特性；特點(diǎn)：非常理想的電氣特性； 差的機(jī)械特性（安裝、熱膨脹）、散熱特性（與差的機(jī)械特性（安裝、熱膨脹）、散熱特性（與PCB板板接觸僅有錫球）。接觸僅有錫球）。高速數(shù)字設(shè)計(jì)高速數(shù)字設(shè)計(jì) High-Speed Digital Design 2022年