第2章邏輯門電路(新)

1、數(shù)字電子技術基礎數(shù)字電子技術基礎第第2章章 邏輯門電路邏輯門電路(書上的第書上的第3章）章） 基本邏輯門電路基本邏輯門電路一、邏輯門電路的分類一、邏輯門電路的分類 1.按基本結構分類按基本結構分類雙極型邏輯門雙極型邏輯門 單極型邏輯門單極型邏輯門 雙極型雙極型BJT： 按其結構再細分為 PNP 型和 NPN 型； 構成的集成邏輯門電路有 TTL 邏輯門、ECL 邏輯門、HTL 邏輯門。 其中：TTL集成邏輯門應用的最廣泛，由于它的輸入輸出都采用三極管構成，也稱晶體管晶體管晶體管晶體管 邏輯門電路，簡稱TTL邏輯門。 單極型：單極型：也稱場效應管場效應管 可分為結型的結型的(JFET)和絕緣柵的

2、絕緣柵的(IGFET)，即MOS管。 MOS又分PMOS、 NMOS、CMOS。在LSI 和VLSI 中，MOS 型以其集成度高和工藝簡單，獲得了青睞。2. 按集成度分類按集成度分類小規(guī)模集成電路小規(guī)模集成電路SSI 中規(guī)模集成電路中規(guī)模集成電路MSI 大規(guī)模集成電路大規(guī)模集成電路LSI 超大規(guī)模集成電路超大規(guī)模集成電路VLSI 小規(guī)模集成電路小規(guī)模集成電路 SSI ： 集成度10門/片、 100元器件/片， 如邏輯門或 觸發(fā)器等。 中規(guī)模集成電路中規(guī)模集成電路 MSI ：集成度：10 99門/片、 100 999元器件/片如譯碼器、計數(shù)器、寄存器等邏輯功能部件。 大規(guī)模集成電路大規(guī)模集成電路

3、 LSI ：集成度：100 1000門/片、1000 10000元器件/片。 如CPU、存儲器、簡單的數(shù)字邏輯系統(tǒng)等。 超大規(guī)模集成電路超大規(guī)模集成電路 VLSI集成度： 1000門/片、 10000元器件/片。如單片機、數(shù)字邏輯系統(tǒng)等。3. 常用門電路型號常用門電路型號 SN54/74系列系列54系列系列軍用型：尺寸小、功耗小、可靠性高、工作溫度范圍大（-55+125 ）。2. 74系列系列民用型，低成本改進型，在一般場合下使用，工作溫度（0+70 ）常用集成電路規(guī)格一覽表類型名稱時延ns功耗mv速度功耗乘積ps普通型高速型低功耗型超高速型低功耗超高速型7474H74L74S74LS1063

4、339.510221192100132335719獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。邏輯0和1： 電子電路中用高、低電平來表示。2.1 半導體器件的開關特半導體器件的開關特性性1 1、二極管的開關特性二極管的開關特性邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路: 與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。二極管符號：正極負極uD + ui RL +uo D開關電路 IF 0.5 0.7iD(mA) uD(V)伏安特性UBR0 + ui=0V RL +uo Dui=0V時的等效電路 + + u

5、i=5V RL +uo D 0.7Vui=5V 時的等效電路uououi0V時，二極管截止，如同開關斷開，uo0V。ui5V時，二極管導通，如同0.7V的電壓源，uo4.3V。二極管的反向恢復時間限制了二極管的開關速度。二極管的反向恢復時間限制了二極管的開關速度。Ui0.5V時，二極管導通2 2、三、三極管的開關特性極管的開關特性 NPN 型三極管截止、放大、飽和3 種工作狀態(tài)的特點工作狀態(tài)截 止放 大飽 和條 件iB00iBIBSiBIBS偏置情況發(fā)射結反偏集電結反偏uBE0，uBC0，uBC0，uBC0集電極電流iC0iCiBiCICSce間電壓uCEVCCuCEVCCiCRcuCEUCE

6、S0.3V工作特點ce間等效電阻很大，相當開關斷開可變很小，相當開關閉合Q2ui iB e Rb biC (mA) 直流負載線 VCC Rc 0+VCCiC uo工作原理電路輸出特性曲線80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)輸入特性曲線iB(A)Q1Q Rc cRbRc+VCCbce截止狀態(tài)飽和狀態(tài)iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)10kui iB eRb b+VCC=+5ViC uo Rc1k c=40ui=0.3V時，因為時，因為uBE0.5V，

7、iB=0，三極管工作在截止狀，三極管工作在截止狀態(tài)，態(tài)，ic=0。因為。因為ic=0，所以輸，所以輸出電壓：出電壓：ui=1V時，三極管導通，基極電流：時，三極管導通，基極電流：因為因為0iBIBS，三極管工作，三極管工作在飽和狀態(tài)。輸出電壓：在飽和狀態(tài)。輸出電壓：uoUCES0.3V2.3 基本邏輯門電路基本邏輯門電路1 1、二極管與門二極管與門+VCC(+5V) R 3k Y D1A D2B5V0VABY &uA uBuYD1 D20V 0V0V 5V5V 0V5V 5V0.7V0.7V0.7V5V導 通 導 通導 通 截 止截 止 導 通截 止 截 止A BY0 00 11 01

8、 10001Y=ABA D1B D2 5V 0V YR3k2 2、二極管或門二極管或門ABY 1uA uBuYD1 D20V 0V0V 5V5V 0V5V 5V0V4.3V4.3V4.3V截 止 截 止截 止 導 通導 通 截 止導 通 導 通A BY0 00 11 01 10111Y=A+BA =40+5V Y電路圖1邏輯符號AY1k4.3k3 3、三極管非門三極管非門uA0V時，三極管截止，時，三極管截止，iB0，iC0， 輸出電壓輸出電壓uYVCC5VuA5V時，三極管導通?；鶚O電流為：時，三極管導通。基極電流為：iBIBS，三極管工作，三極管工作在飽和狀態(tài)。輸出電在飽和狀態(tài)。輸出電壓壓

9、uYUCES0.3V。mA1mA3 . 47 . 05Bi三極管臨界飽和三極管臨界飽和時的基極電流為：時的基極電流為：mA16. 01303 . 05BSIAY0110AY AA1電路圖邏輯符號YYGSDB+VDD+10V RD20k當當uA0V時，由于時，由于uGSuA0V，小于開啟電壓，小于開啟電壓UT，所以所以MOS管截止。輸出電壓為管截止。輸出電壓為uYVDD10V。當當uA10V時，由于時，由于uGSuA10V，大于開啟電壓，大于開啟電壓UT，所以所以MOS管導通，且工作在可變電阻區(qū)，導通電阻很小，管導通，且工作在可變電阻區(qū)，導通電阻很小，只有幾百歐姆。輸出電壓為只有幾百歐姆。輸出電

10、壓為uY0V。AY T4 +VCC(+5V) b1 A BR13kT3T2T1Y R4100+VCC(+5V)T5 A BTTL與非門電路T1的等效電路D3c1R13kR2750R3360R53kD1D22.4 TTL邏輯門電路邏輯門電路1 1、TTL與非門與非門輸入信號不全為輸入信號不全為1：如：如uA=0.3V， uB=3.6V R4 100 T4 A B R1 3k T3 T2 T1 Y +VCC(+5V) T5 R2 750 R3 360 R5 3k 0.7V 0.7V + + - - 3.6V0.3V1V則則uB1=0.3+0.7=1V，T2、T5截止，截止，T3、T4導通導通忽略忽

11、略iB3，輸出端的電位為：，輸出端的電位為：輸出輸出Y為高電平。為高電平。uY50.70.73.6VT4ABR13kT3T2T1YR4100+VCC(+5V)T5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V輸入信號全為輸入信號全為1：如：如uA=uB=3.6V2.1V則則uB1=2.1V，T2、T5導通，導通，T3、T4截止截止輸出端的電位為：輸出端的電位為： uY=UCES0.3V輸出輸出Y為低電平。為低電平。BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BY0

12、00 11 01 11110功能表功能表真值表真值表邏輯表達式邏輯表達式74LS00 的引腳排列圖VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 874LS20 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引腳排列圖 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。2 2、TTL非門、或非門、與或非門非門、或非門、與或非門 14 13 12 1

13、1 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND6 反相器 74LS04 的引腳排列圖T4AR13kT3T2T1YR4100+VCCT5R2750R3360R53kTTL 反相器電路A=0時，時，T2、T5截止，截止，T3、T4導通，導通，Y=1。A=1時，時，T2、T5導通，導通，T3、T4截止，截止，Y=0。AY TTL非門 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02

14、 的引腳排列圖T4ABR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 或非門電路A、B中只要有一個為中只要有一個為1，即高電平，如，即高電平，如A1，則，則iB1就會經(jīng)過就會經(jīng)過T1集集電結流入電結流入T2基極，使基極，使T2、T5飽和導通，輸出為低電平，即飽和導通，輸出為低電平，即Y0。AB0時，時，iB1、iB1均分別流入均分別流入T1、T1發(fā)射極，使發(fā)射極，使T2、T2、T5均截止，均截止，T3、T4導通，輸出為高電平，即導通，輸出為高電平，即Y1。BAYTTL或非門 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D

15、2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引腳排列圖T4ABCDR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 與或非門電路A和和B都為高電平（都為高電平（T2導通）、或導通）、或C和和D都為高電平（都為高電平（T2導通）時，導通）時，T5飽和導通、飽和導通、T4截止，輸出截止，輸出Y=0。A和和B不全為高電平、并且不全為高電平、并且C和和D也不全為高電平（也不全為高電平（T2和和T2同時同時截止）時，截止）時，T5截止、截止、T4飽和導通，輸出飽和導通，輸出Y=1。DCBAYTTL與或非門3、 集電極開路與非門集電極開路與非門(OC門門)

16、在實際使用中，若將兩個以上與非門輸出端在實際使用中，若將兩個以上與非門輸出端直接相連（如把多個與非門輸出接到同一根總線直接相連（如把多個與非門輸出接到同一根總線上），實現(xiàn)上），實現(xiàn)“與與”的邏輯關系，通常稱為的邏輯關系，通常稱為“線線與與”。 FR5VccT3T5T4R5VccT3T5T4G1G2 當當G1的輸入端有低電平時，其的輸入端有低電平時，其T3、T4處于處于飽和導通；而此時飽和導通；而此時G2的輸入端全為高電平時，的輸入端全為高電平時，其其T5處于飽和導通。處于飽和導通。 這樣從這樣從Vcc經(jīng)經(jīng)G1門的門的T4到輸出，再經(jīng)到輸出，再經(jīng)G2門門的的T5到地線，形成低阻通路，則電流到地線

17、，形成低阻通路，則電流Ic很大，很大，致使門電路因功耗過大而燒壞。致使門電路因功耗過大而燒壞。Ic 普通的普通的TTL與非門，由于其輸出電阻很低，與非門，由于其輸出電阻很低，不允許這樣不允許這樣“線與線與”。如左圖中所示，將門。如左圖中所示，將門G1與與門門G2的輸出端直接連接。的輸出端直接連接。線與線與解決的辦法解決的辦法：集電極開路，如下圖所示，稱為集電極開 路與非門，簡稱簡稱OC門門。在實際連接時，要外接電阻在實際連接時，要外接電阻R。OC 與非門的電路結構AB+VCCYR YABCD&OC 門線與圖+VCCR Y1 Y2 T1 T2 T3 uB1A、B不全為不全為1時，時，uB

18、1=1V，T2、T3截止，截止，Y=1。接入外接電阻接入外接電阻R后：后：A、B全為全為1時，時，uB1=2.1V，T2、T3飽和導通，飽和導通，Y=0。BAY外接電阻R的取值范圍為：ILOLOLCCmIIUVmaxIHOHOHCCmInIUVminR根據(jù)根據(jù)“線與線與”的門的個數(shù)和負載門的情況，正確計算出的的門的個數(shù)和負載門的情況，正確計算出的R的值的值保證輸出正確的高電平和低電平，同時流經(jīng)保證輸出正確的高電平和低電平，同時流經(jīng)T3管的電流不會過大。管的電流不會過大。OC 與非門的電路結構AB+VCCYR YABCD&OC 門線與圖+VCCR Y1 Y2 T1 T2 T3 uB14、

19、 三態(tài)門三態(tài)門(TSL門門)FR5R1VccR2T1T2T3T5BAR4T4RbRcT6設計一個設計一個控制端控制端E(或稱使能端或稱使能端)當當E = 0 時，時，T1截止截止T2、T5 截止截止由于二極管由于二極管D鉗位，鉗位，Vc2 = VE+VDED= 0.3+0.7 = 1V T3、T4 截止截止,故故:T4、T5同時截止同時截止，從門的輸出，從門的輸出端向門里看去，等效電阻很大，即端向門里看去，等效電阻很大，即呈高阻狀態(tài)。呈高阻狀態(tài)。三態(tài)門的邏輯符號如下三態(tài)門的邏輯符號如下：&ABFE所以：三態(tài)門具有三種輸出狀態(tài)：所以：三態(tài)門具有三種輸出狀態(tài)：高電平、低電平和高阻狀態(tài)高電平

20、、低電平和高阻狀態(tài)，后者后者也稱禁止狀態(tài)。也稱禁止狀態(tài)。電路分析電路分析： 當當E = 1 時，時，F(xiàn) = ABABEF 三態(tài)門門的應用三態(tài)門門的應用：G1總線ABE1ENY1EN1AE1ENB1EN1 1ENE1 A1 1ENE2 A2 1ENEn An(a) 多路開關(b) 雙向傳輸(c) 單向總線G1G2G1G2G2Gna、作多路關：、作多路關：E=0時，門時，門G1使使能，能，G2禁止，禁止，Y=A；E=1時，時，門門G2使能，使能，G1禁止，禁止，Y=B。b、 信號雙向輸：信號雙向輸：E=0時信號向右傳時信號向右傳送，送，B=A；E=1時時信號向左傳送，信號向左傳送，A=B 。c、構

21、成數(shù)據(jù)總線：讓各門的控、構成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何制端輪流處于低電平，即任何時刻只讓一個時刻只讓一個TSL門處于工作門處于工作狀態(tài)，而其余狀態(tài)，而其余TSL門均處于高門均處于高阻狀態(tài)，這樣總線就會輪流接阻狀態(tài)，這樣總線就會輪流接受各受各TSL門的輸出門的輸出。5 5、TTL系列集成電路及主要參數(shù)系列集成電路及主要參數(shù)TTL系列集成電路74：標準系列，前面介紹的：標準系列，前面介紹的TTL門電路都屬于門電路都屬于74系列，其典型系列，其典型 電路與非門的平均傳輸時間電路與非門的平均傳輸時間tpd10ns，平均功耗，平均功耗P10mW。74H：高速系列，是在：高速系列，是在

22、74系列基礎上改進得到的，其典型電路系列基礎上改進得到的，其典型電路 與非門的平均傳輸時間與非門的平均傳輸時間tpd6ns，平均功耗，平均功耗P22mW。74S：肖特基系列，是在：肖特基系列，是在74H系列基礎上改進得到的，其典型電系列基礎上改進得到的，其典型電 路與非門的平均傳輸時間路與非門的平均傳輸時間tpd3ns，平均功耗，平均功耗P19mW。74LS：低功耗肖特基系列，是在：低功耗肖特基系列，是在74S基礎上改進得到的，其典基礎上改進得到的，其典 型電路與非門的平均傳輸時間型電路與非門的平均傳輸時間tpd9ns，平均功耗，平均功耗P2mW。 74LS系列產(chǎn)品具有最佳的綜合性能，是系列產(chǎn)

23、品具有最佳的綜合性能，是TTL集成電路的主流，集成電路的主流， 是應用最廣的系列。是應用最廣的系列。TTL與非門主要參數(shù)（1）輸出高電平）輸出高電平UOH：TTL與非門的一個或幾個輸入為低電平時與非門的一個或幾個輸入為低電平時 的輸出電平。產(chǎn)品規(guī)范值的輸出電平。產(chǎn)品規(guī)范值2.4 3.6V ，標準高電平標準高電平USH2.4V。（2）高電平輸出電流）高電平輸出電流IOH：輸出為高電平時，提供給外接負載的：輸出為高電平時，提供給外接負載的 最大輸出電流，超過此值會使輸出高電平下降。最大輸出電流，超過此值會使輸出高電平下降。IOH表示電路表示電路 的拉電流負載能力。的拉電流負載能力。（3）輸出低電平

24、）輸出低電平UOL：TTL與非門的輸入全為高電平時的輸出電與非門的輸入全為高電平時的輸出電 平。產(chǎn)品規(guī)范值平。產(chǎn)品規(guī)范值UOL0.4V，標準低電平標準低電平USL0.4V。（4）低電平輸出電流）低電平輸出電流IOL：輸出為低電平時，外接負載的最大輸出：輸出為低電平時，外接負載的最大輸出 電流，超過此值會使輸出低電平上升。電流，超過此值會使輸出低電平上升。IOL表示電路的灌電流表示電路的灌電流 負載能力。負載能力。（5）輸入高電平）輸入高電平UIH：是在額定負載下使與非門的輸出電平達到標：是在額定負載下使與非門的輸出電平達到標 準低電平準低電平USL的輸入電平。它表示使與非門開通的最小輸入電的輸

25、入電平。它表示使與非門開通的最小輸入電 平。平。一般一般TTL門電路的門電路的UIH 在在1.22V。標準標準UIH =2V（開門電平（開門電平 UON=1.4V,電壓傳輸特性電壓傳輸特性D點的點的Ui值）值）（6）輸入低電平）輸入低電平UIL：使與非門的輸出電平達到標準高電平：使與非門的輸出電平達到標準高電平USH的的 輸入電平。它表示使與非門關斷所需的最大輸入電平。輸入電平。它表示使與非門關斷所需的最大輸入電平。一般一般 TTL門電路的門電路的UIL在在0.41V 之間之間。標準標準UIL =0.8V（關門電平（關門電平 UOFF ）。）。（7）高電平輸入電流）高電平輸入電流IIH：輸入為

26、高電平時的輸入電流，也即當前：輸入為高電平時的輸入電流，也即當前 級輸出為高電平時，本級輸入電路造成的前級拉電流。級輸出為高電平時，本級輸入電路造成的前級拉電流。（8）低電平輸入電流）低電平輸入電流IIL：輸入為低電平時的輸出電流，也即當前：輸入為低電平時的輸出電流，也即當前 級輸出為低電平時，本級輸入電路造成的前級灌電流。級輸出為低電平時，本級輸入電路造成的前級灌電流。（9）最大工作頻率）最大工作頻率fmax：超過此頻率電路就不能正常工作。：超過此頻率電路就不能正常工作。 (10) 噪聲容限噪聲容限VNH和和VNL： 當與非門的輸入端全接高電平時，其輸出應為低電平，但當與非門的輸入端全接高電

27、平時，其輸出應為低電平，但是若輸入端竄入負向干擾電壓，就會使實際輸入電平低于是若輸入端竄入負向干擾電壓，就會使實際輸入電平低于UON，致使輸出電壓不能保證為低電平。在保證與非門輸出低電平的致使輸出電壓不能保證為低電平。在保證與非門輸出低電平的前提條件下，前提條件下， 允許疊加在輸入高電平上的最大負向干擾電壓叫允許疊加在輸入高電平上的最大負向干擾電壓叫高電平噪聲容限高電平噪聲容限(或叫高電平干擾容限或叫高電平干擾容限)，記作，記作VNH。其值一為：。其值一為： VNH=UOH-UON=2.4-2=0.4V式中，式中，UOH=2.4V是輸出高電平的標準值。是輸出高電平的標準值。 當與非門的輸入端接

28、有低電平時，其輸出應為高電平。當與非門的輸入端接有低電平時，其輸出應為高電平。 若若輸入端竄入正向干擾，以致使輸入低電平疊加上該干擾電壓后輸入端竄入正向干擾，以致使輸入低電平疊加上該干擾電壓后大于大于UOFF，則輸出就不能保證是高電平。，則輸出就不能保證是高電平。 在保證與非門輸出高在保證與非門輸出高電平。電平。 在保證與非門輸出高電平的前提下，允許疊加在輸入低在保證與非門輸出高電平的前提下，允許疊加在輸入低電平上的最大正向干擾電壓叫電平上的最大正向干擾電壓叫低電平噪聲容限低電平噪聲容限(或叫低電平干擾或叫低電平干擾容限容限)，記作，記作VNL。 其值一般為：其值一般為： VNL=UOFF-U

29、OL=0.8-0.4=0.4V式中，式中，UOL=0.4V是輸出低電平的標準值。是輸出低電平的標準值。 (11) 平均傳輸延遲時間平均傳輸延遲時間tpd： 平均傳輸延遲時間是衡量門電路運算速度的重要指標。當平均傳輸延遲時間是衡量門電路運算速度的重要指標。當輸入端接入輸入信號后，需要經(jīng)過一定的時間，才能在輸出端輸入端接入輸入信號后，需要經(jīng)過一定的時間，才能在輸出端產(chǎn)生對應的輸出信號。產(chǎn)生對應的輸出信號。 從輸入端接入高電平開始，到輸出端輸出低電平為止，所從輸入端接入高電平開始，到輸出端輸出低電平為止，所經(jīng)歷的時間叫導通延遲時間，記作經(jīng)歷的時間叫導通延遲時間，記作tpLH。測試時，把輸入波。測試時

30、，把輸入波形的上升邊沿的中點，到對應輸出波形下降邊沿的中點之間形的上升邊沿的中點，到對應輸出波形下降邊沿的中點之間的時間間隔作為的時間間隔作為tpLH的值。的值。TTL與非門的延遲時間 從輸入端接入低電平開始，到輸出端輸出高電平從輸入端接入低電平開始，到輸出端輸出高電平為止，所經(jīng)歷的時間叫截止延遲時間，記作為止，所經(jīng)歷的時間叫截止延遲時間，記作tpHL。測。測試時，試時， 把輸入波形的下降邊沿的中點到對應輸出波形把輸入波形的下降邊沿的中點到對應輸出波形的上升邊沿的中點之間的時間間隔作為的上升邊沿的中點之間的時間間隔作為tpHL的值。如的值。如圖所示。圖所示。 平均傳輸延遲時間平均傳輸延遲時間t

31、pd是是tpHL和和tpLH的平均值，即的平均值，即 TTL門的門的tpd在在340 ns之間。之間。 )(21pLHpHLpdttt (12) 空載功耗。輸出端不接負載時，門電路消耗的功空載功耗。輸出端不接負載時，門電路消耗的功率叫空載功耗。率叫空載功耗。 動態(tài)功耗是門電路的輸出狀態(tài)由動態(tài)功耗是門電路的輸出狀態(tài)由UOH變?yōu)樽優(yōu)閁OL(或相反或相反)時，時， 門電路消耗的功率。門電路消耗的功率。 靜態(tài)功耗是門電路的輸出狀態(tài)不變時，門電路消耗的靜態(tài)功耗是門電路的輸出狀態(tài)不變時，門電路消耗的功率。靜態(tài)功耗又分為截止功耗和導通功耗。功率。靜態(tài)功耗又分為截止功耗和導通功耗。 截止功耗截止功耗POFF是

32、門輸出高電平時消耗的功率；導通功是門輸出高電平時消耗的功率；導通功耗耗PON是門輸出低電平時消耗的功率。導通功耗大于截止是門輸出低電平時消耗的功率。導通功耗大于截止功耗。功耗。 作為門電路的功耗指標通常是指空載導通功耗。作為門電路的功耗指標通常是指空載導通功耗。TTL門的功耗范圍為門的功耗范圍為122 mW。 (13) 功耗延遲積功耗延遲積DP。門的平均延遲時間。門的平均延遲時間tpd和空載導通和空載導通功耗功耗PON的乘積叫功耗延遲積或功耗速度積，也叫品質(zhì)的乘積叫功耗延遲積或功耗速度積，也叫品質(zhì)因數(shù)，因數(shù)， 簡稱簡稱DP積。積。DP =PONtpd 若若PON的單位是的單位是mW，tpd的單

33、位是的單位是ns，則的單，則的單DP位位是是pJ(微微焦耳微微焦耳)。 DP是全面衡量一個門電路品質(zhì)的重是全面衡量一個門電路品質(zhì)的重要指標。要指標。 DP越小，越小， 其品質(zhì)越高。其品質(zhì)越高。 (14) 扇入系數(shù)扇入系數(shù)NI： 扇入系數(shù)是門電路的輸入端數(shù)。一般扇入系數(shù)是門電路的輸入端數(shù)。一般NI5，最多不，最多不超過超過8。當需要的輸入端數(shù)超過。當需要的輸入端數(shù)超過NI時，可以用與擴展器時，可以用與擴展器來實現(xiàn)。來實現(xiàn)。 (15) 扇出系數(shù)扇出系數(shù)NO： 扇出系數(shù)扇出系數(shù)NO是在保證門電路輸出正確的邏輯電平和是在保證門電路輸出正確的邏輯電平和不出現(xiàn)過功耗的前提下，其輸出端允許連接的同類門的不出

34、現(xiàn)過功耗的前提下，其輸出端允許連接的同類門的輸入端數(shù)。輸入端數(shù)。 NO由由IOLmax/IIL（式（式2.4.14）和IOHmax/IIH（式（式2.4.15）中的較小者決定。一般中的較小者決定。一般NO8，NO越大，表明門的負載越大，表明門的負載能力越強。能力越強。 (16) 最小負載電阻最小負載電阻RLmin。 RLmin是為保證門電路輸出正確的邏輯電平，在其輸出端是為保證門電路輸出正確的邏輯電平，在其輸出端允許接入的最小電阻允許接入的最小電阻(或最小等效電阻或最小等效電阻)。 V4R4UCCR2V3R5RLUOIO 在門的輸出端接上負載電阻在門的輸出端接上負載電阻RL后，只要后，只要RL

35、的阻值不趨近于的阻值不趨近于零，對于輸出低電平幾乎無影響。但零，對于輸出低電平幾乎無影響。但RL阻值太小，阻值太小， 會使門電路會使門電路無法輸出正確的高電平。因為與非門處于關門狀態(tài)時，應當輸無法輸出正確的高電平。因為與非門處于關門狀態(tài)時，應當輸出高電平，此時流經(jīng)出高電平，此時流經(jīng)RL的電流的電流IRL的實際方向是由門的輸出端經(jīng)的實際方向是由門的輸出端經(jīng)RL流向參考地，屬于門電路的拉電流的最大允許值為流向參考地，屬于門電路的拉電流的最大允許值為IOHmax。與。與非門的輸出電平非門的輸出電平UO=IRLRL。若。若RL阻值太小，就會使得阻值太小，就會使得IRL達到達到允許的最大值允許的最大值I

36、OHmax時，輸出電平仍低于時，輸出電平仍低于UOHmin，從而造成邏輯，從而造成邏輯錯誤。為了輸出正確的邏輯高電平，錯誤。為了輸出正確的邏輯高電平，RL的阻值必須使如下的不的阻值必須使如下的不等式成立：等式成立： maxminminminmaxOHOHLOHLOHIURURI即：即： 對于對于TTL標準系列，按上式求得的標準系列，按上式求得的RLmin的阻值范圍為的阻值范圍為150200，為留有余地，一般取，為留有余地，一般取RLmin=200。對于。對于TTL改進系列改進系列(如高速系列及低功耗系列等如高速系列及低功耗系列等)，按上式求得的，按上式求得的RLmin相差很大，很難確定一個參考

37、值。在實際工作中，應相差很大，很難確定一個參考值。在實際工作中，應根據(jù)給定的參數(shù)按上式進行計算。根據(jù)給定的參數(shù)按上式進行計算。 6. TTL與非門改進電路與非門改進電路 為了提高邏輯門的工作速度、降低功耗、提高抗干擾能力及為了提高邏輯門的工作速度、降低功耗、提高抗干擾能力及提高集成度等，對提高集成度等，對TTL電路不斷進行改進。電路不斷進行改進。 有源泄放電路有源泄放電路FR5R1VccR2AT1T2T3T5BCR4T4RbRcT6電路分析：電路分析：用用T6 和和Rb、Rc組成的有組成的有源泄放電路替代原來的源泄放電路替代原來的R3，加快了，加快了T5在截止狀態(tài)與飽和導通狀態(tài)之間在截止狀態(tài)與

38、飽和導通狀態(tài)之間的開關時間，提高工作速度的開關時間，提高工作速度 有源泄放電路有源泄放電路 T2 ：截止：截止 飽和導通飽和導通起分流作用，可減輕起分流作用，可減輕T5的飽和深度。的飽和深度。速飽和；而后速飽和；而后T6才導通，泄放電路才導通，泄放電路乎全部乎全部 IE2 電流都流入電流都流入T5，使，使T5迅迅開始，開始，T5 比比T6 優(yōu)先導通，幾優(yōu)先導通，幾 T2 ：飽和導通：飽和導通 截止截止很快地通過有源泄放電路消散。很快地通過有源泄放電路消散。仍處在導通狀態(tài)，仍處在導通狀態(tài)，T5 的存儲電荷能的存儲電荷能在在T2 截止后的一段時間截止后的一段時間T5、T6 ?？癸柡碗娐放c抗飽和抗飽

39、和電路與抗飽和TTL與非門與非門 存儲時間是影響三極管開關速存儲時間是影響三極管開關速度的主要原因，而存儲時間又是度的主要原因，而存儲時間又是由管子的飽和深度決定的，飽和由管子的飽和深度決定的，飽和越深，存儲電荷越多，電荷消散越深，存儲電荷越多，電荷消散時間越長。故限制飽和深度可以時間越長。故限制飽和深度可以提高工作速度提高工作速度 下面是采用肖特基勢壘二極管下面是采用肖特基勢壘二極管(SBD)(開啟電壓開啟電壓0.4V)構成的抗飽構成的抗飽和三極管：和三極管：bec當當Vb為高電位時，由于為高電位時，由于SBD的鉗位作用，的鉗位作用，使使Vbc=0.4V(0.7V)，則，則Ib的過量驅動電流

40、的過量驅動電流經(jīng)過并聯(lián)二極管流掉，而不再向集電區(qū)注經(jīng)過并聯(lián)二極管流掉，而不再向集電區(qū)注入過量的存儲電荷。有效限制了飽和深度入過量的存儲電荷。有效限制了飽和深度becSBDFR5R1VccR2AT1T2T3T5BCR4T4RbRcT6由此獲得抗飽和由此獲得抗飽和TTL與非門，如下與非門，如下存在問題：存在問題：T1管導通壓降增加，閥值電壓降低，管導通壓降增加，閥值電壓降低，輸入低電平的噪聲容限要比普通輸入低電平的噪聲容限要比普通TTL與非門低，與非門低，故抗干擾能力差。故抗干擾能力差。T5管的導通壓降高，使輸出低電壓值高。管的導通壓降高，使輸出低電壓值高。2.5 其他雙極型邏輯門電路其他雙極型邏

41、輯門電路比比TTL門電路具有更高的抗干擾、高集成度、高速度等特點。門電路具有更高的抗干擾、高集成度、高速度等特點。1. 射極耦合邏輯門射極耦合邏輯門(ECL) 為提高速度而設計的一種非飽和型高速電路。為提高速度而設計的一種非飽和型高速電路。VR (1V)參考電壓參考電壓VEEc(6V)Rc1 100T1T3L1T2EE (-12V)ABL2Rc3 100RE 1.2KIE = (VE-EE) / RE=10mA， 當當A = B = “0” (0.5V) ，因為，因為VR=1VT3 優(yōu)先導通優(yōu)先導通VE = VR-Vbe3 = 0.3VT1、T2 仍截止仍截止L1 = Ec = “1” (6V

42、) L2=“0” (=Ec- IE Rc3 = 5V ) 當當A 或或 B = 1 (1.5V)T1或或T2優(yōu)先優(yōu)先導通導通VE = 0.8V， L1=“0”,L2=“1” 當當A = B = “1” (1.5V)T1、T2優(yōu)先優(yōu)先導通導通VE = VA-Vbe3 = 1.5V - 0.7VT3截止截止L2 = Ec = “1” (6V)= 0.8V，L1=“0”(=0.3+0.8=1.1V)L1 = A + BL2 = A + B1ABL2L1邏輯符號2. 高閥值邏輯門高閥值邏輯門(HTL) 為提高電路的抗干擾能力設計有較高閥值電壓的門為提高電路的抗干擾能力設計有較高閥值電壓的門 所謂所謂“

43、閥值電壓閥值電壓”是指在保證與非門正常工作時，輸入端所允許的最大干是指在保證與非門正常工作時，輸入端所允許的最大干擾擾電壓。這種門是專門為工業(yè)控制設備而設計的一種邏輯電路，又稱高抗電路。電壓。這種門是專門為工業(yè)控制設備而設計的一種邏輯電路，又稱高抗電路。D1Ec (15V)R1 3KT1ABFD2R2 12KR4 15KT2R3 3K穩(wěn)壓管DZ基本HTL與非門 穩(wěn)壓管穩(wěn)壓管DZ采用齊納二極管，采用齊納二極管，Vz為為7V，噪聲容限為，噪聲容限為5.5V，起電，起電平轉移作用。平轉移作用。 當輸入信號為低電平當輸入信號為低電平(0.3V)，P點電位點電位Vp=0.3+0.7=1VP此電位使此電位

44、使T1、T2截止，截止，F(xiàn) = “1”。 此時，輸入端受到外來干擾信號，此時，輸入端受到外來干擾信號，Vp在原來基礎上向上偏移，但只在原來基礎上向上偏移，但只要干擾電壓要干擾電壓6.4V，則，則VpUCC時，上述方法不再適用時，上述方法不再適用。否則，當否則，當V5截截止止(TTL輸出輸出UOH)時，所承受反壓時，所承受反壓(約為約為UDD)超過其耐壓超過其耐壓極限而損壞。極限而損壞。 解決的方法之一是在解決的方法之一是在TTL門和門和CMOS門之間插入一門之間插入一級級OC門門(如如T1006) ，圖，圖2.9 - 1(b)所示所示(OC門的輸出管均門的輸出管均采用高反壓管，采用高反壓管，

45、其耐壓可高達其耐壓可高達30 V以上以上)。 另一種方案是采用一個專用的另一種方案是采用一個專用的CMOS電平移動器電平移動器(例例如如40109)，它由兩種直流電源，它由兩種直流電源UCC和和UDD供電，電平移動供電，電平移動器接收器接收TTL電平電平(對應于對應于UCC)，而輸出，而輸出CMOS電平電平(對應對應于于UDD)，應用電路如圖，應用電路如圖2.9 - 1(c)所示。所示。 (a)(b)TTL11CMOSR110 k UCC(5V) UDD(8 18 V)&UI1UI2UO(c)UCCUDD&1CMOSTTL電平移動器R13.3 k UCC(5 V) UDD(8

46、18 V)CC40109TTL1CMOSR110 k UCC(5 V)UO&UI UDD UCC圖 2.9 1 TTLCMOS的接口 用用TTL電路驅動電路驅動HCT系列和系列和ACT系列系列的的CMOS門電路門電路時，因兩類電路性能兼容，故可以直接相接，不需外加元件時，因兩類電路性能兼容，故可以直接相接，不需外加元件和器件。和器件。 2) 用用CMOS電路驅動電路驅動TTL電路電路 當當CMOS電路驅動電路驅動TTL電路時，由于電路時，由于CMOS驅動電流較驅動電流較小，所以對小，所以對TTL電路的驅動能力很有限。例如，電路的驅動能力很有限。例如，CD4069(六反六反相器相器)只能

47、直接驅動兩個只能直接驅動兩個74LS系列門負載。另外，系列門負載。另外， CMOS門的門的UOHUDD，UOL0 V，滿足，滿足TTL門對門對UIH和和UIL的邏輯要求。但的邏輯要求。但是當是當UDD太高時，有可能使太高時，有可能使TTL損壞。損壞。 因此接口電路既要把因此接口電路既要把輸出高電平降低到輸出高電平降低到TTL門所允許的范圍內(nèi)，又要對門所允許的范圍內(nèi)，又要對TTL門有門有足夠大的驅動電流。具體實現(xiàn)方法如下：足夠大的驅動電流。具體實現(xiàn)方法如下： 方法一：方法一：采用專用的采用專用的CMOSTTL電平轉換器，如電平轉換器，如CC4049(六反相器六反相器)或或CC4050(六緩沖器六

48、緩沖器)。由于它們的輸入保。由于它們的輸入保護電路特殊，因而允許輸入電壓高于電源電壓護電路特殊，因而允許輸入電壓高于電源電壓UDD。例如，。例如，當當UDD=5V時，其輸入端所允許輸入的最高電壓為時，其輸入端所允許輸入的最高電壓為15 V， 而而其輸出電平在其輸出電平在TTL的的UIH和和UIL的允許范圍內(nèi)。應用電路如圖的允許范圍內(nèi)。應用電路如圖2.9 - 2(a)所示。所示。 方法二：方法二：采用采用CMOS漏極開路門漏極開路門(OD門門)，如，如CC40107。 當當UDD=5 V時，其時，其IOL16mA， 應用電路如圖應用電路如圖2.9 - 2(b)所示。所示。 方法三：方法三： 用分

49、立三極管開關。應用電路如圖用分立三極管開關。應用電路如圖2.9-2(c)所示。所示。 方法四：方法四： 將同一封裝內(nèi)的門電路并聯(lián)應用，以加大驅動將同一封裝內(nèi)的門電路并聯(lián)應用，以加大驅動能力。能力。 (c)(a)(b)UDD&TTL1/6CC4050&CMOS UDD(5 18 V) UCC(5 V)TTL&1CMOSRx UCC( 5 V)&CMOS UDD(5 18 V)CMOSR2 UCC(5 V)& UDD(5 18 V)10 k10 kR33.3 kR1圖 2.9 2 CMOSTTL的接口 3) 用門電路驅動大電流負載的接口電路用門電路驅動大電流

50、負載的接口電路 大電流負載通常對輸入電平的要求很寬松，但要求有大電流負載通常對輸入電平的要求很寬松，但要求有足夠大的驅動電流。最常見的大電流負載有繼電器、脈沖足夠大的驅動電流。最常見的大電流負載有繼電器、脈沖變壓器、顯示器、指示燈、可關斷可控硅等。普通門電路變壓器、顯示器、指示燈、可關斷可控硅等。普通門電路很難驅動這類負載，常用的方法有如下幾種：很難驅動這類負載，常用的方法有如下幾種： 方法一：方法一：在普通門電路和大電流負載間，接入和普通門在普通門電路和大電流負載間，接入和普通門電路類型相同的功率門電路類型相同的功率門(也叫驅動門也叫驅動門)。有些功率門的驅動電。有些功率門的驅動電流可達幾百

51、毫安。流可達幾百毫安。 方法二：方法二：利用利用OC門或門或OD門門(CMOS漏極開路門漏極開路門)做接口。做接口。 把把OC門或門或OD門的輸入端與普通門的輸出端相連，把大電門的輸入端與普通門的輸出端相連，把大電流負載接在上拉電阻的位置上。流負載接在上拉電阻的位置上。 方法三：方法三：用分立的三極管或用分立的三極管或MOS管做接口電路來管做接口電路來實現(xiàn)電流擴展，為充分發(fā)揮前級門的潛力，應將拉電實現(xiàn)電流擴展，為充分發(fā)揮前級門的潛力，應將拉電流負載變成灌電流負載，因為大多數(shù)邏輯門的灌電流流負載變成灌電流負載，因為大多數(shù)邏輯門的灌電流能力比拉電流能力強，例如能力比拉電流能力強，例如TTL門門74系列的系列的IOH=0.4 mA，IOL=16