組合邏輯ch04b

1、譯碼器的分類：譯碼器的分類： 譯碼譯碼：譯碼是編碼的逆過程，它能將二進(jìn)制碼翻譯成代表某譯碼是編碼的逆過程，它能將二進(jìn)制碼翻譯成代表某一特定含義的信號一特定含義的信號.(.(即電路的某種狀態(tài)即電路的某種狀態(tài)) )1 1 譯碼器的概念與分類譯碼器的概念與分類譯碼器譯碼器：具有譯碼功能的邏輯電路稱為譯碼器具有譯碼功能的邏輯電路稱為譯碼器。唯一地址譯碼器唯一地址譯碼器代碼變換器代碼變換器將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效信號。信號。 將一種代碼轉(zhuǎn)換成另一種代碼。將一種代碼轉(zhuǎn)換成另一種代碼。 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二十進(jìn)制譯碼器十進(jìn)制譯碼器顯示譯碼器顯示譯碼器

2、常見的唯一地址譯碼器：常見的唯一地址譯碼器： 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器3線線8線譯碼器線譯碼器2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y3 3位二進(jìn)制（位二進(jìn)制（3 3線線 8 8線）線）譯碼器的框圖譯碼器的框圖譯碼器的功能：將每個輸入的二進(jìn)制代碼譯成對應(yīng)的高、低電譯碼器的功能：將每個輸入的二進(jìn)制代碼譯成對應(yīng)的高、低電平信號輸出。平信號輸出。 當(dāng)使能輸入端當(dāng)使能輸入端EIEI為有效電平時，對應(yīng)每一組輸入代碼，只有為有效電平時，對應(yīng)每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為相反電平。其中一個輸出端為有效電平，其余輸出端則為相反電平。 4.4.2 譯碼

3、器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器1 10 00 00 00 01 10 00 00 00 01 10 00 00 00 01 1Y0Y1I3I2I1I0 1 11 10 01 11 10 00 00 0編碼器功能表編碼器功能表0 00 01 11 10 00 00 01 11 10 01 10 00 01 10 00 0Y3Y2Y1Y0A0A1 1 10 00 01 10 00 00 00 0譯碼器功能表譯碼器功能表2 2線線 - 4- 4線譯碼器的邏輯電路線譯碼器的邏輯電路( (分析）分析） 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y

4、 011111010110101101100111000011111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表010AAEY 011AAEY 012AAEY 013AAEY 000110111111111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表01114.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器（1） 二進(jìn)制譯碼器二進(jìn)制譯碼器 x0 x1 xn-1 y0 y1 1 ny EI 使使能能輸輸入入 二二進(jìn)進(jìn)制制譯譯碼碼器器 n 個輸個輸入端入端使能輸使能輸入端入端 EI2n個輸個輸出端出端設(shè)輸入端的個數(shù)為設(shè)輸入端的個數(shù)為n，輸出端的個數(shù)為，輸出端的個數(shù)為M則有則

5、有 M=2n2、 集成電路譯碼器集成電路譯碼器4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器(a.) 74HC139集成譯碼器集成譯碼器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 (1. )二進(jìn)制譯碼器二進(jìn)制譯碼器011111010110101101100111000011111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器邏輯符號說明邏輯符號說明邏輯符號框外部的邏輯符號框外部的符號，表示符號，表示外部輸入或輸出信號外部輸入或輸出信號名稱，字名稱，字母上面的母上面的“”號

6、說明該輸入號說明該輸入或輸出是低電平有效。符號框或輸出是低電平有效。符號框內(nèi)部的輸入、輸出變量表示其內(nèi)部的輸入、輸出變量表示其內(nèi)部的邏輯關(guān)系。內(nèi)部的邏輯關(guān)系。 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 E1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器(b) 74HC138(74LS138)集成譯碼器集成譯碼器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 1

7、1 12 13 14 15 16 引腳圖引腳圖示意框圖示意框圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器8 8個譯碼個譯碼輸出端輸出端74HC138集成譯碼器集成譯碼器邏輯圖邏輯圖3 3個控個控制端制端3 3個編個編碼碼輸輸入入端端 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & &

8、& & & & & & 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器74HC138集成譯碼器功能表集成譯碼器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸輸 出出輸輸 入入A1A04.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器2E1E0Y1Y2Y3Y4

9、Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸輸 出出輸輸 入入A1A00120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 1 1、已

10、知下圖所示電路的、已知下圖所示電路的輸入輸入信號的波形試畫出譯碼器輸信號的波形試畫出譯碼器輸出的波形。出的波形。譯碼器的應(yīng)用譯碼器的應(yīng)用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 3 3線線8 8線譯碼器的線譯碼器的 含三變量函數(shù)的全部最小項。含三變量函數(shù)的全部最小項。Y Y0 0Y Y7 7基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)?；谶@一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。3、用譯碼器實現(xiàn)邏輯函數(shù)。、用譯碼器實現(xiàn)邏輯函數(shù)。0120AAAY 0m

11、74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .當(dāng)當(dāng)E3 =1 ，E2 = E1 = 0時時4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 用一片用一片74HC138實現(xiàn)函數(shù)實現(xiàn)函數(shù)首先將函數(shù)式變換為最小項之和的形式首先將函數(shù)式變換為最小項之和的形式在譯碼器的輸出端加一

12、個與非門，即可實現(xiàn)給定的組合邏輯函數(shù)在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合邏輯函數(shù). +5V A B C L & 7620YYYY ABCCABCBACBAL 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器0267mmmm 123LACABCABCLBCABCLABABC 1345621373235LABCABCABCABCmmmmLABCABCABCmmmLABCABCABCmmm Y1Y0Y2Y3Y4Y6Y7Y5A2A1A0E3E2E1&L3L1L2+5VCBA2137L = YYY3235L= YYY16435L =YYYY4.4.2 譯碼器譯碼器/ /數(shù)據(jù)

13、分配器數(shù)據(jù)分配器 試用試用74HC138設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。 ZR Y GRYRGYG ()()()R Y GRY GGRG YYYG RR R Y GRYGRYGRYGRYGRYGRYG03567mmmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V R Y G 03567Zmmmmm Z&

14、; 03567mmmmm03567YYYYY數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開關(guān)，是一種能將數(shù)據(jù)分?jǐn)?shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開關(guān)，是一種能將數(shù)據(jù)分時送到多個不同的通道上去的邏輯電路。時送到多個不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器示意圖 數(shù)數(shù)據(jù)據(jù)輸輸入入 通通道道選選擇擇信信號號 Y0 Y1 Y7 用用74HC138組成數(shù)據(jù)分配器組成數(shù)據(jù)分配器4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器用譯碼器實現(xiàn)數(shù)據(jù)分配器用譯碼器實現(xiàn)數(shù)據(jù)分配器 0 01 10 01 11 10 00 00 01 1 數(shù)據(jù)輸入數(shù)據(jù)輸入 通道選擇信號通道選擇信號 Y0 Y1 Y7 74HC138

15、Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V D4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器顯示譯碼器顯示譯碼器 脈脈沖沖信信號號 計計數(shù)數(shù)器器 譯譯碼碼器器 驅(qū)驅(qū)動動器器 顯顯示示器器 KHz 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器1. 1. 七段顯示譯碼器七段顯示譯碼器（1 1）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。 a b c d e f g 共陽極顯示器共陽極顯示器 a b c d e f g 共陰極顯示器共陰極顯示器abcdfge顯示器分段布局圖顯示器分段布局圖

16、4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e 共陰極顯示器共陰極顯示器 a b c d e f g 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器共陽極共陽極共陰極共陰極YaA3A2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽共陽YbYcYdYeYfYg00000000001aebcfgdYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg00001111110 a b c d e f g 共陽極顯示器共陽極顯示器 a b c d e

17、f g 共陰極顯示器共陰極顯示器4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器顯示顯示譯碼器譯碼器A0A1A2A3YaYbYcYdYeYfYgA3A2A1A0Ya Yb Yc Yd Ye Yf Yg 字形字形 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 10 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 1 0 0 0 0 0

18、 0 00 0 0 0 1 0 0共陽共陽 低電平驅(qū)動低電平驅(qū)動4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器0123456789aebcfgdaebcfgdA3A2A1A0Ya Yb Yc Yd Ye Yf Yg 字形字形 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 10 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 1 0

19、 0 0 0 0 0 00 0 0 0 1 0 0A3A2A1A00001111000 01 11 10Ya01001000 00 共陽共陽 低電平驅(qū)動低電平驅(qū)動4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器0123456789a312020Y = A + A + A A + A Aa312020Y = A + A + A A + A A4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1 1、數(shù)據(jù)選擇器的定義與功能、數(shù)據(jù)選擇器的定義與功能 數(shù)據(jù)選擇的功能：在通道選數(shù)據(jù)選擇的功能：在通道選擇信號的作用下，將多個通擇信號的作用下，將多個通道的數(shù)據(jù)分時傳送到公共的道的數(shù)據(jù)分時傳送到公共的數(shù)據(jù)通道上去的。數(shù)據(jù)通道

20、上去的。 通通道道選選擇擇數(shù)數(shù)據(jù)據(jù)輸輸出出 I0 I1 12 nI 數(shù)據(jù)選擇器：能實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用數(shù)據(jù)選擇器：能實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個輸入的單刀多擲開關(guān)，又稱相當(dāng)于多個輸入的單刀多擲開關(guān)，又稱“多路開關(guān)多路開關(guān)” ” 。 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器2 位地址位地址碼輸入端碼輸入端使能信號輸使能信號輸入端，低電入端，低電平有效平有效1 1路數(shù)據(jù)輸路數(shù)據(jù)輸出端出端（1 1）邏輯電路）邏輯電路數(shù)數(shù)據(jù)據(jù)輸輸入入端端4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器0 0I I0 0I I1 1I

21、 I2 2I I3 30 11 01 1（2 2）工作原理及邏輯功能）工作原理及邏輯功能=1=10 0=0=001 1YS S0 0S S1 1E E地址地址使能使能輸出輸出輸輸 入入功能表功能表000I0001I1010I2011I3 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 301201101001ISSISSISSISSY 33221100mImImImIY 4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC151功能框功能框圖圖D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S02 2、集成電路數(shù)據(jù)選擇器、集成電路數(shù)據(jù)選擇器8 8選選1

22、 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器7 74HC151 14.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器2 2、集成電路數(shù)據(jù)選擇器、集成電路數(shù)據(jù)選擇器 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 & & & & & & & & & & 2個互補個互補輸出端輸出端8 路數(shù)據(jù)路數(shù)據(jù)輸入端輸入端1個使能個使能輸入端輸入端3 個地址個地址輸入端輸入端74HC151的邏輯圖的邏輯圖4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸輸 入入輸輸 出出使使 能能選選 擇擇YYES2S1S0HXXXLHLLLL

23、D0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74HC151的功能表的功能表0D1D2D3D4D5D6D7D21002101210221032104210521062107YS S S DS SS DS S S DS SS DS S S DS SS DS S S DS SS D iiimDY 70當(dāng)當(dāng)E=1時，時，Y=1 。 當(dāng)當(dāng)E=0時時4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器（1）數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器）數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器控制控制Di ，就可得到不同的邏輯函數(shù)。，就可得到不同的邏輯函數(shù)。5、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器74HC151的應(yīng)用的應(yīng)

24、用當(dāng)當(dāng)D0 =D3=D5 = D7=0D1 =D2=D4= D6=1 時：時：當(dāng)當(dāng)D0 =D3=D5 = D7=1D1 =D2=D4= D6=0 時：時：D7YYE74HC151D6D5D4D3D2D1D0S2S1S070iiiYD m 0011223344556677Y = D m + D m + D m + D m + D m + D m + D m + D m1246Ymmmm 0357Y = m + m + m + m當(dāng)當(dāng)E=0時：時： 比較比較Y與與L，當(dāng)當(dāng) D3=D5=D6=D7= 1 D0=D1=D2=D4=0時時，D7E74HC151D6D5D4D3D2D1D0S2S1S0LY

25、XYZ10Y=L例例1 試用試用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)產(chǎn)生邏輯函數(shù) XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 試用試用74HC151設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。 ZR Y GRYRGYG ()

26、()()R Y GRY GGRG YYYG RR R Y GRYGRYGRYGRYGRYGRYG03567mmmmm0033556677m Dm Dm Dm Dm D7766554433221100DmDmDmDmDmDmDmDmY 0033556677Z = m D + m D + m D + m D + m D7766554433221100DmDmDmDmDmDmDmDmY 比較比較Y與與Z，當(dāng)當(dāng)D0 =D3=D5=D6=D7= 1 D1=D2=D4=0時時，Y=ZD7E74HC151D6D5D4D3D2D1D0S2S1S0ZYRYG103)3)利用利用8 8選選1 1數(shù)據(jù)選擇器組成函數(shù)

27、產(chǎn)生器的一般步驟數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟將函數(shù)變換成最小項表達(dá)式將函數(shù)變換成最小項表達(dá)式將使器件處于使能狀態(tài)將使器件處于使能狀態(tài)地址地址信號信號S2、 S1 、 S0 作為函數(shù)的輸入變量作為函數(shù)的輸入變量處理數(shù)據(jù)輸入處理數(shù)據(jù)輸入D0D7信號電平。邏輯表達(dá)式中有信號電平。邏輯表達(dá)式中有mi ,則相則相應(yīng)應(yīng)Di =1，其他的數(shù)據(jù)輸入端均為，其他的數(shù)據(jù)輸入端均為0?？偨Y(jié)總結(jié): :4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1 S0 1 實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換 S0 S1 S2 0

28、00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1 L 0 0 0 1 1 0 1 4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 CP 0 L 0 0 1 0 0 1 1 1 0 t t 000 001 010 011 100 101 110 111 0 00 01 10 01 10 00 01 11 11 10 00 01 10 01 11 11 10 01 11 11 1=D1=1=D2=0=D3=0=D4=1=D5=1=D6=0=D7=1（2 2）用）用8 8選選1 1數(shù)據(jù)選擇器實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換數(shù)據(jù)

29、選擇器實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換并并 入入串串 出出5 5、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器74HC151的應(yīng)用的應(yīng)用0 00 00 0=D0=0 0 1 0 0 1 1 0 1 L Q2 Q1 Q0 計數(shù)器 C P 74LS151 D0D1D2D3D4D5D6D7 E N C B A Y 1. 1位數(shù)值比較器位數(shù)值比較器( (設(shè)計設(shè)計) ) 數(shù)值比較器：對兩個數(shù)值比較器：對兩個1位數(shù)字進(jìn)行比較（位數(shù)字進(jìn)行比較（A、B），以），以判斷其大小的邏輯電路。判斷其大小的邏輯電路。輸入：兩個一位二進(jìn)制數(shù)輸入：兩個一位二進(jìn)制數(shù) A、B。 輸出：輸出： FBA=1，表示，表示A大于大于BFBABFABA=FBA

30、B0A0 B0A0 = B0A1 = B1A1 = B1A1 = B1010A1 B1FA=BFABA0 B0A1 B1輸輸 出出輸輸 入入FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B0) A1 B1 A0 B0 1位位數(shù)數(shù)值值比比較較器器 1位位數(shù)數(shù)值值比比較較器器 A1B1 A1=B1 A1B1 A0B0 A0=B0 A0B0 A1 B1 A0

31、 B0 1位位數(shù)數(shù)值值比比較較器器 1位位數(shù)數(shù)值值比比較較器器 A1B1 A1=B1 A1B1 A0B0 A0=B0 A0B0 G1 G2 & & G3 & 1 1 FAB FA=B FAB 4.4.4 數(shù)值比較器數(shù)值比較器4.4.5 算術(shù)運算電路算術(shù)運算電路1 1 0 11 0 0 1+011010011 A B S C HA FA Ai Bi Ci-1 Ci Si 在兩個在兩個1 1位二進(jìn)制數(shù)相加時，不考慮低位來的進(jìn)位的相加位二進(jìn)制數(shù)相加時，不考慮低位來的進(jìn)位的相加 -半加半加 在兩個二進(jìn)制數(shù)相加時，考慮低位進(jìn)位的相加在兩個二進(jìn)制數(shù)相加時，考慮低位進(jìn)位的相加 -全加

32、全加 加法器分為半加器和全加器兩種。加法器分為半加器和全加器兩種。半加器半加器全加器全加器1 1、半加器和全加器、半加器和全加器兩個兩個4 4 位二進(jìn)制數(shù)相加位二進(jìn)制數(shù)相加: :（1 1） 1 1位半加器（位半加器（Half Adder） 不考慮低位進(jìn)位，將兩個不考慮低位進(jìn)位，將兩個1 1位二進(jìn)制數(shù)位二進(jìn)制數(shù)A、B相加的器件。相加的器件。 半加器的真值表半加器的真值表 邏輯表達(dá)式邏輯表達(dá)式1000C011110101000SBA 半加器的真值表半加器的真值表 A B =1 & C=AB BAS 圖圖4.5.14.5.1（b b） 圖圖4.5.1 (a) & & &

33、; & & A B S C BABAS =AB如用與非門實現(xiàn)最少要幾個門如用與非門實現(xiàn)最少要幾個門? ?ABBABA C = AB 邏輯圖邏輯圖4.4.5 算術(shù)運算電路算術(shù)運算電路（2） 全加器（全加器（Full Adder） 1110100110010100全加器真值表全加器真值表 全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。根據(jù)求和結(jié)果給出該位的進(jìn)位信號。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 111011

34、101001110010100000CiSiCi-1BiAi4.4.5 算術(shù)運算電路算術(shù)運算電路 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 邏輯表達(dá)式（用與或非門實現(xiàn)）邏輯表達(dá)式（用與或非門實現(xiàn)）采用包圍采用包圍0 0的方法進(jìn)行化簡得的方法進(jìn)行化簡得 ：11 iiiiiiiCACBBAC Ai Bi Ci-1 1 1 1 Si Ci 1 1 & & 邏輯圖邏輯圖1111 iiiiiiiiiiiiiCBACBACBACBAS共用了共用了1212個邏輯門個邏輯門! !4.4.5 算術(shù)運算電路算術(shù)運算電路

35、0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 Si Ai 00 Bi Ci Ci 0 1 01 11 10 Ai Bi Ci 0 1 00 01 10 11 如何用盡少的門電路組成全加器如何用盡少的門電路組成全加器? ? 邏輯圖邏輯圖iiii-1iii-1ii-1iii-1S = ABC+ ABC+ ABC+ ABCiiii-1S = ABCiiiii-1ii-1C = A B + AC+ BC A i B i =1 & & & C i - 1 =1 S i C i iii-1iii-1(AB )C +(AB )C你能用兩個半加器加上合適的邏輯門構(gòu)成一

36、個全加器嗎？你能用兩個半加器加上合適的邏輯門構(gòu)成一個全加器嗎？iiiiii - 1iii - 1iiiii - 1C= A B+ A B C+ A B C = A B+ (AB)C4.4.5 算術(shù)運算電路算術(shù)運算電路 你能用你能用74HC15174HC138設(shè)計設(shè)計全加器嗎全加器嗎? ?（1 1）串行進(jìn)位加法器）串行進(jìn)位加法器 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C3 C0 C1 C2 FA0 FA1 FA2 FA3 如何用如何用1 1位全加器實現(xiàn)兩個四位二進(jìn)制數(shù)相加？位全加器實現(xiàn)兩個四位二進(jìn)制數(shù)相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =

37、?低位的進(jìn)位信號送給鄰近高位作為輸入信號，采用串行進(jìn)位低位的進(jìn)位信號送給鄰近高位作為輸入信號，采用串行進(jìn)位加法器運算速度不高。加法器運算速度不高。2 2、多位數(shù)加法器、多位數(shù)加法器1 1 0 11 0 0 1+0110100110 04.4.5 算術(shù)運算電路算術(shù)運算電路定義兩個中間變量定義兩個中間變量Gi和和Pi ： Gi= AiBi （2 2）超前進(jìn)位加法器）超前進(jìn)位加法器 提高運算速度的基本思想：設(shè)計進(jìn)位信號產(chǎn)生電路，在輸提高運算速度的基本思想：設(shè)計進(jìn)位信號產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進(jìn)位信號，入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進(jìn)位信號，而無需等待最低位

38、的進(jìn)位信號。而無需等待最低位的進(jìn)位信號。定義第定義第i 位的進(jìn)位信號（位的進(jìn)位信號（Ci ）：）：1 iiiiiiC)BA(BACCi= GiPi Ci-1 1 iiiiCBAS)BA(piii 4.4.5 算術(shù)運算電路算術(shù)運算電路 4 4位全加器進(jìn)位信號的產(chǎn)生：位全加器進(jìn)位信號的產(chǎn)生：C0= G0+ +P0 C-1 C1= G1+ +P1 C0C1 = G1+ +P1 G0+ P1P0 C-1 C2= G2+ +P2 C1 C2 = G2+ +P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+ +P3 C2 = G3+ +P3 （G2+ P2 C1 )=G3+ +P3

39、G2+P3P2 C1 =G3+ +P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+ +P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1)Gi= AiBiCi= GiPi Ci-1 )BA(piii 集成超前進(jìn)位產(chǎn)生器集成超前進(jìn)位產(chǎn)生器74LS182 Cn+x Cn+y Cn+z 3P3 Cn & & 1 1 1 1 1 3G2P3 2G3 1P3 1G3 0P3 0GP G& & & & & & & & & & & & 邏輯圖邏輯圖 74LS182 Cn

40、+x Cn+y Cn+z G P Cn G0 P0 G1 P1 G2 P2 G3 P3 邏輯符號邏輯符號4.4.5 算術(shù)運算電路算術(shù)運算電路超前進(jìn)位集成超前進(jìn)位集成4位加法器位加法器74LS283 A3 B2 A2 B1 A1 B0 A0 C1 74HC283 B3 CO S3 S2 S1 S0 7474HC283 3邏輯框圖邏輯框圖 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 74HC283引腳圖引腳圖4.4.5 算術(shù)運算電路算術(shù)運算電路74HC283邏輯框圖

41、邏輯框圖4.4.5 算術(shù)運算電路算術(shù)運算電路 B3 A3 B2 A2 B1 A1 B0 A0 C1 超前進(jìn)位產(chǎn)生電路 C1 & =1 & =1 & =1 & =1 P3 G3 P2 G2 P1 G1 P0 G0 =1 P3 =1 P2 C2 S3 CO C0 =1 P1 C1 =1 P0 S2 S1 S0 C3 4. 4. 超前進(jìn)位超前進(jìn)位加法器加法器74HC283的應(yīng)用的應(yīng)用例例1. 1. 用兩片用兩片74HC283構(gòu)成一個構(gòu)成一個8位二進(jìn)制數(shù)加法器。位二進(jìn)制數(shù)加法器。 A4 B4 A5 B5 A6 B6 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3 S2 S1 S0 S7 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。4.4.5 算術(shù)運算電路算術(shù)運算電路 B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S2 S1 S0 C1 CO 0 8421碼輸入碼輸入余余3 3碼輸出碼輸出1 10 0例