課題一認(rèn)識(shí)數(shù)字電路課件

1、 電子電路處理的信號(hào)可以分為兩類(lèi)： 模擬信號(hào)模擬信號(hào)：在時(shí)間和數(shù)值上連續(xù)變化的信號(hào)。 脈沖信號(hào)脈沖信號(hào)：在時(shí)間和數(shù)值上離散的信號(hào)，其高、低電平分別用數(shù)字1和0來(lái)表示，故又稱(chēng)為數(shù)字信號(hào)。某脈沖信號(hào)產(chǎn)生過(guò)程示意圖任務(wù)一任務(wù)一 認(rèn)識(shí)數(shù)制與數(shù)制轉(zhuǎn)換認(rèn)識(shí)數(shù)制與數(shù)制轉(zhuǎn)換 任務(wù)二任務(wù)二 學(xué)習(xí)二進(jìn)制數(shù)算術(shù)運(yùn)算學(xué)習(xí)二進(jìn)制數(shù)算術(shù)運(yùn)算 任務(wù)三任務(wù)三 學(xué)習(xí)二進(jìn)制代碼學(xué)習(xí)二進(jìn)制代碼 任務(wù)四任務(wù)四 認(rèn)識(shí)基本邏輯關(guān)系并測(cè)試邏輯門(mén)認(rèn)識(shí)基本邏輯關(guān)系并測(cè)試邏輯門(mén) 任務(wù)五任務(wù)五 測(cè)試測(cè)試TTLTTL集成門(mén)電路集成門(mén)電路 任務(wù)六任務(wù)六 測(cè)試測(cè)試CMOSCMOS集成門(mén)電路集成門(mén)電路 任務(wù)七任務(wù)七 測(cè)試集成門(mén)電路的邏輯功能測(cè)試集成門(mén)電路

2、的邏輯功能 任務(wù)八任務(wù)八 化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)邏輯函數(shù) 十進(jìn)制是人們最熟悉的一種計(jì)數(shù)法。除此之外，還有其他計(jì)數(shù)法： 二十四進(jìn)制計(jì)數(shù)法每天24小時(shí)；七進(jìn)制計(jì)數(shù)法每周7天；十二進(jìn)制計(jì)數(shù)法一年12個(gè)月。 八進(jìn)制計(jì)數(shù)法可編程控制器輸入、輸出端口采用。 二進(jìn)制計(jì)數(shù)法、十六進(jìn)制計(jì)數(shù)法數(shù)字電路 任務(wù)引入任務(wù)引入 任務(wù)一任務(wù)一 認(rèn)識(shí)數(shù)制與數(shù)制轉(zhuǎn)換認(rèn)識(shí)數(shù)制與數(shù)制轉(zhuǎn)換 （1）由0，1，2，9十個(gè)數(shù)碼組成，基數(shù)是10。（2）進(jìn)位規(guī)則“逢十進(jìn)一”。（3）各位的權(quán)是“10”的冪。 例如：1十進(jìn)制十進(jìn)制一、幾種數(shù)制的特點(diǎn)一、幾種數(shù)制的特點(diǎn)相關(guān)知識(shí)相關(guān)知識(shí)（1）由0、1兩個(gè)數(shù)碼組成，基數(shù)是2。（2）進(jìn)位規(guī)則“逢二進(jìn)一”。（3）

3、各位的權(quán)是“2”的冪。 例如： 1111位二進(jìn)制整數(shù)的權(quán)位二進(jìn)制整數(shù)的權(quán)權(quán)21029282726252423222120D1024 51225612864321684212二進(jìn)制二進(jìn)制（1）由0，1，2，7八個(gè)數(shù)碼組成，基數(shù)是8。（2）進(jìn)位規(guī)則“逢八進(jìn)一”。（3）各位的權(quán)是“8”的冪。 將上式各項(xiàng)求和，可得等值的十進(jìn)制數(shù)，即： 6278 = 40710例如：3八進(jìn)制八進(jìn)制（1）由09，A(10)，B(11)，C(12)，D(13)，E(14)，F(xiàn)(15)十六個(gè)數(shù)碼組成，基數(shù)是16。（2）進(jìn)位規(guī)則“逢十六進(jìn)一”。（3）各位的權(quán)是“16”的冪。將上式各項(xiàng)求和，可得等值的十進(jìn)制數(shù)，即： 6 AF16

4、 = 1 71110例如：4十六進(jìn)制十六進(jìn)制十進(jìn)制（D）二進(jìn)制（B）八進(jìn)制（O）十六進(jìn)制（H）0000000100011120010223001133401004450101556011066701117781000108幾種數(shù)制之間的對(duì)照表幾種數(shù)制之間的對(duì)照表十進(jìn)制（D）二進(jìn)制（B）八進(jìn)制（O）十六進(jìn)制（H）9100111910101012A11101113B12110014C13110115D14111016E15111117F16100002010（續(xù)表）（續(xù)表）二、二進(jìn)制整數(shù)與十進(jìn)制整數(shù)的相互轉(zhuǎn)換二、二進(jìn)制整數(shù)與十進(jìn)制整數(shù)的相互轉(zhuǎn)換1二進(jìn)制整數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)二進(jìn)制整數(shù)轉(zhuǎn)換成十進(jìn)制數(shù) 二

5、進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)是“按權(quán)展開(kāi)求和按權(quán)展開(kāi)求和” ，將二進(jìn)制數(shù)中所有數(shù)碼1的位權(quán)值相加即轉(zhuǎn)換成十進(jìn)制數(shù)。 例如： 1012 = 4 + 1 = 510 11112 = 8 + 4 + 2 + 1 = 1510 10 0001 01002 = 512 + 16 + 4 = 53210十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)要用“除除2取余法取余法”。【例1-1】 將175轉(zhuǎn)換為二進(jìn)制數(shù)。解：應(yīng)用除2取余法得到余數(shù)：所以 17510 = 1010 111122十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)對(duì)例題結(jié)果進(jìn)行驗(yàn)證： 1010 11112 = 128+32+8+4+2+1 = 17510 三、二進(jìn)制整

6、數(shù)與八進(jìn)制整數(shù)的相互轉(zhuǎn)換三、二進(jìn)制整數(shù)與八進(jìn)制整數(shù)的相互轉(zhuǎn)換 由于八進(jìn)制的8個(gè)數(shù)碼正好對(duì)應(yīng)于3位二進(jìn)制數(shù)的8種不同組合，所以二進(jìn)制數(shù)碼與八進(jìn)制數(shù)碼之間有簡(jiǎn)單的對(duì)應(yīng)關(guān)系。 1二進(jìn)制整數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)二進(jìn)制整數(shù)轉(zhuǎn)換成八進(jìn)制數(shù) 二進(jìn)制整數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)時(shí)，從低位至高位每3位二進(jìn)制數(shù)對(duì)應(yīng)1位八進(jìn)制數(shù)碼。 例如： 1 111 010 1102= 17268 2八進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)八進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) 八進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)時(shí)，每位八進(jìn)制數(shù)對(duì)應(yīng)3位二進(jìn)制數(shù)。例如： 3548= 011 101 1002四、二進(jìn)制整數(shù)與十六進(jìn)制整數(shù)的相互轉(zhuǎn)換四、二進(jìn)制整數(shù)與十六進(jìn)制整數(shù)的相互轉(zhuǎn)換 由于十六進(jìn)制的16

7、個(gè)數(shù)碼正好對(duì)應(yīng)于4位二進(jìn)制數(shù)的16種不同組合，所以二進(jìn)制數(shù)碼與十六進(jìn)制數(shù)碼之間有簡(jiǎn)單的對(duì)應(yīng)關(guān)系。 1二進(jìn)制整數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)二進(jìn)制整數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù) 二進(jìn)制整數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)，從低位至高位每4位二進(jìn)制數(shù)對(duì)應(yīng)1位十六進(jìn)制數(shù)碼。 例如： 11 1010 1111 01112 = 3AF716 2十六進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)十六進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) 十六進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，每位十六進(jìn)制數(shù)對(duì)應(yīng)4位二進(jìn)制數(shù)。例如： 9CB016 = 1001 1100 1011 0000 2 五、十進(jìn)制整數(shù)與十六進(jìn)制整數(shù)的相互轉(zhuǎn)換五、十進(jìn)制整數(shù)與十六進(jìn)制整數(shù)的相互轉(zhuǎn)換 1十進(jìn)制整數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)十進(jìn)制整數(shù)轉(zhuǎn)

8、換成十六進(jìn)制數(shù) 先將十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，然后再將二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)。例如： 175 = 1010 1111B = 0AFH 2十六進(jìn)制整數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)十六進(jìn)制整數(shù)轉(zhuǎn)換成十進(jìn)制數(shù) 十六進(jìn)制整數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)，用按權(quán)展開(kāi)求和法。例如：知識(shí)應(yīng)用知識(shí)應(yīng)用 某燈光顯示電路由八盞燈組成，圖中燈Y5、Y3和Y0不亮，其余燈均亮。試分別用二、十六、十進(jìn)制表示電路當(dāng)前的狀態(tài)。YB = 1101 0110B YH = 0D6H YD = 128+64+16+4+2 = 214特點(diǎn)：最直觀(guān)地表示位狀態(tài)特點(diǎn)：最直觀(guān)地表示位狀態(tài)特點(diǎn)：讀寫(xiě)方便、轉(zhuǎn)換簡(jiǎn)單特點(diǎn)：讀寫(xiě)方便、轉(zhuǎn)換簡(jiǎn)單特點(diǎn)：運(yùn)算復(fù)雜，不能直觀(guān)表示位

9、狀態(tài)特點(diǎn)：運(yùn)算復(fù)雜，不能直觀(guān)表示位狀態(tài)任務(wù)二任務(wù)二 學(xué)習(xí)二進(jìn)制數(shù)算術(shù)運(yùn)算學(xué)習(xí)二進(jìn)制數(shù)算術(shù)運(yùn)算 任務(wù)引入任務(wù)引入 同十進(jìn)制運(yùn)算一樣，二進(jìn)制也可以進(jìn)行加、減、乘、除加、減、乘、除運(yùn)算。 在生產(chǎn)實(shí)際控制中，當(dāng)設(shè)備具有多個(gè)負(fù)載時(shí)，每個(gè)負(fù)載每個(gè)負(fù)載對(duì)應(yīng)一個(gè)位元件對(duì)應(yīng)一個(gè)位元件。為了便于編寫(xiě)控制程序和提高控制能力，常將多個(gè)位元件組合為一個(gè)整體，這些位元件的組合稱(chēng)為字位元件的組合稱(chēng)為字節(jié)元件或字元件節(jié)元件或字元件。相關(guān)知識(shí)相關(guān)知識(shí)1. 加法運(yùn)算加法運(yùn)算 0+0=0 0+1=1 1+0=1 1+1=10【例1-2】求1001B+1011B的和。一、二進(jìn)制數(shù)絕對(duì)值的運(yùn)算一、二進(jìn)制數(shù)絕對(duì)值的運(yùn)算 2. 減法運(yùn)算減

10、法運(yùn)算 00=0 10=1 11=0101=1【例1-3】求1011B110B的差。3. 乘法運(yùn)算乘法運(yùn)算00=001=010=011=1【例1-4】求110B10B的積。 可以看出，二進(jìn)制數(shù)乘以2后，數(shù)據(jù)向左移動(dòng)一位；乘以4后，數(shù)據(jù)向左移動(dòng)兩位4. 除法運(yùn)算除法運(yùn)算【例1-5】求1 0010B10B的商。 從被除數(shù)的高位開(kāi)始減去除數(shù)，夠減時(shí)商為1，不夠減時(shí)商為0。從高位向低位繼續(xù)做下去，就可以得到所求的商。 可以看出，二進(jìn)制數(shù)除以2后，數(shù)據(jù)向右移動(dòng)一位；除以4后，數(shù)據(jù)向右移動(dòng)兩位二進(jìn)制數(shù)加法、減法、乘法和除法法則二進(jìn)制數(shù)加法、減法、乘法和除法法則加法法則減法法則乘法法則除法法則0 + 0=0

11、0 0=00 0=001=00 + 1=11 0=10 1=011=11 + 0=11 1=01 0=01 + 1=1010 1=11 1=1 二、二進(jìn)制正負(fù)數(shù)的表示法二、二進(jìn)制正負(fù)數(shù)的表示法 在多位二進(jìn)制數(shù)中，規(guī)定最高位是符號(hào)位，符號(hào)位的數(shù)值為0表示正數(shù)表示正數(shù)，為1表示負(fù)數(shù)表示負(fù)數(shù)，這種表示方法稱(chēng)為二進(jìn)制原碼表示法。 例如，十進(jìn)制數(shù)+36和 36的原碼分別寫(xiě)作： 三、字節(jié)、字三、字節(jié)、字 1. 字節(jié)字節(jié) 8位二進(jìn)制數(shù)的組合稱(chēng)為字節(jié)，字節(jié)的高4位和低4位稱(chēng)為半字節(jié)。 十進(jìn)制數(shù)原碼十進(jìn)制數(shù)原碼+1270111 111111000 0001+1260111 111021000 0010+2000

12、0 00101271111 1111+10000 00011281000 0000+00000 0000一個(gè)字節(jié)有符號(hào)二進(jìn)制數(shù)原碼對(duì)照表一個(gè)字節(jié)有符號(hào)二進(jìn)制數(shù)原碼對(duì)照表 2. 2. 字字 字通常由若干個(gè)字節(jié)組成，2個(gè)字節(jié)組成的字有16位。 十進(jìn)制數(shù)原碼十進(jìn)制數(shù)原碼+32 7670111 1111 1111 111111000 0000 0000 0001+32 7660111 1111 1111 111021000 0000 0000 0010+20000 0000 0000 001032 7671111 1111 1111 1111+10000 0000 0000 000132 768100

13、0 0000 0000 0000+00000 0000 0000 00001616位字有符號(hào)二進(jìn)制數(shù)原碼對(duì)照表位字有符號(hào)二進(jìn)制數(shù)原碼對(duì)照表無(wú)負(fù)數(shù)無(wú)負(fù)數(shù)0正數(shù)正數(shù)0知識(shí)應(yīng)用知識(shí)應(yīng)用 某燈光顯示電路由八盞燈組成，初始狀態(tài)時(shí)Y1和Y0燈亮。要求電路狀態(tài)按表中指定狀態(tài)變化，分析應(yīng)作何種運(yùn)算。行數(shù)Y7Y6Y5Y4Y3Y2Y1Y0十進(jìn)制運(yùn)算0000000113乘以乘以21000001106乘以乘以420001100024乘以乘以8311000000192除以除以240110000096除以除以450001100024除以除以86000000113任務(wù)三任務(wù)三 學(xué)習(xí)二進(jìn)制代碼學(xué)習(xí)二進(jìn)制代碼 用來(lái)表示文字、符

14、號(hào)和數(shù)碼等各種特定信息的二進(jìn)制數(shù)稱(chēng)為二進(jìn)制代碼。 在計(jì)算機(jī)中，像在計(jì)算機(jī)中，像a，b，c這樣的字母以及這樣的字母以及一些常用的符號(hào)（例如一些常用的符號(hào)（例如+，=，）也要使用二進(jìn)制代）也要使用二進(jìn)制代碼來(lái)表示。碼來(lái)表示。 要讓計(jì)算機(jī)能以十進(jìn)制形式輸入或輸出數(shù)據(jù)，因此，要解決如何用二進(jìn)制代碼表示十進(jìn)制數(shù)09的問(wèn)題。 在工業(yè)生產(chǎn)中，為了保證產(chǎn)品質(zhì)量和控制精度，要求控制系統(tǒng)必須應(yīng)用可靠性高的代碼，如格雷碼格雷碼。 任務(wù)引入任務(wù)引入 十進(jìn)制數(shù)8421BCD碼十進(jìn)制數(shù)8421BCD碼0000081000100019100120010在8421BCD碼中10101111稱(chēng)為無(wú)效碼1010300111011

15、401001100501011101601101110701111111 一、一、8421BCD碼碼 BCD碼是用4位二進(jìn)制數(shù)來(lái)表示1位十進(jìn)制數(shù)。 8421BCD碼各位的權(quán)分別是8，4，2，1。 相關(guān)知識(shí)相關(guān)知識(shí)【例1-6】（1）寫(xiě)出十進(jìn)制數(shù)256的8421BCD碼。（2）將十進(jìn)制數(shù)256轉(zhuǎn)換為二進(jìn)制數(shù)。 解：（1）256的8421BCD碼2 5 6 0 0 1 0 0 1 0 1 0 1 1 0 所以25610 = 0010 0101 01108421BCD （2）25610 = 0001 0000 00002十進(jìn)制數(shù)十進(jìn)制數(shù)二進(jìn)制數(shù)二進(jìn)制數(shù)格雷碼格雷碼十進(jìn)制數(shù)十進(jìn)制數(shù)二進(jìn)制數(shù)二進(jìn)制數(shù) 格雷

16、碼格雷碼000000000810001100100010001910011101200100011101010111130011001011101111104010001101211001010501010111131101101160110010114111010017011101001511111000 二、格雷碼二、格雷碼 格雷碼與十進(jìn)制數(shù)的對(duì)應(yīng)關(guān)系見(jiàn)下表。格雷碼的特點(diǎn)是任意兩個(gè)相鄰碼之間僅有一位數(shù)碼不同（包括首尾數(shù)碼）。 十進(jìn)制數(shù)與格雷碼對(duì)應(yīng)關(guān)系知識(shí)應(yīng)用知識(shí)應(yīng)用 撥碼開(kāi)關(guān)產(chǎn)生的是8421BCD碼，與“53”對(duì)應(yīng)的BCD碼為“0101 0011”，由于在數(shù)控系統(tǒng)中數(shù)據(jù)的存儲(chǔ)和操作都是二進(jìn)

17、制形式，因此，數(shù)控系統(tǒng)還要通過(guò)程序?qū)?421BCD碼變換為二進(jìn)制形式后才能作為操作數(shù)據(jù)，即撥碼開(kāi)關(guān)產(chǎn)生“53” 0101 00118421BCD 0011 01012 工業(yè)控制中，開(kāi)關(guān)的接通或斷開(kāi)、負(fù)載的通電或斷電等現(xiàn)象，可以分別用“1”或“0”表示兩種相反的邏輯狀態(tài)。 數(shù)字電路中的基本邏輯關(guān)系有“與”“或”“非”三種邏輯狀態(tài)，可以組合表示其他復(fù)雜邏輯關(guān)系。 能實(shí)現(xiàn)某種邏輯功能的數(shù)字電路稱(chēng)為邏輯門(mén)電路。邏輯門(mén)電路可以有一個(gè)或多個(gè)輸入端，只有一個(gè)輸出端。當(dāng)輸入條件滿(mǎn)足時(shí)，門(mén)電路開(kāi)啟，按一定邏輯關(guān)系輸出信號(hào)；否則，門(mén)電路關(guān)閉。任務(wù)引入任務(wù)引入 任務(wù)四任務(wù)四 認(rèn)識(shí)基本邏輯關(guān)系并測(cè)試邏輯門(mén)認(rèn)識(shí)基本邏輯

18、關(guān)系并測(cè)試邏輯門(mén) 一、與邏輯一、與邏輯相關(guān)知識(shí)相關(guān)知識(shí)與邏輯電路結(jié)構(gòu)及與門(mén)符號(hào):a）與邏輯電路 b）現(xiàn)國(guó)家標(biāo)準(zhǔn) c）原國(guó)際通用輸入A輸入B輸出Y000010100111與邏輯真值表與邏輯真值表與邏輯波形圖與邏輯波形圖 設(shè)與邏輯電路開(kāi)關(guān)接通為1，斷開(kāi)為0；燈亮為1，燈滅為0。真值表和波形圖如下：00 = 001 = 010 = 0 11 = 1 與邏輯運(yùn)算法則為：與邏輯運(yùn)算法則為：與邏輯函數(shù)式為：與邏輯函數(shù)式為： Y = AB = AB = AB 二、或邏輯二、或邏輯輸入A 輸入B 輸出Y000011101111或邏輯真值表或邏輯真值表或邏輯波形圖或邏輯波形圖或邏輯電路結(jié)構(gòu)及或門(mén)符號(hào)或邏輯電路結(jié)

19、構(gòu)及或門(mén)符號(hào):或邏輯運(yùn)算法則：或邏輯運(yùn)算法則：或邏輯函數(shù)式為：或邏輯函數(shù)式為： Y = AB 0+0 = 00+1 = 11+0 = 1 1+1 = 1 三、非邏輯三、非邏輯非邏輯運(yùn)算法則非邏輯運(yùn)算法則 ：非邏輯函數(shù)式為：非邏輯函數(shù)式為：Y=A輸入A輸出Y0110非邏輯真值表非邏輯真值表非邏輯波形圖非邏輯波形圖非邏輯電路結(jié)構(gòu)及非門(mén)符號(hào)非邏輯電路結(jié)構(gòu)及非門(mén)符號(hào):四、與非邏輯四、與非邏輯與非門(mén)邏輯電路結(jié)構(gòu)及與非門(mén)符號(hào)：與非門(mén)邏輯電路結(jié)構(gòu)及與非門(mén)符號(hào)： 與非邏輯函數(shù)式與非邏輯函數(shù)式: : ABBAY與非門(mén)真值表與非門(mén)真值表與非門(mén)波形圖與非門(mén)波形圖五、或非邏輯五、或非邏輯或非門(mén)邏輯電路結(jié)構(gòu)及或非門(mén)符號(hào)

20、或非門(mén)邏輯電路結(jié)構(gòu)及或非門(mén)符號(hào) ：Y = A+B或非邏輯函數(shù)式或非邏輯函數(shù)式:或非門(mén)真值表或非門(mén)真值表或非門(mén)波形圖或非門(mén)波形圖六、異或邏輯六、異或邏輯異或邏輯函數(shù)式為異或邏輯函數(shù)式為: : 異或邏輯功能是：當(dāng)2個(gè)輸入端的電平相同時(shí)，輸出端為低電平；當(dāng)2個(gè)輸入端的電平相異時(shí)，輸出端為高電平。異或門(mén)真值表異或門(mén)真值表異或門(mén)波形圖異或門(mén)波形圖異或門(mén)符號(hào)異或門(mén)符號(hào)BABABAY一、與門(mén)邏輯測(cè)試一、與門(mén)邏輯測(cè)試 與門(mén)邏輯測(cè)試電路與門(mén)邏輯測(cè)試電路: :與邏輯測(cè)試表與邏輯測(cè)試表: :輸入A輸入B輸出Y0 0 0 1 1 0 1 1 任務(wù)實(shí)施任務(wù)實(shí)施 在Multisim 2001軟件仿真平臺(tái)上操作步驟如下：

21、（1）從混合元器件庫(kù)中拖出2輸入端與門(mén)邏輯符號(hào)AND2。 （2）從電源庫(kù)中拖出電源UCC和接地。 （3）從基本元器件庫(kù)中拖出2個(gè)電阻（阻值1k）。 （4）從基本元器件庫(kù)中拖出2個(gè)開(kāi)關(guān)，將開(kāi)關(guān)的操作鍵定義為A，B。 （5）從顯示器材庫(kù)中拖出指示燈X1。 （6）完成電路連接后按下仿真開(kāi)關(guān)進(jìn)行測(cè)試。 （7）按照“與邏輯測(cè)試表”中所示數(shù)據(jù)操作按鍵A或B，并將輸出結(jié)果填入表中。 （8）檢查測(cè)試結(jié)果是否符合與邏輯。（以下測(cè)試的操作步驟略）二、或門(mén)邏輯測(cè)試二、或門(mén)邏輯測(cè)試或門(mén)邏輯測(cè)試電路或門(mén)邏輯測(cè)試電路: : 或邏輯測(cè)試表或邏輯測(cè)試表: :輸入A輸入B輸出Y0 0 0 1 1 0 1 1 三、非門(mén)邏輯測(cè)試三

22、、非門(mén)邏輯測(cè)試非門(mén)邏輯測(cè)試電路非門(mén)邏輯測(cè)試電路: : 非邏輯測(cè)試表非邏輯測(cè)試表: :輸入 A輸出 Y0 1 四、與非門(mén)邏輯測(cè)試四、與非門(mén)邏輯測(cè)試與非門(mén)邏輯測(cè)試電路與非門(mén)邏輯測(cè)試電路: : 與非邏輯測(cè)試表與非邏輯測(cè)試表: :輸入A輸入B輸出Y0 0 0 1 1 0 1 1 五、或非門(mén)邏輯測(cè)試五、或非門(mén)邏輯測(cè)試或非門(mén)邏輯測(cè)試電路或非門(mén)邏輯測(cè)試電路: : 或非邏輯測(cè)試表或非邏輯測(cè)試表: :輸入A輸入B輸出Y0 0 0 1 1 0 1 1 六、異或門(mén)邏輯測(cè)試六、異或門(mén)邏輯測(cè)試 異或門(mén)邏輯測(cè)試電路異或門(mén)邏輯測(cè)試電路: : 異或邏輯測(cè)試表異或邏輯測(cè)試表: :輸入A輸入B輸出Y0 0 0 1 1 0 1 1

23、 任務(wù)五任務(wù)五 測(cè)試測(cè)試TTL集成門(mén)電路集成門(mén)電路 TTL電路的輸入級(jí)和輸出級(jí)均采用晶體管，所以稱(chēng)為晶體管晶體管邏輯電路，簡(jiǎn)稱(chēng)為T(mén)TL電路。 用萬(wàn)用表檢測(cè)的方法是將待檢測(cè)集成電路的各管腳與接地管腳之間的阻值與正常集成電路的阻值相比較，來(lái)判斷被測(cè)集成電路好壞的一種方法。 集成門(mén)電路空載時(shí)輸出電壓UO隨輸入電壓UI變化的曲線(xiàn)稱(chēng)為電壓傳輸特性。通過(guò)測(cè)試電壓傳輸特性可獲得門(mén)電路的一些重要參數(shù)，如輸出高電平UOH、輸出低電平UOL、關(guān)門(mén)電平UOFF、開(kāi)門(mén)電平UON等。任務(wù)引入任務(wù)引入一、一、TTL集成門(mén)電路的概念集成門(mén)電路的概念 1. 電路結(jié)構(gòu)電路結(jié)構(gòu)相關(guān)知識(shí)相關(guān)知識(shí)2工作原理工作原理 當(dāng)輸入信號(hào)全為高

24、電平（ 3.6V）時(shí)，電源+5V 經(jīng)R1和VT1（bc結(jié)）向VT2和VT5提供基極電流，VT2和VT5導(dǎo)通，VT4截止，輸出電壓為低電平，門(mén)電路導(dǎo)通電壓值為：UY=UCES5=0.3 V 當(dāng)輸入信號(hào)有一個(gè)或全部為低電平（ 0.3V）時(shí)，VT1導(dǎo)通，VT1基極電位為1V（0.3V + 0.7V ），不足以向VT2和VT5提供基極電流，所以VT2和VT5截止，電源+5V經(jīng)R2向VT3和VT4提供基極電流，VT4導(dǎo)通，輸出電壓為高電平，門(mén)電路截止電壓值為： 顯然，輸出與輸入是“全1出0，有0出1”的與非邏輯關(guān)系，其邏輯函數(shù)式為：Y=ABUY=UCC-IBR2-Ube3-Ube45-0.7-0.7=3

25、.6V7474系列系列TTL集成電路型號(hào)分類(lèi)集成電路型號(hào)分類(lèi)型 號(hào)名 稱(chēng)74標(biāo)準(zhǔn)型74LS低功耗肖特基型74S肖特基型74AS先進(jìn)肖特基型74ALS先進(jìn)低功耗肖特基型74F高速型3TTL集成電路分類(lèi)集成電路分類(lèi) （1）TTL電路電壓應(yīng)穩(wěn)定在額定值5V。 （2）通常輸入信號(hào)電壓不得高于UCC，也不得低于GND。 （3）TTL電路的輸入端通過(guò)電阻接地時(shí)，通常，當(dāng)R1k時(shí)，輸入端相當(dāng)于邏輯0；當(dāng)R10k時(shí)，輸入端相當(dāng)于邏輯1。 （4）嚴(yán)禁帶電操作。插拔集成電路前要切斷電源。 （5）集成電路及其引線(xiàn)應(yīng)遠(yuǎn)離脈沖高壓源等裝置，引線(xiàn)要盡量短。 4TTL集成電路使用注意事項(xiàng)集成電路使用注意事項(xiàng)5TTL集成電路

26、中閑置邏輯門(mén)的處理集成電路中閑置邏輯門(mén)的處理 通常在TTL集成電路中有多個(gè)邏輯門(mén)，為了降低整個(gè)電路的功耗，集成電路中非使用的邏輯門(mén)應(yīng)處于截止?fàn)顟B(tài)（即輸出端為高電平）。對(duì)于與非門(mén)，應(yīng)將其中一個(gè)輸入端接地；對(duì)于或非門(mén)，應(yīng)將全部輸入端接地。6TTL集成電路多余輸入端的處理集成電路多余輸入端的處理 TTL集成電路多余輸入端懸空相當(dāng)于接入高電平，并不影響與邏輯關(guān)系，但懸空容易受干擾，因此，與邏輯的多余輸入端可直接或通過(guò)電阻（10010k）與電源UCC相接，或?qū)⒍嘤嗟妮斎攵伺c正常使用的輸入端并聯(lián)使用?；蜷T(mén)電路的多余輸入端不能懸空，只能接地，否則影響或邏輯關(guān)系。 7TTL集成電路輸出端的處理集成電路輸出端的

27、處理 通常TTL集成電路（OC門(mén)、三態(tài)門(mén)除外）的輸出端不允許并聯(lián)使用，否則當(dāng)各邏輯門(mén)輸出狀態(tài)不相同時(shí)，會(huì)出現(xiàn)較大的短路電流損壞元件。對(duì)于多余的輸出端，應(yīng)該懸空處理，不允許直接與電源或地相連接。但有時(shí)為了增大驅(qū)動(dòng)負(fù)載的能力，對(duì)于同片相同功能的輸出端可以并接，同時(shí)輸入端也必須并接。 二、二、TTL集電極開(kāi)路門(mén)（集電極開(kāi)路門(mén)（OC門(mén)）電路門(mén)）電路 OC門(mén)電路正常工作時(shí)需要外接負(fù)載電阻R和驅(qū)動(dòng)電壓U（U = 530V）。OC門(mén)電路結(jié)構(gòu)和邏輯符號(hào)門(mén)電路結(jié)構(gòu)和邏輯符號(hào) OC門(mén)在邏輯功能上可以實(shí)現(xiàn)線(xiàn)與邏輯，即兩個(gè)以上的OC門(mén)的輸出端可以直接連接（通過(guò)負(fù)載電阻接電源），當(dāng)某一個(gè)輸出端為低電平時(shí)，公共輸出端Y為

28、低電平，即實(shí)現(xiàn)“線(xiàn)與”邏輯功能。圖示為兩個(gè)OC門(mén)的“線(xiàn)與”邏輯電路，其邏輯函數(shù)式為：CDABY OC門(mén)導(dǎo)通門(mén)導(dǎo)通 OC門(mén)截止門(mén)截止 OC門(mén)的另一個(gè)作用是電平轉(zhuǎn)移，OC門(mén)常作為接口電路，驅(qū)動(dòng)不同電壓等級(jí)的負(fù)載。 三、三、TTL三態(tài)門(mén)電路三態(tài)門(mén)電路 三態(tài)門(mén)除高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)高阻態(tài)（高阻態(tài)（Z）。三態(tài)與非門(mén)的一個(gè)輸入端在內(nèi)部通過(guò)二極管VD1與晶體管VT2集電極相連，該端不再當(dāng)作輸入端，而稱(chēng)為控制端控制端EN。 a) 邏輯結(jié)構(gòu) b)邏輯符號(hào) 三態(tài)門(mén)的特點(diǎn)使得在一根導(dǎo)線(xiàn)L（常稱(chēng)為總線(xiàn)）上可以連接多個(gè)三態(tài)門(mén)的輸出端，輪流接收來(lái)自不同三態(tài)門(mén)的輸出信號(hào)。例如，在圖示電路中，總線(xiàn)

29、L并接了兩個(gè)三態(tài)與非門(mén)G1和G2 。 四、四、TTL集成門(mén)電路的使用條件和電氣參數(shù)集成門(mén)電路的使用條件和電氣參數(shù)74LS00的推薦使用條件的推薦使用條件符號(hào)名 稱(chēng)最小值額定值最大值單位UCC電源電壓4.7555.25VUIH輸入高電平2VUIL輸入低電平0.8VIOH高電平輸出電流 -0.4mAIOL低電平輸出電流8mATA自然通風(fēng)時(shí)環(huán)境溫度070 1. TTL與非門(mén)輸出、輸入電平幅度與非門(mén)輸出、輸入電平幅度a）輸出電平幅度 b）輸入電平幅度2. 輸出低電平時(shí)電源電流輸出低電平時(shí)電源電流ICCL 3. 輸出高電平時(shí)電源電流輸出高電平時(shí)電源電流ICCH 實(shí)測(cè)ICCL=2.82mA，ICCH =

30、0.96mA，所以，為了降低功耗，不使用的邏輯門(mén)應(yīng)處于截止?fàn)顟B(tài)。4. 高電平輸入電流高電平輸入電流IIH 5. 低電平輸入電流低電平輸入電流IIL 實(shí)測(cè)IIH=0.3A 實(shí)測(cè) IIL = 0.22mA6. 輸出高電平輸出高電平UOH 7. 輸出低電平輸出低電平UOL 實(shí)測(cè)UOH=3.51V 實(shí)測(cè)UOL = 0.39V一、測(cè)試一、測(cè)試TTL集成門(mén)電路管腳阻值集成門(mén)電路管腳阻值74LS00管腳功能圖 任務(wù)實(shí)施任務(wù)實(shí)施 操作步驟操作步驟 （1）將74LS00芯片插入面包板，IC凹口方向朝向測(cè)量人的左側(cè)。 （2）選擇萬(wàn)用表R1k量程，將萬(wàn)用表黑表筆接管腳7，紅表筆依次接其他管腳，測(cè)試各管腳的正向阻值，

31、測(cè)試結(jié)果填入表中。 （3）將萬(wàn)用表紅表筆接管腳7，黑表筆依次接其他管腳，測(cè)試各管腳的反向阻值，測(cè)試結(jié)果填入表中。二、測(cè)試二、測(cè)試TTL與非與非門(mén)電壓傳輸特性門(mén)電壓傳輸特性電壓傳輸特性測(cè)試電路 操作要點(diǎn)與注意事項(xiàng)操作要點(diǎn)與注意事項(xiàng) （1）檢查萬(wàn)用表是否為直流電壓擋位，20V量程。 （2）在連接電路之前先檢測(cè)直流電源的輸出電壓是否為5.0V。 （3）安裝IC時(shí)要認(rèn)真辯認(rèn)凹口方向。 （4）用插接線(xiàn)連接電路，連接完畢檢查無(wú)誤，經(jīng)指導(dǎo)教師檢查后再接通電源。 （5）如果測(cè)試數(shù)值偏差太大，應(yīng)先斷電，然后檢查電路和儀表。 操作步驟操作步驟 （1）將74LS00芯片插入面包板，凹口方向向左。 （2）用紅色插接線(xiàn)

32、連接+5V電源正極與管腳14，用黑色插接線(xiàn)連接電源負(fù)極與管腳7。 （3）將電位器連線(xiàn)插入面包板。 （4）接通電源。測(cè)試時(shí)調(diào)節(jié)電位器RP使UI從0V向高電平緩慢變化，逐點(diǎn)測(cè)試UI和UO，并將測(cè)試值記入測(cè)試表中。 （5）將測(cè)試表中的測(cè)試數(shù)值通過(guò)描點(diǎn)作圖法繪在圖1-41中，即可得出TTL門(mén)電路電壓傳輸特性曲線(xiàn)。 （6）根據(jù)測(cè)試結(jié)果在圖1-41中標(biāo)出74LS00門(mén)電路輸出高電平UOH、輸出低電平UOL、開(kāi)門(mén)電平UON和關(guān)門(mén)電平UOFF。任務(wù)六任務(wù)六 測(cè)試測(cè)試CMOS集成門(mén)電路集成門(mén)電路 一、一、CMOS集成門(mén)電路的概念集成門(mén)電路的概念 1. CMOS非門(mén)電路結(jié)構(gòu)和工作原理非門(mén)電路結(jié)構(gòu)和工作原理當(dāng)A為高

33、電平時(shí)，VT1管導(dǎo)通，VT2管截止，輸出端Y為低電平。當(dāng)A為低電平時(shí)，VT2管導(dǎo)通，VT1管截止，輸出端Y為高電平。 輸出與輸入之間符合“非”邏輯關(guān)系：YA=相關(guān)知識(shí)相關(guān)知識(shí) 2CMOS與非門(mén)電路結(jié)構(gòu)和工作原理與非門(mén)電路結(jié)構(gòu)和工作原理 當(dāng)輸入信號(hào)有一個(gè)或全部為0時(shí)，相應(yīng)的PMOS管導(dǎo)通，NMOS管截止，輸出為高電平；當(dāng)輸入信號(hào)全部為高電平時(shí)，兩個(gè)NMOS管導(dǎo)通，PMOS管截止，輸出為低電平。輸出信號(hào)與輸入信號(hào)之間符合“與非”邏輯關(guān)系。 Y=ABTTL集成電路與集成電路與CMOS集成電路的區(qū)別集成電路的區(qū)別（1）從型號(hào)上區(qū)分（2）從電源電壓上區(qū)分（3）從輸出電壓的動(dòng)態(tài)范圍上區(qū)分 3CMOS型集成

34、電路使用注意事項(xiàng)型集成電路使用注意事項(xiàng)任務(wù)實(shí)施任務(wù)實(shí)施 CD4011共有14個(gè)管腳，內(nèi)部有4個(gè)相互獨(dú)立的與非門(mén)單元，分別為U1A、U1B、U1C和U1D。 操作步驟操作步驟 （1）將CD4011芯片插入面包板，IC凹口方向朝向測(cè)量人的左側(cè)。 （2）選擇萬(wàn)用表R1k量程，將萬(wàn)用表黑表筆接管腳7，紅表筆依次接其他管腳，測(cè)試各管腳的正向阻值，測(cè)試結(jié)果填入表中。 （3）將萬(wàn)用表紅表筆接管腳7，黑表筆依次接其他管腳，測(cè)試各管腳的反向阻值，測(cè)試結(jié)果填入表中。 （4）根據(jù)測(cè)試結(jié)果判斷集成電路塊的好壞。 任務(wù)引入任務(wù)引入 任務(wù)七任務(wù)七 測(cè)試集成門(mén)電路的邏輯功能測(cè)試集成門(mén)電路的邏輯功能 數(shù)字電路中已廣泛使用IC

35、芯片，掌握IC芯片邏輯電平的測(cè)試方法，是開(kāi)發(fā)和維護(hù)數(shù)字電子設(shè)備的必要技能。測(cè)試方法是在各邏輯輸入端分別接入不同的電平值，用萬(wàn)用表測(cè)量邏輯輸出端的電平值，并分析輸入與輸出是否符合邏輯關(guān)系。 通常，TTL集成電路的負(fù)載電流遠(yuǎn)遠(yuǎn)大于CMOS集成門(mén)電路，可以直接驅(qū)動(dòng)發(fā)光二極管，所以可以從LED的發(fā)光狀態(tài)判斷TTL輸出端的邏輯電平。電路輸入端邏輯輸出端邏輯輸出端電壓輸出端電流LED1A1B1Y圖a1100.32V5mA亮圖b1014.74V0滅相關(guān)知識(shí)相關(guān)知識(shí)一、一、TTL與非門(mén)的負(fù)載驅(qū)動(dòng)與非門(mén)的負(fù)載驅(qū)動(dòng)二、二、CMOS與非門(mén)的負(fù)載驅(qū)動(dòng)與非門(mén)的負(fù)載驅(qū)動(dòng)1. 74LS08與門(mén)邏輯功能測(cè)試與門(mén)邏輯功能測(cè)試7

36、4LS08四2輸入與門(mén)測(cè)試電路 任務(wù)實(shí)施任務(wù)實(shí)施 操作步驟操作步驟 （1）關(guān)閉穩(wěn)壓電源開(kāi)關(guān)，將74LS08插入面包板。 （2）將+5V電源接到IC管腳14，將電源負(fù)極接到IC管腳7。 （3）將邏輯門(mén)的輸入端腳1、腳2用插接線(xiàn)接到邏輯電位上，高電平為邏輯1，低電平為邏輯0。 （4）將電阻與LED串聯(lián)接入邏輯門(mén)的輸出端腳3。 （5）將電壓表接入邏輯門(mén)的輸出端腳3。 （6）檢查無(wú)誤后接通電源。 （7）用插接線(xiàn)改變輸入端的電位，并將測(cè)試結(jié)果記入表中。 （8）檢查測(cè)試結(jié)果是否符合與門(mén)邏輯。2. 74LS32或門(mén)邏輯功能測(cè)試或門(mén)邏輯功能測(cè)試74LS32四2輸入或門(mén)測(cè)試電路3. 74LS04非門(mén)邏輯功能測(cè)試

37、非門(mén)邏輯功能測(cè)試74LS04六非門(mén)測(cè)試電路4. 74LS00與非門(mén)邏輯功能測(cè)試與非門(mén)邏輯功能測(cè)試74LS00四2輸入與非門(mén)測(cè)試電路 5. 74LS86異或門(mén)邏輯功能測(cè)試異或門(mén)邏輯功能測(cè)試74LS86四異或門(mén) 測(cè)試電路6. CD4011與非門(mén)邏輯功能測(cè)試與非門(mén)邏輯功能測(cè)試CD4011四2輸入與非門(mén)測(cè)試電路 邏輯函數(shù)式越簡(jiǎn)單，它所表示的邏輯關(guān)系越清晰，有利于用最少的電子器件來(lái)實(shí)現(xiàn)這個(gè)邏輯函數(shù)。常用的化簡(jiǎn)工具是邏輯代數(shù)定律、卡諾圖和相應(yīng)的計(jì)算機(jī)軟件。 最簡(jiǎn)“與或” 邏輯函數(shù)式的標(biāo)準(zhǔn)是： （1）邏輯函數(shù)式中乘積項(xiàng)的個(gè)數(shù)最少。）邏輯函數(shù)式中乘積項(xiàng)的個(gè)數(shù)最少。 （2）每個(gè)乘積項(xiàng)中的邏輯變量數(shù)最少。）每個(gè)乘

38、積項(xiàng)中的邏輯變量數(shù)最少。任務(wù)八任務(wù)八 化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)邏輯函數(shù)任務(wù)引入任務(wù)引入 一、邏輯代數(shù)運(yùn)算法則和基本定律一、邏輯代數(shù)運(yùn)算法則和基本定律1邏輯代數(shù)的運(yùn)算法則邏輯代數(shù)的運(yùn)算法則相關(guān)知識(shí)相關(guān)知識(shí)2邏輯代數(shù)的交換律、結(jié)合律和分配律邏輯代數(shù)的交換律、結(jié)合律和分配律3邏輯代數(shù)的吸收律邏輯代數(shù)的吸收律4邏輯代數(shù)的摩根定律（反演率）邏輯代數(shù)的摩根定律（反演率）二、邏輯函數(shù)的公式化簡(jiǎn)法二、邏輯函數(shù)的公式化簡(jiǎn)法 1用并項(xiàng)法化簡(jiǎn)邏輯函數(shù)用并項(xiàng)法化簡(jiǎn)邏輯函數(shù) 運(yùn)用公式，將兩項(xiàng)合并為一項(xiàng)，消去一個(gè)變量?！纠?-8】化簡(jiǎn)函數(shù)：YA(BCB C)A(BCBC)ABCA B CABCABC=AB(C+C)+AB(C+C

39、)AB+ABA(B+B)A2用吸收法化簡(jiǎn)邏輯函數(shù)用吸收法化簡(jiǎn)邏輯函數(shù)3用消去法化簡(jiǎn)邏輯函數(shù)用消去法化簡(jiǎn)邏輯函數(shù)運(yùn)用吸收律 A+AB=A，消去多余的與項(xiàng)。例如：Y=AB+AB(C+DE)=AB運(yùn)用吸收律 消去多余的邏輯變量。例如：A+AB=A+BY=A+AB+BC=A+B+BC=A+B+C4用配項(xiàng)法化簡(jiǎn)邏輯函數(shù)用配項(xiàng)法化簡(jiǎn)邏輯函數(shù)Y=AB+BC+BC+AB=AB+BC+(A+A)BC+AB(C+C)=AB+BC+ABC+A BC+ABC+ABC =AB(1+C)+BC(1+A)+AC(B+B)=AB+BC+AC三、邏輯函數(shù)的卡諾圖化簡(jiǎn)法三、邏輯函數(shù)的卡諾圖化簡(jiǎn)法1真值表與邏輯函數(shù)的最小項(xiàng)真值表與邏輯函數(shù)的最小項(xiàng) 每一個(gè)邏輯函數(shù)所表達(dá)的邏輯關(guān)系都可由與其對(duì)