計(jì)算機(jī)組成原理第二版課后習(xí)題答案解析

1、第1章計(jì)算機(jī)系統(tǒng)概論1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件硬件和軟件哪個(gè)更重要解：計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。2. 如何理解計(jì)算機(jī)的層次結(jié)構(gòu)答：計(jì)算機(jī)硬件、系統(tǒng)軟件和應(yīng)用軟件構(gòu)成了計(jì)算機(jī)系統(tǒng)的三個(gè)層次結(jié)構(gòu)。（1）硬件系統(tǒng)是最內(nèi)層的，它是整個(gè)計(jì)算機(jī)系統(tǒng)的基礎(chǔ)和核心。（2）系統(tǒng)軟件在硬件之外，為用戶提供一個(gè)基本操作界面。（3）應(yīng)用軟件在最外層，為用戶提供解決具體問題的應(yīng)用系統(tǒng)界面。通常將硬件系統(tǒng)之外的其余層稱為虛擬機(jī)。各層

2、次之間關(guān)系密切，上層是下層的擴(kuò)展，下層是上層的基礎(chǔ)，各層次的劃分不是絕對(duì)的。3. 說明高級(jí)語(yǔ)言、匯編語(yǔ)言和機(jī)器語(yǔ)言的差別及其聯(lián)系。答：機(jī)器語(yǔ)言是計(jì)算機(jī)硬件能夠直接識(shí)別的語(yǔ)言，匯編語(yǔ)言是機(jī)器語(yǔ)言的符號(hào)表示，高級(jí)語(yǔ)言是面向算法的語(yǔ)言。高級(jí)語(yǔ)言編寫的程序（源程序）處于最高層，必須翻譯成匯編語(yǔ)言，再由匯編程序匯編成機(jī)器語(yǔ)言（目標(biāo)程序）之后才能被執(zhí)行。4. 如何理解計(jì)算機(jī)組成和計(jì)算機(jī)體系結(jié)構(gòu)答：計(jì)算機(jī)體系結(jié)構(gòu)是指那些能夠被程序員所見到的計(jì)算機(jī)系統(tǒng)的屬性，如指令系統(tǒng)、數(shù)據(jù)類型、尋址技術(shù)組成及I/O機(jī)理等。計(jì)算機(jī)組成是指如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性，包含對(duì)程序員透明的硬件細(xì)節(jié)，如組成計(jì)算機(jī)系統(tǒng)的各個(gè)功

3、能部件的結(jié)構(gòu)和功能，及相互連接方法等。5. 馮？諾依曼計(jì)算機(jī)的特點(diǎn)是什么解：馮？諾依曼計(jì)算機(jī)的特點(diǎn)是：P8計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問；指令和數(shù)據(jù)均用二進(jìn)制表示；指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲(chǔ)器中的位置；指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；機(jī)器以運(yùn)算器為中心（原始馮？諾依曼機(jī)）6. 畫出計(jì)算機(jī)硬件組成框圖，說明各部件的作用及計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)。答：計(jì)算機(jī)硬件組成框圖如下:各部件的作用如下:控制器：整機(jī)的指揮中心，它使計(jì)算機(jī)的各個(gè)部件自

4、動(dòng)協(xié)調(diào)工作。運(yùn)算器：對(duì)數(shù)據(jù)信息進(jìn)行處理的部件，用來進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。存儲(chǔ)器：存放程序和數(shù)據(jù)，是計(jì)算機(jī)實(shí)現(xiàn)“存儲(chǔ)程序控制”的基礎(chǔ)。輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計(jì)算機(jī)可以接受并識(shí)別的信息形式的設(shè)備。輸出設(shè)備：將計(jì)算機(jī)處理的結(jié)果（二進(jìn)制信息）轉(zhuǎn)換成人類或其它設(shè)備可以接收和識(shí)別的信息形式的設(shè)備。計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有：機(jī)器字長(zhǎng)：指CPU次能處理的數(shù)據(jù)的位數(shù)。通常與CPU的寄存器的位數(shù)有關(guān)，字長(zhǎng)越長(zhǎng)，數(shù)的表示范圍越大，精度也越高。機(jī)器字長(zhǎng)也會(huì)影響計(jì)算機(jī)的運(yùn)算速度。數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)。存儲(chǔ)容量：指能存儲(chǔ)信息的最大容量，通常以字節(jié)來衡量。一般包含主存容量和輔存容

5、量。運(yùn)算速度：通常用MIPS（每秒百萬(wàn)條指令）、MFLOPS（每秒百萬(wàn)次浮點(diǎn)運(yùn)算）或CP（I執(zhí)行一條指令所需的時(shí)鐘周期數(shù)）來衡量。CPU執(zhí)行時(shí)間是指CPU對(duì)特定程序的執(zhí)行時(shí)間。主頻：機(jī)器內(nèi)部主時(shí)鐘的運(yùn)行頻率，是衡量機(jī)器速度的重要參數(shù)。吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周期。響應(yīng)時(shí)間：計(jì)算機(jī)系統(tǒng)對(duì)特定事件的響應(yīng)時(shí)間，如實(shí)時(shí)響應(yīng)外部中斷的時(shí)間等。7. 解釋下列概念：主機(jī)、CPU主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。解：P9-10主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲(chǔ)器MM合成為主機(jī)。CPU中央處理器，是計(jì)算

6、機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存??；由存儲(chǔ)體、各種邏輯部件及控制電路組成。存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。存儲(chǔ)字：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位。存儲(chǔ)字長(zhǎng)：一個(gè)存儲(chǔ)單元所存儲(chǔ)的二進(jìn)制代碼的總位數(shù)。存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。機(jī)器字長(zhǎng)：指CP

7、U次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。指令字長(zhǎng)：機(jī)器指令中二進(jìn)制代碼的總位數(shù)。8. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CP、IFLOPS解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。CPU：CentralProcessingUni，t中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。PCProgramCounter,程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。IR:InstructionRegister,指令寄存器，其功能是存放當(dāng)前正在執(zhí)行

8、的指令。CU:ControlUnit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU:ArithmeticLogicUnit,算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。ACCAccumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù),又能存放運(yùn)算結(jié)果的寄存器。MQ：Multiplier-QuotientRegister，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MAR：MemoryAddressRegiste，r存

9、儲(chǔ)器地址寄存器，在主存中用來存放欲訪問的存儲(chǔ)單元的地址。MDR：MemoryDataRegister，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲(chǔ)單元的數(shù)據(jù)。I/O:Input/Outputequipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS:MillionInstructionPerSecond,每秒執(zhí)行百萬(wàn)條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位9. 畫出主機(jī)框圖，分別以存數(shù)指令“STAM”和加法指令“ADDM”（M均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如-）。假設(shè)主存容

10、量為256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，指出圖中各寄存器的位數(shù)。解：主機(jī)框圖如P13圖所示。（1）STAM指令：PCMAR,MAR-MM,MMMDR,MDR-IR,OP（IRCU,Ad（IRMAR,ACCMDR,MARMM,WR（2）ADDM指令：PCMAR,MARMM,MMMDR,MDR-IR,OP（IRCU,Ad（IRMAR,RD,MMMDR,MDRX,ADD,ALUACCACCMDR,WR假設(shè)主存容量256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，ACCX、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。10. 指令和數(shù)據(jù)都存于存儲(chǔ)器中

11、，計(jì)算機(jī)如何區(qū)分它們解：計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。通過地址來源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令,由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。第2章計(jì)算機(jī)的發(fā)展及應(yīng)用1. 通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)答：P22主要以組成計(jì)算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。2. 舉例說明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。答：按照計(jì)算機(jī)的效率、速度、價(jià)格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計(jì)算機(jī)劃分為通用計(jì)算機(jī)和專用計(jì)算機(jī)。通用計(jì)算機(jī)適應(yīng)性強(qiáng)，但犧牲了

12、效率、速度和經(jīng)濟(jì)性，而專用計(jì)算機(jī)是最有效、最經(jīng)濟(jì)和最快的計(jì)算機(jī)，但適應(yīng)性很差。例如個(gè)人電腦和計(jì)算器。3. 什么是摩爾定律該定律是否永遠(yuǎn)生效為什么答：P23,否，P36第3章系統(tǒng)總線1. 什么是總線總線傳輸有何特點(diǎn)為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)答：P41總線是一種能由多個(gè)部件分時(shí)共享的公共信息傳送線路。總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只允許有一個(gè)部件向總線發(fā)送信息，但多個(gè)部件可以同時(shí)從總線上接收相同的信息。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。2. 總線如何分類什么是系統(tǒng)總線系統(tǒng)總線又分為幾類，它們各有何作用，是單向的，還是雙向的，它們與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)、存儲(chǔ)

13、單元有何關(guān)系答：按照連接部件的不同，總線可以分為片內(nèi)總線、系統(tǒng)總線和通信總線。系統(tǒng)總線是連接CPU主存、I/O各部件之間的信息傳輸線。系統(tǒng)總線按照傳輸信息不同又分為地址線、數(shù)據(jù)線和控制線。地址線是單向的，其根數(shù)越多，尋址空間越大，即CPU能訪問的存儲(chǔ)單元的個(gè)數(shù)越多；數(shù)據(jù)線是雙向的，其根數(shù)與存儲(chǔ)字長(zhǎng)相同，是機(jī)器字長(zhǎng)的整數(shù)倍。3. 常用的總線結(jié)構(gòu)有幾種不同的總線結(jié)構(gòu)對(duì)計(jì)算機(jī)的性能有什么影響舉例說明。答：略。見P52-55。4. 為什么要設(shè)置總線判優(yōu)控制常見的集中式總線控制有幾種各有何特點(diǎn)哪種方式響應(yīng)時(shí)間最快哪種方式對(duì)電路故障最敏感答：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；常見的集

14、中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線多，成本較高。5. 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。答：P46?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號(hào)線可以分時(shí)傳輸不同的信號(hào)?？偩€的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊

15、）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制：指總線傳送過程中雙方的時(shí)間配合方式。6. 試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合。異步通信：指沒有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。7. 畫圖說明異步通信中請(qǐng)求與回答有哪幾種互鎖

16、關(guān)系答：見P61-62,圖。8. 為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。9. 分離式通訊有何特點(diǎn)，主要用于什么系統(tǒng)答：分離式通訊的特點(diǎn)是：（1）各模塊欲占用總線使用權(quán)都必須提出申請(qǐng)；（2）在得到總線使用權(quán)后，主模塊在先定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔?，采用同步方式傳送，不再等待?duì)方的回答信號(hào)；（3）各模塊在準(zhǔn)備數(shù)據(jù)的過程中都不占用總線，使總線可接受其它模塊的請(qǐng)求；（4）總線被占用時(shí)都在做有效工作，或者通過它發(fā)送命令，或者通過它傳送數(shù)據(jù)，不存在空閑等待時(shí)間，充分利用了總線的占用，

17、從而實(shí)現(xiàn)了總線在多個(gè)主、從模塊間進(jìn)行信息交叉重疊并行傳送。分離式通訊主要用于大型計(jì)算機(jī)系統(tǒng)。10. 為什么要設(shè)置總線標(biāo)準(zhǔn)你知道目前流行的總線標(biāo)準(zhǔn)有哪些什么叫plugandplay哪些總線有這一特點(diǎn)答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISAEISAPCI等；plugandplay:即插即用，EISAPCI等具有此功能。11. 畫一個(gè)具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能aoa1Lbob1an12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：（1）設(shè)計(jì)一個(gè)

18、電路，在同一時(shí)間實(shí)現(xiàn)D-A、D-B和D-C寄存器間的傳送；（2）設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成D-總線；T1時(shí)刻完成總線-A;T2時(shí)刻完成A-總線；T3時(shí)刻完成總線-B。解：（1）由T打開三態(tài)門將D寄存器中的內(nèi)容送至總線bus,由cp脈沖同時(shí)將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時(shí)間關(guān)系如圖（1）所示。圖(1)(2)三態(tài)門1受T0+T1控制，以確保TO時(shí)刻D-總線，以及T1時(shí)刻總線-接收門1-A。三態(tài)門2受T2+T3控制，以確保T2時(shí)刻At總線，以及T3時(shí)刻總線接收門2B。TO、T1、T2、T3波形圖如圖(2)所示。BUSJ»r"三態(tài)門1T0+T1一接

19、收攵門2T3圖13. 什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)答：總線數(shù)據(jù)傳輸率即總線帶寬，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量。它與總線寬度和總線頻率有關(guān)，總線寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。14. 設(shè)總線的時(shí)鐘頻率為8MHZ,個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少解：由于：f=8MHz,T=1/f=1/8M秒，一個(gè)總線周期等于一個(gè)時(shí)鐘周期所以：總線帶寬=16/（1/8M）=128Mbps15. 在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHZ,假設(shè)總線最短傳輸周期為4個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率

20、。若想提高數(shù)據(jù)傳輸率，可采取什么措施解：總線傳輸周期=4*1/66M秒總線的最大數(shù)據(jù)傳輸率=32/（4/66M）=528Mbps若想提高數(shù)據(jù)傳輸率，可以提高總線時(shí)鐘頻率、增大總線寬度或者減少總線傳輸周期包含的時(shí)鐘周期個(gè)數(shù)。16. 在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止位。若要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2=12位故波特率為：（1+8+1+2）*120=1440bps比特率為：8*120=960bps存儲(chǔ)器1. 解釋概念：主存、輔存、CacheRAM、SRAMDRAMROM、PROMEPROM、EEPROM、

21、CDROM、FlashMemory。答：主存：主存儲(chǔ)器，用于存放正在執(zhí)行的程序和數(shù)據(jù)。CPU可以直接進(jìn)行隨機(jī)讀寫，訪問速度較高。輔存：輔助存儲(chǔ)器，用于存放當(dāng)前暫不執(zhí)行的程序和數(shù)據(jù)，以及一些需要永久保存的信息。Cache高速緩沖存儲(chǔ)器，介于CPU和主存之間，用于解決CPU和主存之間速度不匹配問題。RAM:半導(dǎo)體隨機(jī)存取存儲(chǔ)器，主要用作計(jì)算機(jī)中的主存。SRAM:靜態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。DRAM:動(dòng)態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。ROM：掩膜式半導(dǎo)體只讀存儲(chǔ)器。由芯片制造商在制造時(shí)寫入內(nèi)容，以后只能讀出而不能寫入。PROM:可編程只讀存儲(chǔ)器，由用戶根據(jù)需要確定寫入內(nèi)容，只能寫入一次。EPROM紫外線擦寫可

22、編程只讀存儲(chǔ)器。需要修改內(nèi)容時(shí)，現(xiàn)將其全部?jī)?nèi)容擦除，然后再編程。擦除依靠紫外線使浮動(dòng)?xùn)艠O上的電荷泄露而實(shí)現(xiàn)。EEPROM電擦寫可編程只讀存儲(chǔ)器。CDROM只讀型光盤。FlashMemory:閃速存儲(chǔ)器。或稱快擦型存儲(chǔ)器。2. 計(jì)算機(jī)中哪些部件可以用于存儲(chǔ)信息按速度、容量和價(jià)格/位排序說明。答：計(jì)算機(jī)中寄存器、Cache主存、硬盤可以用于存儲(chǔ)信息。按速度由高至低排序?yàn)椋杭拇嫫?、Cache主存、硬盤；按容量由小至大排序?yàn)椋杭拇嫫?、Cache主存、硬盤；按價(jià)格/位由高至低排序?yàn)椋杭拇嫫?、Cache主存、硬盤。3. 存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方為什么要分這些層次計(jì)算機(jī)如何管理這些層次答：存儲(chǔ)器的

23、層次結(jié)構(gòu)主要體現(xiàn)在Cache主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。Cache主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使

24、用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。4. 說明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：存取周期=存取時(shí)間+恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns,則存儲(chǔ)器的帶寬是多少解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬二1/200nsX32位二16

25、0M位/秒二20MB/秒=5M字/秒注意：字長(zhǎng)32位,不是16位。（注：1ns=10-9s）6. 某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB,按字編址它的尋址范圍是多少若主存以字節(jié)編址,試畫出主存字地址和字節(jié)地址的分配情況。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64K,如按字編址，其尋址范圍為：64K/(32/8)=16K字地址主存字地址和字節(jié)地址的分配情況:如圖字節(jié)地址0000H0001H0002H7. 一個(gè)容量為16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位解：

26、地址線和數(shù)據(jù)線的總和二14+32=46艮；選擇不同的芯片時(shí)，各需要的片數(shù)為：1KX4：(16KX32)/(1KX4)=16X8=128片2KX8：(16KX32)/(2KX8)=8X4=32片4KX4：(16KX32)/(4KX4)=4X8=32片16KX1:(16KX32)/(16KX1)=1X32=32片4KX8：(16KX32)/(4KX8)=:4X4=16片8KX8：(16KX32)/(8KX8)=2X4=8片8. 試比較靜態(tài)RAM和動(dòng)態(tài)RAM答：略。（參看課件）9. 什么叫刷新為什么要刷新說明刷新有幾種方法。解：刷新：對(duì)DRAM定期進(jìn)行的全部重寫過程；刷新原因：因電容泄漏而引起的DR

27、AM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU訪存死時(shí)間。分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無(wú)CPU訪存死時(shí)間。異步式：是集中式和分散式的折衷。10. 半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號(hào)的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)

28、方式。11. 一個(gè)8KX8位的動(dòng)態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256X256形式，存取周期為as。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少解：采用分散刷新方式刷新間隔為：2ms,其中刷新死時(shí)間為：256Xas=as采用分散刷新方式刷新間隔為：256X（as+Xas）=as采用異步刷新方式刷新間隔為：2ms12. 畫出用1024X4位的存儲(chǔ)芯片組成一個(gè)容量為64KX8位的存儲(chǔ)器邏輯框圖。要求將64K分成4個(gè)頁(yè)面，每個(gè)頁(yè)面分16組，指出共需多少片存儲(chǔ)芯片。解：設(shè)采用SRAM芯片，貝卩：總片數(shù)二（64KX8位）/（1024X4位）二64X2=128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)

29、構(gòu)上分為總體、頁(yè)面、組三級(jí),因此畫圖時(shí)也應(yīng)分三級(jí)畫。首先應(yīng)確定各級(jí)的容量：頁(yè)面容量二總?cè)萘?頁(yè)面數(shù)二64KX8/4=16KX8位，4片16KX8字串聯(lián)成64KX8位組容量=頁(yè)面容量/組數(shù)=16KX8位/16=1KX8位,16片1KX8位字串聯(lián)成16KX8位組內(nèi)片數(shù)二組容量/片容量二1KX8位/1KX4位二2片，兩片1KX4位芯片位并聯(lián)成1KX8位存儲(chǔ)器邏輯框圖：（略）。13. 設(shè)有一個(gè)64KX8位的RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡(jiǎn)稱存儲(chǔ)基元）欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種

30、解答。解：存儲(chǔ)基元總數(shù)二64KX8位二512K位=219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為：2axb=219;b=219-a；若a=19,b=1,總和=19+1=20；a=18,b=2,總和18+2=20；a17,b=4,總和=17+4=21；a16,b=8,總和=16+8=24；由上可看出：芯片字?jǐn)?shù)越少,芯片字長(zhǎng)越長(zhǎng),引腳數(shù)越多。芯片字?jǐn)?shù)減1、芯片位數(shù)均按2的冪變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小,這種芯片的引腳分配方案有兩種：地址線=19根,數(shù)據(jù)線=1

31、根；或地址線=18根,數(shù)據(jù)線=2根。14. 某8位微型機(jī)地址碼為18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器,試問：（1）該機(jī)所允許的最大主存空間是多少（2）若每個(gè)模塊板為32KX8位，共需幾個(gè)模塊板（3）每個(gè)模塊板內(nèi)共有幾片RAM芯片（4）共有多少片RAM（5）CPU如何選擇各模塊板解：（1）該機(jī)所允許的最大主存空間是：218X8位二256KX8位二256KB（2）模塊板總數(shù)=256KX8/32KX8=8塊（3）板內(nèi)片數(shù)二32KX8位/4KX4位=8X2=16片（4）總片數(shù)二16片X8=128片（5）CPU通過最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式

32、分配如下：模板號(hào)（3位）芯片號(hào)（3位）片內(nèi)地址（12位）15. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ（低電平有效）作訪存控制信號(hào)，R/W作讀寫命令信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)。（2）指出選用的存儲(chǔ)芯片類型及數(shù)量（3）詳細(xì)畫出片選邏輯。解：（1）地址空間分配圖：系統(tǒng)程序區(qū)（ROM共4KB）:0

33、000H-0FFFH用戶程序區(qū)（RAM共12KB）：1000H-3FFFH（2）選片：ROM:選擇4KX4位芯片2片，位并聯(lián)RAM:選擇4KX8位芯片3片，字串聯(lián)（RAM1地址范圍為:1000H-1FFFH,RAM2地址范圍為2000H-2FFFH,RAM3地址范圍為:3000H-3FFFH）（3）各芯片二進(jìn)制地址分配如下:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM00000000000000001,20000011111111111RAM000100000000000010001111111111111RAM0010000000000000200101

34、11111111111RAM001100000000000030011111111111111CPU和存儲(chǔ)器連接邏輯圖及片選邏輯如下圖（3）所示:圖（3）16. CPU假設(shè)同上題，現(xiàn)有8片8KX8位的RAM芯片與CPU相連，試回答：（1）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖；（2）寫出每片RAM的地址范圍；（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以AOOOH為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果解：（1）CPU與存儲(chǔ)器芯片連接邏輯圖：+5V（2）地址空間分配圖:RAMO:

35、0000H1FFFHRAM1：2000H3FFFHRAM2:4000H5FFFHRAM3:6000H7FFFHRAM4:8000H9FFFHRAM5:AOOOHBFFFHRAM6:COOOH1DFFFHRAM7:EOOOHFFFFH（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以AOOOH為起始地址的存儲(chǔ)芯片（RAM5）都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1）該片的CS端與WE端錯(cuò)連或短路；2）該片的CS端與CPU的mreq端錯(cuò)連或短路；3）該片的CS端與地線錯(cuò)連或短路。（4）如果地址線A13與CPU

36、斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。此時(shí)存儲(chǔ)器只能尋址A13=1的地址空間（奇數(shù)片），A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。若對(duì)A13=0的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯(cuò)誤地訪問到A13=1的對(duì)應(yīng)空間（奇數(shù)片）中去。17. 寫出1100、1101、1110、1111對(duì)應(yīng)的漢明碼。解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù)k=3位，（2k>=n+k+1）設(shè)校驗(yàn)位分別為cl、c2、c3，則漢明碼共4+3=7位，即:c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第1、2、4位c1=b4b3blc2=b4b2blc3=b3b

37、2bl當(dāng)有效信息為1100時(shí)，c3c2c1=110漢明碼為0111100。當(dāng)有效信息為1101時(shí)，c3c2c1=001漢明碼為1010101當(dāng)有效信息為1110時(shí)，c3c2c1=000漢明碼為0010110。當(dāng)有效信息為1111時(shí)，c3c2c1=111漢明碼為111111118. 已知收到的漢明碼（按配偶原則配置）為1100100、1100111、1100000、1100001，檢查上述代碼是否出錯(cuò)第幾位出錯(cuò)解：假設(shè)接收到的漢明碼為：c1'c2'b4'c3'b3'b2'b1'糾錯(cuò)過程如下：P1=C1'b4'b3'b

38、1'P2=C2'b4'b2'b1'P3=C3'b3'b2'b1'如果收到的漢明碼為1100100,則p3p2p仁011,說明代碼有錯(cuò),第3位（b4'出錯(cuò)，有效信息為：1100如果收到的漢明碼為1100111，則p3p2p1=111，說明代碼有錯(cuò),第7位（b1'出錯(cuò)，有效信息為：0110如果收到的漢明碼為1100000,則p3p2p仁110,說明代碼有錯(cuò),第6位（b2'出錯(cuò)，有效信息為：0010如果收到的漢明碼為1100001，則p3p2p1=001，說明代碼有錯(cuò),第1位（C1'出錯(cuò)，有效信息

39、為：000119. 已經(jīng)接收到下列漢明碼,分別寫出它們所對(duì)應(yīng)的欲傳送代碼。（11100000（按偶性配置（21100010（按偶性配置（31101001（按偶性配置（40011001（按奇性配置（51000000（按奇性配置（61110001（按奇性配置解：（一假設(shè)接收到的漢明碼為C1'C2'B4'C3'B3'B2'B1',按偶性配置則：P1=C1B4'B3'B1'P2=C2B4'B2'B1'P3=C3B3'B1'（1）如接收到的漢明碼為1100000，P1=1000=1P2

40、=1000=1P3=000=0P3P2P1=011第3位出錯(cuò)，可糾正為1110000,故欲傳送的信息為1000。（2）如接收到的漢明碼為1100010,P1=1000=1P2=1010=0P3=000=0P3P2P1=001第1位出錯(cuò)，可糾正為0100010,故欲傳送的信息為0010。（3）如接收到的漢明碼為1101001，P1=1001=0P2=1001=0P3=101=0P3P2P仁000傳送無(wú)錯(cuò)，故欲傳送的信息為0001。二）假設(shè)接收到的漢明碼為C1'C2'B4'C3'B3'B2'B1'，按奇性配置則：P1=C1'B4

41、9;B3'B1'1P2=C2'B4'B2'B1'1P3=C3'B3'B1'1（4）如接收到的漢明碼為0011001，P1=o1o11=1P2=01011=1P3=1011=1P3P2P1=111第7位出錯(cuò)，可糾正為0011000,故欲傳送的信息為1000。（5）如接收到的漢明碼為1000000，P1=10001=0P2=01001=0P3=0001=1P3P2P1=100第4位出錯(cuò)，可糾正為1001000,故欲傳送的信息為0000。（6）如接收到的漢明碼為1110001，P1=11011=0P2=11011=0P3=001

42、1=0P3P2P仁000傳送無(wú)錯(cuò)，故欲傳送的信息為100120. 欲傳送的二進(jìn)制代碼為1001101，用奇校驗(yàn)來確定其對(duì)應(yīng)的漢明碼，若在第6位出錯(cuò)，說明糾錯(cuò)過程。解：欲傳送的二進(jìn)制代碼為1001101，有效信息位數(shù)為n=7位，則漢明校驗(yàn)的校驗(yàn)位為k位，貝心2k>=n+k+1,k=4,進(jìn)行奇校驗(yàn)設(shè)校驗(yàn)位為C1C2C3C，4漢明碼為C1C2B7C3B6B5B4C4B3B2，B1C仁1B7B6B4B3B1=110111=1C2=1B7B5B4B2B1=110101=0C3=1B6B5B4=1001=0C4=1B3B2B1=1101=1故傳送的漢明碼為，若第6位(B5)出錯(cuò)，即接收的碼字為，則P

43、1=1C1'B7'B6'B4'B3'B1'=1110111=0P2=1C2'B7'B5'B4'B2'B1'=1011101=1P3=1C3'B6'B5'B4'=10011=1P4=1C4'B3'B2'B1'=11101=0P4P3P2P1=011(說明第6位出錯(cuò)，對(duì)第6位取反即完成糾錯(cuò)21. 為什么在漢明碼糾錯(cuò)過程中，新的檢測(cè)位P4P2P1的狀態(tài)即指出了編碼中錯(cuò)誤的信息位答：漢明碼屬于分組奇偶校驗(yàn)，P4P2P1=000說明接收方生成的校

44、驗(yàn)位和收到的校驗(yàn)位相同，否貝不同說明出錯(cuò)。由于分組時(shí)校驗(yàn)位只參加一組奇偶校驗(yàn)，有效信息參加至少兩組奇偶校驗(yàn)，若果校驗(yàn)位出錯(cuò),P4P2P1的某一位將為1,剛好對(duì)應(yīng)位號(hào)4、2、1;若果有效信息出錯(cuò),將引起P4P2P1中至少兩位為1,女口B1出錯(cuò)，將使P4P1均為1,P2=0,P4P2P1=101,22. 某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取什么措施畫圖說明。解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取八體交叉存取技術(shù),23. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用m/IO作為訪問存儲(chǔ)器或I/O的控制信號(hào)（高電平為訪

45、存，低電平為訪I/O），WR（低電平有效）為寫命令，RD（低電平有效）為讀命令。設(shè)計(jì)一個(gè)容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲(chǔ)器?，F(xiàn)有下圖所示的AiAO存儲(chǔ)器芯片和138譯碼器CERAM;OEWE»DnDO畫出CPU和存儲(chǔ)器芯片（芯片容量自定）的連接圖，并寫出圖中每個(gè)存儲(chǔ)芯片的地址范圍（用十六進(jìn)制數(shù)表示）。解：8體低位交叉并行存儲(chǔ)器的每個(gè)存儲(chǔ)體容量為64KB8=8KB,因此應(yīng)選擇8KBRAM芯片，芯片地址線12根（A0-A12）,數(shù)據(jù)線8根（D0-D7），用138譯碼器進(jìn)行存儲(chǔ)體的選擇。設(shè)計(jì)如下：o.5V+G2A74138MREQA0A1A2A15A3CPUDOD7WR&

46、quot;rd"G2BY3DY2Y12)YO3AOA12.RAMOCEOEWE4-DOD7IAOA12CE_RAM1LOEDOD7WEAOA12RAM3AOA123WEDOD7RAM2CEWEDOD7RAM7CEWED7A12_24. 一個(gè)4體低位交叉的存儲(chǔ)器，假設(shè)存儲(chǔ)周期為T,CPU每隔1/4存取周期啟動(dòng)一個(gè)存儲(chǔ)體，試問依次訪問64個(gè)字需多少個(gè)存取周期解:4體低位交叉的存儲(chǔ)器的總線傳輸周期為t,t二T4,依次訪問64個(gè)字所需時(shí)間為:t=T+(64-1)t=T+63T4=25. 什么是“程序訪問的局部性”存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理答：程序運(yùn)行的局部性原理指：在一小段時(shí)

47、間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（大約5:1）。存儲(chǔ)系統(tǒng)中Cache主存層次和主存-輔存層次均采用了程序訪問的局部性原理。26. 計(jì)算機(jī)中設(shè)置Cache的作用是什么能否將Cache的容量擴(kuò)大，最后取代主存，為什么答：計(jì)算機(jī)中設(shè)置Cache的作用是解決CPU和主存速度不匹配問題。不能將Cache的容量擴(kuò)大取代主存，原因是：（1）Cache容量越大成本越高，難以滿足人們追求低價(jià)格的要求；（2）如果取消主存，當(dāng)CPU訪問Cache失敗時(shí)，需要將輔存的內(nèi)容調(diào)入Cache再由CPU訪問，

48、造成CPU等待時(shí)間太長(zhǎng)，損失更大。27. Cache做在CPU芯片內(nèi)有什么好處將指令Cache和數(shù)據(jù)Cache分開又有什么好處答：Cache做在CPU芯片內(nèi)主要有下面幾個(gè)好處：（1）可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時(shí)不必占用外部總線。（2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。(3) 可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高。將指令Cache和數(shù)據(jù)Cache分開有如下好處：1) 可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。2)

49、 指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性。3) 數(shù)據(jù)Cache對(duì)不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)(例32位)，也可支持浮點(diǎn)數(shù)據(jù)(如64位)。補(bǔ)充：Cache結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)Cache(L1)和主存之間再設(shè)一個(gè)片外Cache(L2)，片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。28. 設(shè)主存容量為256K字，Cache容量為2K字，塊長(zhǎng)為4。(1) 設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)(2)在直接映射方式下，設(shè)計(jì)主存地址格式。(3)在四路組相聯(lián)映射

50、方式下，設(shè)計(jì)主存地址格式。(4)在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。(5)若存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，寫出上述三種映射方式下主存的地址格式解：（1）Cache容量為2K字，塊長(zhǎng)為4,Cache共有2K/4=211/22=29=512塊，Cache字地址9位，字塊內(nèi)地址為2位因此，Cache地址格式設(shè)計(jì)如下：Cache字塊地址（9位）字塊內(nèi)地址（2位）（2）主存容量為256K字=218字，主存地址共18位，共分256K4=216塊，主存字塊標(biāo)記為18-9-2=7位。直接映射方式下主存地址格式如下：主存字塊標(biāo)記（7位）Cache字塊地址（9位）字塊內(nèi)地址（2位）（3）根據(jù)四路組相聯(lián)的條

51、件，一組內(nèi)共有4塊，得Cache共分為5124=128=7組，主存字塊標(biāo)記為18-7-2=9位，主存地址格式設(shè)計(jì)如下：主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址（2位）（4）在全相聯(lián)映射方式下，主存字塊標(biāo)記為18-2=16位，其地址格式如下：主存字塊標(biāo)記（16位）字塊內(nèi)地址（2位）（5）若存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，則主存容量為256K*324=221B,Cache容量為2K*324=214B,塊長(zhǎng)為4*32/4=32B=25B,字塊內(nèi)地址為5位，在直接映射方式下，主存字塊標(biāo)記為21-9-5=7億主存地址格式為：主存字塊標(biāo)記（7位）Cache字塊地址（9位）字塊內(nèi)地址（5位）在四路組

52、相聯(lián)映射方式下，主存字塊標(biāo)記為21-7-5=9億主存地址格式為：主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址（5位）在全相聯(lián)映射方式下，主存字塊標(biāo)記為21-5=16位，主存地址格式為：主存字塊標(biāo)記（16位）字塊內(nèi)地址（5位）29假設(shè)CPU執(zhí)行某段程序時(shí)共訪問Cache命中4800次，訪問主存200次，已知Cache的存取周期為30ns,主存的存取周期為150ns,求Cache的命中率以及Cache主存系統(tǒng)的平均訪問時(shí)間和效率，試問該系統(tǒng)的性能提高了多少倍解：Cache被訪問命中率為：4800/（4800+200）=2425=96%則Cache主存系統(tǒng)的平均訪問時(shí)間為：ta=*30ns+*150

53、ns二Cache主存系統(tǒng)的訪問效率為：e=tc/ta*100%=30/*100%=%性能為原來的150ns/二倍，即提高了倍。30. 一個(gè)組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和高速存儲(chǔ)器的地址各為幾位畫出主存地址格式。解：cache組數(shù)：644=16，Cache容量為：64*128=213字，cache地址13位主存共分409816=256區(qū)，每區(qū)16塊主存容量為：4096*128=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）31. 設(shè)主存容量為1MB,采用直接映射

54、方式的Cache容量為16KB,塊長(zhǎng)為4,每字32位。試問主存地址為ABCDEH的存儲(chǔ)單元在Cache中的什么位置解：主存和Cache按字節(jié)編址，Cache容量16KB=24B，地址共格式為14位，分為16KB/（4*378B）=210塊，每塊4*32/8=16B=2fe，Cache地址格式為：Cache字塊地址（10位）字塊內(nèi)地址（4位）主存容量1MB=220B,地址共格式為20位，分為1MB/（4*32/8B）=216塊，每塊24B,采用直接映射方式，主存字塊標(biāo)記為20-14=6位，主存地址格式為：主存字塊標(biāo)記（6位）Cache字塊地址（10位）字塊內(nèi)地址（4位）主存地址為ABCDEH=10101011110011011110B主存字塊標(biāo)記為101010,Cache字塊地址為1111001101