第12章組合邏輯電路

1、第第12章章 組合邏輯電路組合邏輯電路12.1 小規(guī)模集成組合邏輯電路的分析小規(guī)模集成組合邏輯電路的分析12.2 中規(guī)模集成組合邏輯電路的功能與中規(guī)模集成組合邏輯電路的功能與應(yīng)用應(yīng)用12.1 小規(guī)模集成組合邏輯電路的分析小規(guī)模集成組合邏輯電路的分析12. 1. 1組合邏輯電路的分析方法組合邏輯電路的分析方法組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。路的邏輯功能。分析的主要步驟如下分析的主要步驟如下:由邏輯電路圖寫輸出邏輯表達(dá)式。由邏輯電路圖寫輸出邏輯表達(dá)式。適當(dāng)化簡(jiǎn)邏輯表達(dá)式。適當(dāng)化簡(jiǎn)邏輯表達(dá)式。列真值表。列真值表。概

2、述邏輯功能。概述邏輯功能。下一頁返回12.1 小規(guī)模集成組合邏輯電路的分析小規(guī)模集成組合邏輯電路的分析12.1.2組合邏輯電路的分析舉例組合邏輯電路的分析舉例例例12-1 分析分析圖圖12-1所示的組合邏輯電路所示的組合邏輯電路解解 在圖中引人中間變量在圖中引人中間變量F1, F2和和F3.則則分別寫輸出分別寫輸出S和和C的邏輯表達(dá)式并化簡(jiǎn)的邏輯表達(dá)式并化簡(jiǎn):將將A、B的的4種取值分別代人上式種取值分別代人上式.可得到中間變量可得到中間變量F1、F2、F3的真值表的真值表.進(jìn)一步可得到進(jìn)一步可得到S,C的真值表如的真值表如表表12-1所示。所示。上一頁 下一頁返回12.1 小規(guī)模集成組合邏輯電

3、路的分析小規(guī)模集成組合邏輯電路的分析 概述邏輯功能。分析表概述邏輯功能。分析表12-1真值表，可認(rèn)為真值表，可認(rèn)為AB是兩個(gè)一是兩個(gè)一位二進(jìn)制數(shù)，則位二進(jìn)制數(shù)，則S(Sum)是它們的和，是它們的和，C ( Carry)是向高是向高位的進(jìn)位?？梢?，電路的功能為實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的相位的進(jìn)位?？梢?，電路的功能為實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的相加。該電路不考慮低位的進(jìn)位，所以稱為半加器加。該電路不考慮低位的進(jìn)位，所以稱為半加器HA(Half Adder)。圖圖12-2是半加器的邏輯符號(hào)。是半加器的邏輯符號(hào)。例例12-2 分析分析圖圖12-3所示的組合邏輯電路所示的組合邏輯電路解解 在圖中引人中間變量在圖中

4、引人中間變量F，則，則上一頁 下一頁返回12.1 小規(guī)模集成組合邏輯電路的分析小規(guī)模集成組合邏輯電路的分析分別寫輸出邏輯表達(dá)式并化簡(jiǎn)為分別寫輸出邏輯表達(dá)式并化簡(jiǎn)為將將An,、Bn和和Cn-1的的8種取值分別代入上式種取值分別代入上式.可得到中間變可得到中間變量量F,Y=AnBn、W=FCn-1的真值表的真值表.進(jìn)一步可得到進(jìn)一步可得到Sn和和Cn的真值表如的真值表如表表12-2所示。所示。上一頁 下一頁返回12.1 小規(guī)模集成組合邏輯電路的分析小規(guī)模集成組合邏輯電路的分析 概述邏輯功能。分析表概述邏輯功能。分析表12-2所示真值表可知，電路實(shí)現(xiàn)所示真值表可知，電路實(shí)現(xiàn)全加器全加器FA ( Fu

5、ll Adder)的邏輯功能。輸入的邏輯功能。輸入An和和Bn為一位為一位二進(jìn)制數(shù)，二進(jìn)制數(shù)，Cn-1為低位的進(jìn)位，輸出為低位的進(jìn)位，輸出Sn為本位的和，為本位的和，Cn為本為本位的進(jìn)位。全加器能把本位兩個(gè)一位二進(jìn)制加數(shù)和來自低位位的進(jìn)位。全加器能把本位兩個(gè)一位二進(jìn)制加數(shù)和來自低位的進(jìn)位三者相加，并得到求和結(jié)果和該位的進(jìn)位信號(hào)，的進(jìn)位三者相加，并得到求和結(jié)果和該位的進(jìn)位信號(hào)，圖圖12-4是全加器的邏輯符號(hào)。是全加器的邏輯符號(hào)。上一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用中規(guī)模集成中規(guī)模集成(MSI)器件是指每片在器件是指每片在100個(gè)門以下的集成芯

6、片。個(gè)門以下的集成芯片。*12. 2. 1編碼器編碼器在數(shù)字系統(tǒng)中在數(shù)字系統(tǒng)中.用若干位二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼用若干位二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等多個(gè)特定對(duì)象的過程等多個(gè)特定對(duì)象的過程.稱為編碼。實(shí)現(xiàn)編碼的電路稱為編碼稱為編碼。實(shí)現(xiàn)編碼的電路稱為編碼器。器。1.編碼器的基本原理編碼器的基本原理如如圖圖12-5所示是編碼器的方框圖。輸入是所示是編碼器的方框圖。輸入是I0IN-1:共共N個(gè)待個(gè)待編碼的數(shù)字信號(hào)編碼的數(shù)字信號(hào).如如101鍵盤共有鍵盤共有101個(gè)鍵個(gè)鍵.每個(gè)鍵只有兩種每個(gè)鍵只有兩種狀態(tài)狀態(tài)按下按下(提編碼請(qǐng)求提編碼請(qǐng)求)或末按下或末按下.則每個(gè)鍵對(duì)應(yīng)只有兩種取則每個(gè)鍵對(duì)

7、應(yīng)只有兩種取值值0或或1。輸出是。輸出是n位二進(jìn)制代碼位二進(jìn)制代碼Y0Yn-1,如表示如表示101鍵鍵盤上的數(shù)字、大小寫字母和運(yùn)算符號(hào)等的盤上的數(shù)字、大小寫字母和運(yùn)算符號(hào)等的7位位ASCII碼碼.表示表示十進(jìn)制數(shù)的十進(jìn)制數(shù)的1位位8421 BCD碼。輸入信號(hào)個(gè)數(shù)碼。輸入信號(hào)個(gè)數(shù)N和代碼位數(shù)和代碼位數(shù)n應(yīng)滿足編碼原則應(yīng)滿足編碼原則:下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用2.二進(jìn)制優(yōu)先編碼器二進(jìn)制優(yōu)先編碼器如如圖圖12-6所示是三位二進(jìn)制所示是三位二進(jìn)制(8線一線一3線線)優(yōu)先編碼器優(yōu)先編碼器74LS148的引腳排列圖和邏輯符號(hào)的引腳排列圖和邏輯

8、符號(hào).表表12-3是是74LS148的功能表從功能表可以分析的功能表從功能表可以分析74LS148的功能。的功能。編碼輸入端編碼輸入端 低電平時(shí)提出編碼請(qǐng)求低電平時(shí)提出編碼請(qǐng)求(稱為低電平有稱為低電平有效效).用邏輯符號(hào)上的用邏輯符號(hào)上的“一一”號(hào)表示低電平有效號(hào)表示低電平有效.其中其中 的的優(yōu)先權(quán)最高優(yōu)先權(quán)最高. 的優(yōu)先權(quán)最低。的優(yōu)先權(quán)最低。編碼輸出端編碼輸出端 為反碼輸出為反碼輸出.在邏輯符號(hào)上用在邏輯符號(hào)上用“一一”表示反碼輸出反碼輸出表示輸出代碼為反碼表示反碼輸出反碼輸出表示輸出代碼為反碼.如對(duì)如對(duì) 編碼為編碼為“111”的反碼的反碼“000”。上一頁 下一頁返回12. 2 中規(guī)模集成

9、組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用選通輸入端選通輸入端 為低電平有效選通為低電平有效選通.即即 時(shí)允許編碼時(shí)允許編碼. 時(shí)禁止編碼時(shí)禁止編碼(如功能表第如功能表第1行所示行所示)。選通輸出端選通輸出端 和擴(kuò)展輸出端和擴(kuò)展輸出端 可用于擴(kuò)展編碼器的功能?？捎糜跀U(kuò)展編碼器的功能。當(dāng)當(dāng) .表示允許編碼表示允許編碼( ).但無有效編碼請(qǐng)求但無有效編碼請(qǐng)求(所所有編碼輸入端都無效為有編碼輸入端都無效為1).如功能表第如功能表第2行所不。當(dāng)行所不。當(dāng) =0.表示允許編碼表示允許編碼( ).且正在且正在(對(duì)編碼輸入端中提出編碼請(qǐng)對(duì)編碼輸入端中提出編碼請(qǐng)求且優(yōu)先權(quán)最高的求且優(yōu)先權(quán)最高的

10、)進(jìn)行編碼進(jìn)行編碼.如功能表第如功能表第310行所示。行所示。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用3.二二-十進(jìn)制十進(jìn)制(10線線-4線線)優(yōu)先編碼器優(yōu)先編碼器如如圖圖12-7所示是二所示是二-十進(jìn)制十進(jìn)制(10線線-4線線)優(yōu)先編碼器優(yōu)先編碼器74LS147的引腳排列圖和邏輯符號(hào)。的引腳排列圖和邏輯符號(hào)。表表12-4是是74LS147的功能表從功能表可以分析的功能表從功能表可以分析74LS147的功能。的功能。 74LS147有有4位位8421 BCD碼反碼輸出端碼反碼輸出端 ，有有9個(gè)低電平有效的編碼輸入端，優(yōu)先權(quán)級(jí)從個(gè)低電平有

11、效的編碼輸入端，優(yōu)先權(quán)級(jí)從 到到 遞減，遞減，即即 的優(yōu)先權(quán)最高。的優(yōu)先權(quán)最高。 為隱含的輸入端，由于優(yōu)先權(quán)級(jí)最為隱含的輸入端，由于優(yōu)先權(quán)級(jí)最低，因此，當(dāng)?shù)?，因此，?dāng) 到到 都無有效編碼請(qǐng)求時(shí)，則認(rèn)為都無有效編碼請(qǐng)求時(shí)，則認(rèn)為 提出提出編碼請(qǐng)求，輸出編碼為編碼請(qǐng)求，輸出編碼為 對(duì)應(yīng)對(duì)應(yīng)0000的反碼的反碼1111。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用12. 2. 2譯碼器譯碼器譯碼是編碼的逆過程，是將給定的二進(jìn)制代碼譯碼是編碼的逆過程，是將給定的二進(jìn)制代碼“翻譯翻譯”成編成編碼時(shí)賦子的原意。實(shí)現(xiàn)譯碼功能的電路稱為譯碼器。碼時(shí)賦子的原

12、意。實(shí)現(xiàn)譯碼功能的電路稱為譯碼器。1.二進(jìn)制譯碼器二進(jìn)制譯碼器二進(jìn)制譯碼器又稱為變量譯碼器，有二進(jìn)制譯碼器又稱為變量譯碼器，有n線輸入線輸入-2n線輸出，每線輸出，每一個(gè)輸出信號(hào)與輸入信號(hào)的一個(gè)取值組合相對(duì)應(yīng)。常用的有一個(gè)輸出信號(hào)與輸入信號(hào)的一個(gè)取值組合相對(duì)應(yīng)。常用的有3線線-8線、線、4線線-16線譯碼器，如線譯碼器，如74LS138,74LS154等。等。如如圖圖12-8所示是三位二進(jìn)制所示是三位二進(jìn)制(3線線-8線線)譯碼器譯碼器74LS138的的引腳排列圖和邏輯符號(hào)。引腳排列圖和邏輯符號(hào)。表表12-5是是74LS138的功能表。的功能表。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯

13、電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用譯碼輸入端譯碼輸入端A2、A1、A0可輸入可輸入3位二進(jìn)制代碼位二進(jìn)制代碼.共有共有8種輸入種輸入取值組合。二進(jìn)制譯碼器是存儲(chǔ)器的組成部分取值組合。二進(jìn)制譯碼器是存儲(chǔ)器的組成部分.在存儲(chǔ)器中用在存儲(chǔ)器中用二進(jìn)制代碼表示存儲(chǔ)單元的地址二進(jìn)制代碼表示存儲(chǔ)單元的地址.所以又稱二進(jìn)制譯碼器為地所以又稱二進(jìn)制譯碼器為地址譯碼器址譯碼器.將譯碼輸入端稱為地址輸入端。將譯碼輸入端稱為地址輸入端。譯碼輸出端譯碼輸出端 為低電平有效為低電平有效.即當(dāng)譯碼器處于工作狀態(tài)即當(dāng)譯碼器處于工作狀態(tài)時(shí)時(shí).每輸入一個(gè)二進(jìn)制代碼將使對(duì)應(yīng)的一個(gè)譯碼輸出端為低電每輸入一個(gè)二進(jìn)制代

14、碼將使對(duì)應(yīng)的一個(gè)譯碼輸出端為低電平平(稱為稱為“譯中譯中”).其它輸出端均為高電平。用邏輯符號(hào)上方其它輸出端均為高電平。用邏輯符號(hào)上方的的“-”號(hào)表示號(hào)表示“譯中譯中”時(shí)為低電平。時(shí)為低電平。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用控制輸入端控制輸入端STA 、 和和 又稱使能端又稱使能端EN (Enable).僅當(dāng)僅當(dāng)STA=1、 (即即 )時(shí)時(shí).譯譯碼器處于工作狀態(tài)。否則碼器處于工作狀態(tài)。否則.譯碼器禁止工作譯碼器禁止工作.所有輸出端均為所有輸出端均為無效的高電平。使能端又叫做片選端無效的高電平。使能端又叫做片選端CS(Chip S

15、elect).利利用片選端可以方便地?cái)U(kuò)展譯碼器的功能。用片選端可以方便地?cái)U(kuò)展譯碼器的功能。如如圖圖12-9所示電路實(shí)現(xiàn)用兩片所示電路實(shí)現(xiàn)用兩片3線線-8線譯碼器線譯碼器74LS138擴(kuò)擴(kuò)展成展成4線線-16線譯碼器。線譯碼器。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用*2.二二-十進(jìn)制譯碼器十進(jìn)制譯碼器二二-十進(jìn)制譯碼器能將輸入的十進(jìn)制譯碼器能將輸入的4位位BCD碼譯成碼譯成10個(gè)譯碼輸出個(gè)譯碼輸出信號(hào)信號(hào)(十進(jìn)制數(shù)十進(jìn)制數(shù))，又稱為，又稱為BCD碼譯碼器。碼譯碼器。圖圖12-10是二是二-十十進(jìn)制進(jìn)制(4線線-10線線)譯碼器譯碼器74

16、LS42的引腳排列圖和邏輯符號(hào)，的引腳排列圖和邏輯符號(hào)，表表12-6是是74LS42的功能表。的功能表。由譯碼器由譯碼器74LS42的功能表可知，當(dāng)輸入是的功能表可知，當(dāng)輸入是8421 BCD碼碼時(shí)時(shí).將使對(duì)應(yīng)的一個(gè)譯碼輸出端將使對(duì)應(yīng)的一個(gè)譯碼輸出端“譯中譯中”為低電平。當(dāng)輸入不為低電平。當(dāng)輸入不是是8421 BCD碼碼(稱為偽碼稱為偽碼)時(shí)時(shí).沒有輸出被沒有輸出被“譯中譯中”，所有，所有輸出端均為高電平。輸出端均為高電平。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用3.數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器在數(shù)字系統(tǒng)在數(shù)字系統(tǒng)(特別是數(shù)字測(cè)量?jī)x表和

17、數(shù)控設(shè)備特別是數(shù)字測(cè)量?jī)x表和數(shù)控設(shè)備)中中.常常需要將常常需要將用用BCD碼表示的十進(jìn)制數(shù)字顯示出來碼表示的十進(jìn)制數(shù)字顯示出來.以便讀取測(cè)量和運(yùn)算以便讀取測(cè)量和運(yùn)算的結(jié)果或監(jiān)視數(shù)字系統(tǒng)的工作情況的結(jié)果或監(jiān)視數(shù)字系統(tǒng)的工作情況.這就需要用到數(shù)字顯示電這就需要用到數(shù)字顯示電路。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動(dòng)器和顯示器等部路。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動(dòng)器和顯示器等部分組成，如分組成，如圖圖12-11所示。所示。 下面分別介紹顯示器和顯示譯碼器下面分別介紹顯示器和顯示譯碼器/驅(qū)動(dòng)器。驅(qū)動(dòng)器。(1)七段顯示數(shù)碼管七段顯示數(shù)碼管常見的數(shù)字顯示器件有半導(dǎo)體數(shù)碼管、液晶常見的數(shù)字顯示器件有半導(dǎo)體數(shù)

18、碼管、液晶(Liquid Crystal Display.簡(jiǎn)稱簡(jiǎn)稱LCD)等。半導(dǎo)體數(shù)碼管又稱為等。半導(dǎo)體數(shù)碼管又稱為L(zhǎng)ED數(shù)碼管數(shù)碼管.LED是發(fā)光二極管是發(fā)光二極管(LightEmitting Diode)的簡(jiǎn)的簡(jiǎn)稱。數(shù)字顯示方式一般有字形重疊式、分段式和點(diǎn)矩陣式稱。數(shù)字顯示方式一般有字形重疊式、分段式和點(diǎn)矩陣式.本本書只討論七段顯示書只討論七段顯示LED數(shù)碼管。數(shù)碼管。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用LED數(shù)碼管由多個(gè)數(shù)碼管由多個(gè)LED分段封裝而成，使不同段發(fā)光，可以分段封裝而成，使不同段發(fā)光，可以顯示不同的字形。顯示不同

19、的字形。圖圖12-12(a)是一個(gè)七段顯示是一個(gè)七段顯示 LED數(shù)碼管數(shù)碼管的外形圖，的外形圖，ag為七段筆劃，為七段筆劃，h為小數(shù)點(diǎn)。根據(jù)為小數(shù)點(diǎn)。根據(jù)LED內(nèi)部接內(nèi)部接法不同，七段顯示法不同，七段顯示 LED數(shù)碼管有共陰型和共陽型兩種形式，數(shù)碼管有共陰型和共陽型兩種形式，如如圖圖12-12(b)和和(c)所示。若將共陰型所示。若將共陰型LED數(shù)碼管的公共數(shù)碼管的公共陰極接地，當(dāng)輸入端。陰極接地，當(dāng)輸入端。ag中某段為高電平時(shí)，則該段被點(diǎn)中某段為高電平時(shí)，則該段被點(diǎn)亮亮;若將共陽型若將共陽型LED數(shù)碼管的公共陽極接電源，當(dāng)輸入端。數(shù)碼管的公共陽極接電源，當(dāng)輸入端。ag中某段為低電平時(shí)中某段為

20、低電平時(shí).則該段被點(diǎn)亮。一般則該段被點(diǎn)亮。一般LED的工作電的工作電壓為壓為1. 53V.正常工作電流為正常工作電流為510 mA.不允許超過最大不允許超過最大值值(通常為通常為30-50 mA)。 上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用(2)七段顯示譯碼器七段顯示譯碼器/驅(qū)動(dòng)器驅(qū)動(dòng)器LED數(shù)碼管通常采用數(shù)碼管通常采用圖圖12-13所示的七段字形顯示方式來表所示的七段字形顯示方式來表示示09十個(gè)數(shù)字。七段顯示器譯碼器能將輸入的十個(gè)數(shù)字。七段顯示器譯碼器能將輸入的4位位BCD碼碼翻譯成。翻譯成。ag七個(gè)輸出，以使七段顯示七個(gè)輸出，以使七

21、段顯示LED數(shù)碼管各對(duì)應(yīng)段數(shù)碼管各對(duì)應(yīng)段發(fā)光。常用的與共陰型發(fā)光。常用的與共陰型LED數(shù)碼管配合使用的顯示譯碼器有數(shù)碼管配合使用的顯示譯碼器有74LS48 , 74LS49 , 74LS248 , 74LS249 , CC4511等，這些顯示譯碼器的輸出端高電平有效。等，這些顯示譯碼器的輸出端高電平有效。如如圖圖12-14所示是七段顯示譯碼器所示是七段顯示譯碼器/驅(qū)動(dòng)器驅(qū)動(dòng)器74LS49的引腳的引腳排列圖和邏輯符號(hào)排列圖和邏輯符號(hào).表表12-7是是74LS49的功能表。的功能表。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用輸入端輸入端D、C

22、、B、A的的D為最高位為最高位.A為最低位。當(dāng)輸入的是為最低位。當(dāng)輸入的是8421 BCD碼時(shí)碼時(shí).輸出端。輸出端。ag中相應(yīng)字段中相應(yīng)字段“譯中譯中”為高電為高電平平.顯示數(shù)字顯示數(shù)字09。當(dāng)輸入的不是。當(dāng)輸入的不是8421 BCD碼時(shí)碼時(shí).數(shù)碼管顯數(shù)碼管顯示一些特殊的符號(hào)或無顯示。由于輸出端示一些特殊的符號(hào)或無顯示。由于輸出端“譯中譯中”時(shí)為高時(shí)為高電平電平.應(yīng)當(dāng)選用共陰型的應(yīng)當(dāng)選用共陰型的LED數(shù)碼管與之配合使用。數(shù)碼管與之配合使用。 是滅燈控制輸入端是滅燈控制輸入端.當(dāng)當(dāng) 時(shí)時(shí).譯碼器正常譯碼譯碼器正常譯碼;若若 ,7個(gè)輸出端全都不個(gè)輸出端全都不“譯中譯中”.譯碼器處于滅燈狀態(tài)。譯碼器

23、處于滅燈狀態(tài)。靈活使用靈活使用 信號(hào)信號(hào).可實(shí)現(xiàn)數(shù)字閃爍、將數(shù)字首尾部多余的可實(shí)現(xiàn)數(shù)字閃爍、將數(shù)字首尾部多余的0熄滅等功能熄滅等功能上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用12. 2. 3數(shù)據(jù)選擇器數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱多路選擇開關(guān)數(shù)據(jù)選擇器又稱多路選擇開關(guān)(Multiplexer，簡(jiǎn)稱，簡(jiǎn)稱MUX).其功能是在地址輸入信號(hào)控制下其功能是在地址輸入信號(hào)控制下.選擇多個(gè)輸入數(shù)據(jù)中的一個(gè)選擇多個(gè)輸入數(shù)據(jù)中的一個(gè)傳送到輸出端傳送到輸出端.相當(dāng)于一個(gè)單刀多擲開關(guān)。常見的相當(dāng)于一個(gè)單刀多擲開關(guān)。常見的MSI數(shù)據(jù)選數(shù)據(jù)選擇器有擇器有4選選1,8選

24、選1,16選選1。 如如圖圖12-16所示是一個(gè)所示是一個(gè)4選選1數(shù)據(jù)選擇器的功能示意圖。數(shù)據(jù)選擇器的功能示意圖。Y是輸出端是輸出端.D0 D3是數(shù)據(jù)輸入端是數(shù)據(jù)輸入端.A1、A0是地址輸入端。當(dāng)是地址輸入端。當(dāng)A1A0分別處于四種狀態(tài)分別處于四種狀態(tài)00,01,10,11時(shí)時(shí).分別選擇分別選擇D0、D1、D2、D3從從Y端輸出。端輸出。8選選1和和16選選1的功能類似的功能類似.只是輸入端只是輸入端個(gè)數(shù)更多。個(gè)數(shù)更多。n位地址輸入端允許有位地址輸入端允許有2n個(gè)數(shù)據(jù)輸入端個(gè)數(shù)據(jù)輸入端上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用1.雙雙4選

25、選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153是雙是雙4選選1數(shù)據(jù)選擇器，它內(nèi)部有兩個(gè)數(shù)據(jù)選擇器，它內(nèi)部有兩個(gè)4選選1MUX，地址輸入端地址輸入端A1、A0為兩個(gè)為兩個(gè)MUX公用，每個(gè)公用，每個(gè)MUX分別有獨(dú)立分別有獨(dú)立的數(shù)據(jù)輸入端的數(shù)據(jù)輸入端D0D3、數(shù)據(jù)輸出端、數(shù)據(jù)輸出端Y和控制輸入端和控制輸入端 。74LS153的引腳排列圖和邏輯符號(hào)如的引腳排列圖和邏輯符號(hào)如圖圖12-17所示。功能所示。功能表如表如表表12-8所示。所示。 是控制輸入端是控制輸入端(又稱使能端又稱使能端).當(dāng)當(dāng) 時(shí)時(shí).禁止工作禁止工作.輸輸入數(shù)據(jù)被封鎖入數(shù)據(jù)被封鎖.Y=0;當(dāng)當(dāng) 時(shí)時(shí).實(shí)現(xiàn)實(shí)現(xiàn)4選選1功能功能.由地址由地址輸入

26、端決定哪一路輸入數(shù)據(jù)從輸入端決定哪一路輸入數(shù)據(jù)從Y輸出。輸出。 為低電平有效為低電平有效.用用邏輯符號(hào)上方的邏輯符號(hào)上方的“-”號(hào)表示。號(hào)表示。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用2. 8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151的引腳排列圖和邏輯符號(hào)如的引腳排列圖和邏輯符號(hào)如圖圖12-18所示。功能表如所示。功能表如表表12-9所示。所示。A2、A1、A0為地址為地址輸入端輸入端.D0D7為數(shù)據(jù)輸入端為數(shù)據(jù)輸入端.Y和和 為互補(bǔ)輸出的數(shù)據(jù)輸出為互補(bǔ)輸出的數(shù)據(jù)輸出端，端， 為低電平有效的控制輸入端。為低電平

27、有效的控制輸入端。*3.應(yīng)用舉例應(yīng)用舉例(1)功能擴(kuò)展功能擴(kuò)展利用控制輸入端利用控制輸入端 .外加相應(yīng)門控電路外加相應(yīng)門控電路.可用兩片可用兩片8選選1數(shù)據(jù)數(shù)據(jù)選擇器選擇器74LS151構(gòu)成構(gòu)成16選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器.電路如電路如圖圖12-19所示。由圖可知所示。由圖可知.16選選1的的4位地址輸入端為位地址輸入端為A3、A2、A1、A0,16個(gè)數(shù)據(jù)輸入端為個(gè)數(shù)據(jù)輸入端為D15D8(高位片高位片),D7D0(低位片低位片)。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用當(dāng)當(dāng)A3=0時(shí)時(shí).片片工作工作.片片禁止禁止.由低三位由低三位A2

28、A1A0決定決定D7D0中哪個(gè)輸入被中哪個(gè)輸入被“選中選中”;當(dāng)當(dāng)A3=1時(shí)時(shí).片片禁止禁止.片片工作工作.由低三位由低三位A A2A1A0決定決定D15D8中哪個(gè)輸入被中哪個(gè)輸入被“選選中中”。將兩片。將兩片8選選1的輸出端的輸出端Y和和 分別通過或門和與門綜合分別通過或門和與門綜合.便可得到便可得到16選選1的輸出端的輸出端Y和和 。這樣。這樣.便實(shí)現(xiàn)了便實(shí)現(xiàn)了16選選1的邏的邏輯功能。輯功能。 (2)實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)分析數(shù)據(jù)選擇器的功能表可知分析數(shù)據(jù)選擇器的功能表可知.如果某函數(shù)的輸入變量個(gè)數(shù)與如果某函數(shù)的輸入變量個(gè)數(shù)與MUX的地址輸入端個(gè)數(shù)相等的地址輸入端個(gè)數(shù)相等.便可

29、將輸入變量接至數(shù)據(jù)選擇便可將輸入變量接至數(shù)據(jù)選擇器的地址輸入端器的地址輸入端.此時(shí)此時(shí).只要改變數(shù)據(jù)輸入端的狀態(tài)只要改變數(shù)據(jù)輸入端的狀態(tài)(0或或1).便可實(shí)現(xiàn)組合邏輯函數(shù)。便可實(shí)現(xiàn)組合邏輯函數(shù)。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用* 12. 2. 4加法器加法器加法器是實(shí)現(xiàn)加法運(yùn)算的邏輯電路。在本章加法器是實(shí)現(xiàn)加法運(yùn)算的邏輯電路。在本章12. 1. 2節(jié)組合節(jié)組合邏輯電路的分析舉例中邏輯電路的分析舉例中.例例12-1介紹了半加器，例介紹了半加器，例12-2介紹介紹了全加器，它們實(shí)現(xiàn)的都是一位二進(jìn)制數(shù)的加法運(yùn)算。要實(shí)了全加器，它們實(shí)現(xiàn)

30、的都是一位二進(jìn)制數(shù)的加法運(yùn)算。要實(shí)現(xiàn)多位二進(jìn)制數(shù)的加法運(yùn)算，可將多位全加器聯(lián)接起來實(shí)現(xiàn)，現(xiàn)多位二進(jìn)制數(shù)的加法運(yùn)算，可將多位全加器聯(lián)接起來實(shí)現(xiàn)，進(jìn)位的方式分別有進(jìn)位的方式分別有“行波進(jìn)位行波進(jìn)位”和和“超前進(jìn)位超前進(jìn)位”兩種。兩種。74LS283是一個(gè)超前進(jìn)位的生位二進(jìn)制加法器，可實(shí)現(xiàn)兩是一個(gè)超前進(jìn)位的生位二進(jìn)制加法器，可實(shí)現(xiàn)兩個(gè)個(gè)4位二進(jìn)制數(shù)的相加，其引腳排列圖和邏輯符號(hào)如位二進(jìn)制數(shù)的相加，其引腳排列圖和邏輯符號(hào)如圖圖12-21所示。圖中所示。圖中CI是低位的進(jìn)位，是低位的進(jìn)位，CO是向高位的進(jìn)位。該電是向高位的進(jìn)位。該電路可以實(shí)現(xiàn)路可以實(shí)現(xiàn)A3A2A1A0和和B3B2B1B0兩個(gè)二進(jìn)制數(shù)的相

31、加，兩個(gè)二進(jìn)制數(shù)的相加，而且可以考慮低位的進(jìn)位而且可以考慮低位的進(jìn)位CI以及向高位的進(jìn)位以及向高位的進(jìn)位CO， S3S2S1S0是對(duì)應(yīng)各位的和。是對(duì)應(yīng)各位的和。上一頁 下一頁返回12. 2 中規(guī)模集成組合邏輯電路的功中規(guī)模集成組合邏輯電路的功能與應(yīng)用能與應(yīng)用* 12. 2. 5數(shù)值比較器數(shù)值比較器能夠?qū)崿F(xiàn)比較數(shù)字大小的電路，稱為數(shù)值比較器。當(dāng)兩個(gè)數(shù)能夠?qū)崿F(xiàn)比較數(shù)字大小的電路，稱為數(shù)值比較器。當(dāng)兩個(gè)數(shù)A和和B相比較時(shí)，會(huì)有三種可能的結(jié)果相比較時(shí)，會(huì)有三種可能的結(jié)果:AB、AB,FAB、IAB3.則則AB;若若A3B3.則則AB2.則則AB;若若A2B2.則則AB、IAB和和IA=B.它們是低位比較的結(jié)果利用級(jí)聯(lián)輸入它們是低位比較的結(jié)果利用級(jí)聯(lián)輸入.可以很方可以很方便地?cái)U(kuò)展比較器的位數(shù)。便地?cái)U(kuò)展比較器的位數(shù)。上一頁返回圖圖12-1 例例12-1的邏輯電路的邏輯電路返回表表12-1 例例12-1的真值表的真值表返回圖圖12-2 半加器的邏輯符號(hào)半加器的邏輯符號(hào)返回圖