五管放大器設計報告

1、簡單差分放大器設計報告摘要 2一、設計要求 2二、設計原理 32.1 MOS管工藝參數(shù) 32.2 相關計算公式 42.2.1 電流ID 42.2.2 跨導gm 52.2.3 電阻r0 52.2.4 電導與增益 52.3 確定MOS管尺寸 6三、電路仿真 73.1 差分放大器仿真電路圖 73.2 差分放大電路靜態(tài)仿真 83.3 差分放大電路動態(tài)仿真 103.4 MOS管不同寬度對比 12四、版圖設計 134.1 版圖設計優(yōu)化 134.2 版圖繪制 164.3 版圖DRC檢測 174.4 版圖LVS檢測 184.5 版圖PEX仿真 20五、總結 20簡單差分放大器設計報告摘要作為普通單端輸入放大器

2、推廣的差分放大器用于處理兩個輸入信號的差值，而與輸入信號的絕對值無關，其把兩個輸入信號的差值以一個固定的增益進行放大， 通常作為功率放大器和發(fā)射極耦合邏輯電路的輸入級使用。兩個參數(shù)完全相同的晶體管以直接耦合的方式構成放大器，若兩個輸入端輸入大小相位完全相同的信號電壓，則放大器的輸出為零，可以通過這一特點來抑制零點漂移，使放大器用作于直流放大器。在集成電路中，差分放大器可用于去除兩個信號源中不需要的共模信號，僅放大差分信號，可有效抑制隨時間變化的電源電壓波動、襯底電壓波動、溫度變化產(chǎn)生的共模噪聲。在差分放大電路中，電流鏡可以精確的復制電流而不被工藝和溫度影響，因而差分對的尾電流源用NMOS來鏡像

3、，負載電流源用PMOS來鏡像，且電流鏡中采用相同參數(shù)的MOS管來減小邊緣擴散。MOS管的溝道長度對閾值電壓影響較大，因此， 電流的比值可通過寬度來調(diào)整，從而使整個放大電路達到最佳性能。一、設計要求設計一個簡單差分放大器（五管放大器），需知五管放大器結構簡單，但增益小，通常增益在50dB以下，其基本電路圖如下：1-1 差分放大器電路圖其仿真系統(tǒng)中電路圖可設計如下：1-2 電路原理圖性能參數(shù)工藝0.35umMOS工藝電源電壓3.3V增益GV45dB單位增益帶寬100MHz輸出擺率SR200V/us負載電容CL5pF功耗、面積盡量小二、設計原理2.1 MOS管工藝參數(shù)基于0.35umMOS工藝，查看

4、model 文件可知設計差分放大器電路所需MOS管主要參數(shù)：NMOS管參數(shù)NMO管S參數(shù)遷移率u0463.674 cm2/Vs柵氧厚度tox7.46 10-9m閾值電壓vth0.6027 VPMOS管參數(shù)PMOS管參數(shù)遷移率u0170.9075cm2/Vs柵氧厚度tox7.46 10-9m閾值電壓vth-0.8427 V2.2 相關計算公式2.2.1 電流 ID（ 1）已知電流公式：1 W2I D 2Cox L Vdsat其中Cox為單位面積柵氧化層電容，Vdsat為過驅(qū)動電壓。且已知：oxsio2tox3.453 1097.46 10-94.629 10-3 FVdsat VGS Vth其中

5、sio2二氧化硅介電系數(shù)約為3.453 10-13F /cm。（ 2）以輸出擺率求總電流因輸出擺率SR ID ，且設計要求輸出擺率SR為200V/us，負載電容CL為CL5pF 則：I D SR CL 200V /us 5pF 200 106 5 10 12 1mAID為 1mA2.2.2 跨導 gm(1) 跨導 gm公式如下：Wgm 2 L unCox I D(2) 以帶寬求跨導因帶寬 u gm ，且設計要求單位增益帶寬為100MHz則：CLgmu CL 2 fCL2 3.14 100 106 5 10 123.14ms由此計算得出輸入管跨導3.14 ms。2.2.3 電阻r0r0可通過如下

6、公式計算：1 r0ID2.2.4 電導與增益因放大倍數(shù)AV 滿足AVgm rds1 / rds2gmgds1 gds3其中電壓放大倍數(shù)AV Vo 與增益dB 之間換算公式為：V ViVGV20lg o 20lg AVViGV 為 45 dB ，則gds1 g ds4gm3.14 103AV45102017.7usgds1 gds4為 17.7 us。 ss2.3 確定 MOS 管尺寸因本設計基于0.35umMOS工藝，則MOS管溝道最小長度可至0.35um?？紤]到短溝效應和器件匹配性等實際情況，模擬電路一般不使用最小尺寸，這里綜合衡量各方面因素，本設計中的差分放大器MOS管溝道長度設為2um較

7、為理想。為了使差分放大器的輸入電壓具有的較大范圍，需要限制其尾管M3（ NMOS管）的過驅(qū)動電壓，可設其不超過350mV。已知總電流1 W2IDC V22 ox L dsat則推導得Vdsat2I D LuCox W350mV2I DLuNCox 0.12252 10-3 2 10-6 0.0464 4.629 10 3 0.1225 152.026 10 6m其中，由于電路中尾管為NMOS管，則遷移率u 取 463.674 cm2/Vs，則最終計算結果如上，電路中NMOS管的溝道寬度大于152um。不得不顧慮輸出電壓的范圍，負載管M4、 M5（ PMOS管）的過驅(qū)動電壓同樣不應該太大，可設其

8、不超過600mV， 且單個負載管電流為尾管電流即總電流ID 的一半，即0.5mA，則：Vdsat2IP L600mVuCox WWP2I pLuPCox 0.362 0.5 10-3 2 10-60.0171 4.629 10 3 0.3670.185 10 6m其中，由于電路中負載管為PMOS管，則遷移率u 取 170.9075 cm2/Vs，則最終計算結果如上，電路中NMOS管的溝道寬度大于70um。輸入管M1、 M2（ NMOS管）溝道寬度主要考慮跨導，則由以下公式推導計算可得：gmW2 L uN Cox I N2L W gm L2uN CoxI N9.860 10-6 2 10-62

9、0.0464 4.629 10-3 0.5 10-3-691.812 10-6m其中，由于電路中輸入管為NMOS管，則遷移率u 取 463.674 cm2 /Vs，則最終計算結果如上，電路中NMOS管的溝道寬度大于91um。綜合各個方面考慮，本設計中以NMO管S M1、 M2、 M3三管寬W取 160um，長L取 2um， PMOS管 M4、 M5兩管寬W取 100um， 長 L 取 2um為設定的MOS管寬長比，進行后續(xù)工作。三、電路仿真3.1 差分放大器仿真電路圖從上一節(jié)中知道，設計中所用的MOS管可以設置以下參數(shù)：M1、 M2輸入管NMOSW:160umL:2umM3尾管NMOSW:16

10、0umL:2umM4、 M5負載管PMOSW:100umL:2um實驗過程用以下電路圖對所設計的差分放大器進行仿真，分析其靜態(tài)工作與動態(tài)輸出性能。其中電源電壓設置為3.3V，輸入管M1、 M2分別接1.65V直流電壓源vdc，使電路可以正常工作，再給M1一個1V交流振幅，以便分析電路交流特性。負載管M4、 M5以對稱的形式存在，襯底接高電位即電源電壓。為尾管M3設置鏡像管M6，構成鏡像電流源，并在其上加一個電流源idc ，賦值1mA。最后在輸出端接設計要求的5pF 的負載電容，構成完整的仿真電路。圖 3-1 電路仿真圖3.2 差分放大電路靜態(tài)仿真包括電路中各節(jié)點的電壓圖 3-2 中每個MOS管

11、兩側均標有其靜態(tài)仿真結果，與 MOS管的靜態(tài)工作點。圖 3-2 電路器件靜態(tài)工作參數(shù)3-3 。則：M1為例，列出其全部靜態(tài)工作參數(shù)如下圖Vds 1.25627V Vdsat239.192mV因此，NMOS管工作在飽和區(qū)。其中gm為 3.32378ms，與前面計算得出的跨導3.14ms相差不多，已基本達5.85%。誤差3.14-3.32378100% 5.85%3.143-3M1 靜態(tài)工作參數(shù)圖 3-4M4靜態(tài)工作參數(shù)以負載管M4為例，列出其全部靜態(tài)工作參數(shù)如上圖3-4。Vds 1.46892V Vdsat 551.957mV因此，PMOS管工作在飽和區(qū)。其 中 gd4 為 10.1022us

12、， 且 圖 3-3 中gd1 為 7.82519us ， 則ssgds1 gds4 17.92739us與前面計算得出的電導17.7us 相近，已基本達到設計要5.85%。17.7-17.92739誤差100% 1.28%17.73.3 差分放大電路動態(tài)仿真下列圖中數(shù)據(jù)是差分放大電路在交流電壓下的仿真結果，圖 3-4 中是輸出端下方曲線表示差分放大電路中相位隨頻但是存在相位失真，這是由于放大器對輸入信號的不同頻率的分圖 3-5 電路增益我們主要應用圖3-4 中振幅隨頻率變化的曲線，其代表了差分放大電路的幅頻特性， 通過曲線的平緩處可以測試出電路的增益，如圖 3-5 中所示， 曲線的平緩處即最高

13、處A點，其值為45.3157dB，這與設計要求45dB基本相符，其誤差如下：45-45.315745誤差100% 0.70%圖 3-6 電路帶寬圖 3-6 中，同樣的，在幅頻特性曲線上的B 點處，即為所測試的單位增益帶寬。在幅度為-3dB 處，其對應的頻率即是單位增益帶寬，由圖中可知其為118.796MHz，這與設計要求的100MHz很接近，其誤差為：100-118.796 誤差100%18.796%100因為單位增益帶寬越大，電路適用于的輸入信號頻率范圍越大，故而比設計帶寬 100Hz大的實驗帶寬是更優(yōu)的。3.4 MOS管不同寬度對比為了觀察MOS管不同寬度對差分放大電路的影響，設置如下表格

14、進行不同參數(shù)電路工作性能的對比. 其中MOS管長度始終保持2um。組別12345M4、 M5(um)100808010080M1、 M2(um)160160160100100M3(um)160160160100100gm(ms)3.3243.3233.3232.5842.583gds1 gds4 (us)17.92717.87817.84816.56616.489增益（dB）45.33145.352445.36443.82843.862帶寬（MHz）119.806120.433122.06497.797100.017如上面表格中所示，3 組增益最大為45.364dB，帶寬最寬為122.064M

15、Hz， 4組增益最小為43.828dB，帶寬最窄為97.797MHz。再者，3 組跨導與電導最小，最接近理論計算值，則此比較中3 組差分放大器電路性能更優(yōu)。但是， 因各個數(shù)據(jù)相差不是很大，對電路性能的優(yōu)化不是很多，故而采用原定設計尺寸不變。四、版圖設計MOS器件的特征尺寸越來越小，相應的集成電路中可用的電壓和信號擺幅相對減小，對于最小線寬的MOS管，失配相對增加，則模擬電路的工作區(qū)間減小，適用范圍縮小，數(shù)字電路的噪聲門限相對下降，抗干擾能力下降。因此，電路中MOS管的匹配性尤為重要。MOS管的寬與長如下表格：M1、 M2輸入管NMOSW:160umL:2umM3尾管NMOSW:160umL:2

16、umM4、 M5負載管PMOSW:100umL:2um這一表格中的寬長，也是上一節(jié)中對不同寬度的MOS管進行仿真對比之后的結果，是綜合考慮各方面因素之后相對最優(yōu)的選擇。4.1 版圖設計優(yōu)化4-1 細長結構圖 4-2 叉指結構圖 4-1 中最初步的版圖中MOS管寬長比較大，故而加以叉指結構如圖4-2，MOS管更易匹配。如圖 4-3 中所示，MOS管均采用叉指結構，同時M1與 M2、 M3與 M4滿足中4-3 還考慮了MOS管之M1、 M2、 M3、 M4、 M5都旋轉了90度，以便M1與 M2、 M3與M4柵極相對，M1、 M2漏極與M3、 M4漏極靠近，使金屬走線路程更短，減小寄生圖 4-3

17、中心對稱匹配4-4 四方交叉匹配M1、 M2是差分放大器的輸入管，中心對稱滿足不了輸入管的匹配度，因而進一步選擇圖4-4 中的四方交叉匹配，其匹配性更好。圖 4-3 中仍然存在著地線過窄的問題，總電流需要通過地線流過尾管M3，則地線過窄存在隱患，不盡合理，需要加寬金屬線，如圖4-5。再者，圖4-3 中 M1與 M2管輸入與輸出線的平行距離過長，會產(chǎn)生信號自反饋，影響放大器增益，這是我們不想看到的。4-5 版圖最終版圖 4-5 是版圖布局優(yōu)化的最終版本，不僅實現(xiàn)了輸入管M1 與 M2 的四方交叉匹配，而且將尾管M3 拆分成兩個相同的叉指結構的MOS管，實現(xiàn)M3 的交叉匹配。重新布局后加寬了金屬走

18、線，滿足漏極電流的需求，并通過MOS 管擺放方向的選轉，實現(xiàn)了輸入管柵極連接和漏極連接的交叉匹配，保證了電流方向的一致性，更解決了圖4-3 中缺少阱接觸和襯底接觸的問題。圖4-5 中的阱接觸與襯底接觸降低了阱與襯底的電阻值，同時使阱接觸盡量連接靠近VDD， 襯底接觸盡量連接靠近GND，相對增大NMOS管與PMOS管間距離，有利于減小閂鎖效應對電路的影響。4.2 版圖繪制如圖 4-6 為 candence 系統(tǒng)下繪制的版圖，其中NMOS與 PMOS叉指結構器件源自器件庫chrt035sg_rf, 其他MOS管間連線，電位VDD、 GND均利用版圖繪制系統(tǒng)中的rectangle 、 polygon

19、 和 path 畫出。 特別地， 保護環(huán) guardRing 需要分出襯底接觸PguardRing 與 WellguardRing 阱接觸。 由于NMO管寬長比S160u : 2u ，PMOS管的寬長比為100u: 2u，則其叉指結構參數(shù)如下表：NameModel NameTotal WidthFinger WidthLengthNumber of FingersMultipliterM1、 M1b、 M2、M2b 、 M3 、 M3bnmos_3p380um10um2um81M4、 M5pmos_3p3100um12.5um2um81繪制圖 4-6 時，主要采用坐標的方式，使版圖趨于絕對對稱

20、，更好地符合MOS管匹配特性。如圖，初始時以管M1最左多晶柵的左下端為原點，則M1坐標為（0，3） ，M2（40,3） 、M1b（63，-3） 、 M2b（23，-3）管以相對M1的距離計算坐標與 M1成中心對稱分布。其中八指且長為2um的 MOS管左側多晶左邊界到右側多晶右邊界長為23。其余MOS管 M3（ 0， -32） ， M3b（40,-32）,M4 （ -5,30 ） ， M5（ 45,30）以其相對于原點的坐標合理分布，總體布局成左右兩側沿中軸線x 31.5對稱，經(jīng)過調(diào)整，左右NMOS管之間距離設置為17，兩側分別距中軸線8.5 ，左右PMOS管之間距離為27，兩側距中軸線13.5

21、，為阱接觸留出適當?shù)目臻g。本著盡量節(jié)省面積的原則，使MOS管合理的緊湊分布。4-6candence 繪制版圖8.6 版圖DRC 檢測版圖的DRC（ design rule check ）檢測是依據(jù)系統(tǒng)工藝文件中設計規(guī)則的要求， 檢測所繪制的版圖是否存在工藝上的不合理處，即是該工藝標準下技術無法達到。DRC最終檢測結果如下圖4-7、圖 4-8 所示，遺留的4個問題為金屬密度問題， 這里主要進行實驗設計，故而沒有解決。在 DRC檢測過程中遇到的問題可主要歸于以下幾類：1、金屬布線之間、金屬布線與多晶之間距離小于工藝要求。2、通孔、金屬孔四周甚至四角與臨近金屬、多晶之間過近。3、保護環(huán)guardRi

22、ng 沒有閉合或完全相連使得相互之間不滿足工藝最小距離。對于出現(xiàn)的以上幾類問題，通過調(diào)整金屬走線位置和寬度，修改通孔、金屬孔位置與個數(shù)，精確計算保護環(huán)坐標使之閉合，最終只遺留金屬密度問題以待解決。4-7DRC檢測結果圖 4-8DRC檢測結果8.7 版圖 LVS 檢測版圖的LVS( Layout Versus Schematics )檢測，是版圖與原理圖之間的檢測，在LVS內(nèi)置下分析所繪制的版圖與相應名稱原理圖的不一致處。LVS最終檢4-7 、圖4-8 所示，所有版圖與原理圖不一致的地方都得到了改正，LVS檢測過程中主要出現(xiàn)了以下幾類問題，1、節(jié)點不一致：M3與 M3b之間金屬1 與金屬 2 相連接處忘記打金屬孔引起2、器件連接不一致：版圖中為了對稱畫出的雙輸出走線與原理圖中右側輸M4、 M5與原理圖中的M4、 M5出現(xiàn)連接不一致，將版圖3、器件失配：M4柵極右端金屬1 與金屬 2以金屬孔連接，出現(xiàn)縫隙，致使LVS檢測時，與M4、 M5漏極相連接的M1、 M1b、 M2、