IC Layout6_07 design process

1、版圖是版圖是IC設計的最后階段的產物，芯片中所有器設計的最后階段的產物，芯片中所有器件及互連線都以二維幾何圖形形式確切定位在版圖中。件及互連線都以二維幾何圖形形式確切定位在版圖中。是針對特定類型的設計方式，定義的關于是針對特定類型的設計方式，定義的關于如何實現(xiàn)設計的一系列的步驟（包括一整套的如何實現(xiàn)設計的一系列的步驟（包括一整套的設計工具）。設計工具）。結論結論：所要設計的芯片類型和芯片上的不同模塊所要設計的芯片類型和芯片上的不同模塊決定了要使用的流程。決定了要使用的流程。IntroductionChip: tens of millions of transistors or more Des

2、ign shifts from ASIC/board to systemSystem on a BoardSystem on a chipuPFPGAMPEGASICATMROMROMSWSWSWSWPCBuP CoreSRAMROMATMMPEGROMFPGAGlue LogicA/D BlockPCBSOCSystem-on-a chip is possible(the whole system is built in a single chip)ROMDRAMSwitchFabricCPUDSPFPGASRAMFlashSoC Example標準標準模擬模擬 標準標準邏輯邏輯RAMROM

3、微微處理處理器器全定制全定制門門陣陣列列宏宏單元單元FPGA標準標準單元單元單片單片IC標準標準IC專用專用IC二者不同之處二者不同之處：專用專用IC是按專用特性而設計和制造的，其用是按專用特性而設計和制造的，其用戶可在設計等級和戶可在設計等級和/或通過配置來確定電路的功能。或通過配置來確定電路的功能。 與其他標準與其他標準IC的設計流程也有一定差異；的設計流程也有一定差異；結論結論：微處理器的設計流程，通常會微處理器的設計流程，通常會明確定義其中明確定義其中的每一步的每一步，并，并在較高的抽象層次上進行檢驗在較高的抽象層次上進行檢驗；通過證實后，進入通過證實后，進入標準全定制設計標準全定制設

4、計流程。流程。高高層層次次描描述述門門級級描述描述Soft-MacroPlacement邏邏輯綜輯綜合合Soft-MacroFormation物物理理綜綜合合高高層次層次綜綜合合邏邏輯輯描描述述 只有在方案經過證實后，才能進入標準全定只有在方案經過證實后，才能進入標準全定制設計流程。制設計流程。2、芯片體系結構、芯片體系結構（行為級仿真）（行為級仿真）3、數(shù)字仿真、數(shù)字仿真（功能仿真）（功能仿真）4、電路圖設計、電路圖設計（晶體管級仿真）（晶體管級仿真）5、版圖設計、版圖設計6、交付生產、交付生產首先，確定芯片的首先，確定芯片的功功能、性能、允許的芯能、性能、允許的芯片片面積和成本；面積和成本

5、；其次，對體系結構、其次，對體系結構、邏輯結構、電路結構邏輯結構、電路結構等等每一層次進行精心設每一層次進行精心設計計;最后，進行全定制最后，進行全定制版版圖設計。圖設計。1、芯片功能規(guī)范、芯片功能規(guī)范書圖書圖4.1 針對微處理器的全定制流程針對微處理器的全定制流程 芯片體系結構芯片體系結構確定每一功能模塊的劃分；確定每一功能模塊的劃分；確定模塊間的連接方式；確定模塊間的連接方式；行為仿真；行為仿真； 數(shù)字仿真數(shù)字仿真驗證芯片的體系結構；驗證芯片的體系結構； 電路圖設計電路圖設計確定功能模塊的具體電路的設計；確定功能模塊的具體電路的設計；驗證各模塊設計的功能性和性能；驗證各模塊設計的功能性和性

6、能；優(yōu)化各種設計對性能的影響；優(yōu)化各種設計對性能的影響； 版圖設計版圖設計設計每一個晶體管的版圖；設計每一個晶體管的版圖；優(yōu)化電路參數(shù)；優(yōu)化電路參數(shù)； 交付生產交付生產設計驗證；設計驗證；準備圖形數(shù)據(jù)；準備圖形數(shù)據(jù)；4.3.1 DSP4.3.2ASIC是是按專用特性而設計和制造按專用特性而設計和制造的，其用戶可的，其用戶可在設計等級和在設計等級和/或通過配置來確定電路的功能?；蛲ㄟ^配置來確定電路的功能。 設計偏重于邏輯結構；設計偏重于邏輯結構； 普遍采用基于普遍采用基于HDL的設計方法；的設計方法； 版圖設計基于單元版圖設計基于單元/模塊；模塊； 采用先進的布局布線工具；采用先進的布局布線工具

7、；1、體系結構、體系結構/行為級設計行為級設計2、寄存器傳輸級、寄存器傳輸級(RTL)設計設計3、邏輯設計、邏輯設計4、邏輯、邏輯/時序優(yōu)化時序優(yōu)化（綜合）（綜合）5、布局布線、布局布線6、時序提取、時序提取首先，根據(jù)芯片的設計首先，根據(jù)芯片的設計說明和設計指標確定芯說明和設計指標確定芯片的體系結構；片的體系結構；其次，對其次，對RTL、邏輯層、邏輯層次進行設計和優(yōu)化；次進行設計和優(yōu)化；最后，進行自動化版最后，進行自動化版圖設計。圖設計。7、信號分析、信號分析8、交付生產、交付生產書圖書圖4.2 詳細的詳細的ASIC設計流程設計流程 芯片體系結構芯片體系結構確定每一功能模塊的劃分；確定每一功能

8、模塊的劃分；確定模塊間的連接方式；確定模塊間的連接方式； 邏輯設計邏輯設計驗證預定設計的行為級模型；驗證預定設計的行為級模型；驗證體系結構的功能性；（功能仿真）驗證體系結構的功能性；（功能仿真） RTL級設計級設計開發(fā)系統(tǒng)級和開發(fā)系統(tǒng)級和RTL級的級的HDL代碼；代碼；檢驗檢驗HDL代碼；代碼； 邏輯邏輯/時序優(yōu)化時序優(yōu)化實現(xiàn)與實現(xiàn)與HDL代碼對應的具體邏輯結構；代碼對應的具體邏輯結構；實現(xiàn)邏輯時序的優(yōu)化；實現(xiàn)邏輯時序的優(yōu)化；（綜合、時序仿真）（綜合、時序仿真） 布局布線布局布線實現(xiàn)自動化的版圖設計；實現(xiàn)自動化的版圖設計；版圖優(yōu)化；版圖優(yōu)化； 交付生產交付生產設計驗證；設計驗證；準備圖形數(shù)據(jù)；

9、準備圖形數(shù)據(jù)； 時序提取時序提取提取和計算版圖設計后的連線的時序；提取和計算版圖設計后的連線的時序；提取寄生參數(shù)；提取寄生參數(shù)；反標到網表文件中；反標到網表文件中； 信號分析信號分析對新的網表文件進行后仿真；對新的網表文件進行后仿真；（時序仿真）（時序仿真） 交付生產交付生產設計驗證；設計驗證；準備圖形數(shù)據(jù)；準備圖形數(shù)據(jù)；Test GenerationDesign VerificationTiming VerificationSimulationFloorplanningLogic PartitioningDie PlanningLogicSynthesisLogic Design andSi

10、mulationBehavioral Level DesignBack EndBack End FlowGlobal PlacementDetail PlacementClock Tree Synthesisand RoutingGlobal RoutingDetail RoutingPower/Ground Stripes, Rings RoutingExtraction and Delay Calc. Timing VerificationLVSDRCERCIO Pad PlacementSimulation Front End第第一一階階段段設設計計的的轉轉換換第第二二階階段段設設計計的

11、的實實現(xiàn)現(xiàn)PG第三階段第三階段加工制造加工制造通用芯片；通用芯片；功能簡單；功能簡單；產量大；產量大； 其工藝通常比其他產品領先一代，依賴于其工藝通常比其他產品領先一代，依賴于工藝特性；工藝特性； 版圖設計采用版圖設計采用全定制方式全定制方式面積面積；控制邏輯；控制邏輯 結構重復性較高；結構重復性較高； 版圖設計優(yōu)先；版圖設計優(yōu)先； 存儲器是面積密集型的。存儲器是面積密集型的。1、規(guī)范、規(guī)范2、芯片和存儲器、芯片和存儲器體系結構體系結構3、版圖輸入、版圖輸入4、版圖驗證、版圖驗證5、版圖參數(shù)提取、版圖參數(shù)提取7、電路驗證、電路驗證首先，確定芯片和首先，確定芯片和存存儲器的體系結構；儲器的體系結

12、構；然后，從存儲單元然后，從存儲單元開開始版圖設計；構建外始版圖設計；構建外圍圍模塊和控制邏輯；模塊和控制邏輯；最后，進行電路設最后，進行電路設計計和驗證。和驗證。6、電路輸入、電路輸入8、交付生產、交付生產書圖書圖4.6 存儲器存儲器IC的設計流程的設計流程Source: ARMDesign Flow of SoC (1/3)DesignHouseEDAVendorLibraryVendorIPVendorFoundryAssembly &TestSystemHouseYou are hereDesign Flow of SoC (2/3)SystemArchitectC/C+Sof

13、twareDesignerC/C+HardwareDesignerHDLMarketing & SalesRequirementsExecutable IP SpecSpecificationSpecificationDesign Flow of SoC (3/3)“H/W and S/W development concurrently : functionality, timing, physical design, and verification”Specification Requirements Hardware: 1. Functionality 2. Timing 3.

14、 Performance 4. Interface to SW 5. Physical design issues such as area and power Software: 1. Functionality 2. Timing 3. Performance 4. Interface to HW 5. SW structure and kernelSpecification Problem1. The first part of the design process2. It is very difficult to develop a complete and clear spec.

15、quickly for SOC design3. Clear and early documenting is very important SpecificationDesign for use:Good codeGood documentation and thorough commentingRobust scriptsWell-designed verification environmentDesign for reuse:Robust designDesigned to solve a general problem Designed for use in multiple tec

16、hnologies (soft IPs: for different libraries; hard IPs: for different technology)4. Designed for simulation with different simulators (HDLs)5. Verified independently6. Fully documented in terms of appropriate applications and restrictionsKey Points for Reusable DesignSystem Design Flow Waterfall vs.

17、 SpiralWaterfall: the project transition from phase to phase in a step function, never returning to the activities of the previous phaseThe whole process is done by different design teamsWork well in the design up to 100k gates and down to .5uWork bad for large, deep submicron designsLarge systems m

18、ust develop the hardware and software concurrently to ensure correct system functionalityPhysical design issues must be considered early to meet the performance goalsSpiral: work on multiple aspects of the design simultaneously, incrementally improving in each areaParallel and concurrent development

19、 of hardware and softwareParallel verification and synthesis of modulesFloorplaning and routing in the synthesis process.Modules developed only if a predefined hard or soft macro is not available.5. Planned iteration throughoutTo implement SOC, spiral development model is adopted.In other words, a m

20、ixture of top-down and bottom-up methodologies is used Spiral Design Flow (1/2) Spiral Design Flow (2/2) SYSTEM DESIGN AND VERIFICATIONPhysicalspecification:area, power,clock treedesignPreliminaryfloorplanUpdatedfloorplansUpdatedfloorplansTrialplacementTimingspecification:I/O timing,clockfrequencyBl

21、ock timingspecificationBlocksynthesisTop-levelsynthesisHardwarespecification:Algorithmdevelopment& macrodecompositionBlockselection/designTop-levelverificationBlockverificationTop-levelHDLSoftwarespecification:ApplicationprototypedevelopmentApplicationprototypetestingApplicationtestingApplicatio

22、ndevelopmentApplicationtestingTimePHYSICALTIMINGHARDWARESOFTWAREFinal place and routeTapeoutSystem Design Process Most contents referred to “Reuse methodology manual for system-on-a-chip designs,” Kluwer Academic, Michael Keating. 是全定制、是全定制、ASIC、存儲器流程的混合流程；、存儲器流程的混合流程； 層次化的版圖設計（版圖規(guī)劃）；層次化的版圖設計（版圖規(guī)劃）；

23、 模塊級仿真和驗證；模塊級仿真和驗證；微處理器微處理器存儲器存儲器輸入輸入/輸出輸出控制控制存儲器存儲器控制控制視頻視頻解碼器解碼器總線橋總線橋定時器定時器通用通用I/O中斷中斷控制控制UART外部外部存儲器存儲器高速總線高速總線低速總線低速總線 傳統(tǒng)的自頂向下的方法轉變?yōu)樽皂斚蛳潞妥詡鹘y(tǒng)的自頂向下的方法轉變?yōu)樽皂斚蛳潞妥缘紫蛏匣旌系姆椒?；底向上混合的方法；設計規(guī)范設計規(guī)范系統(tǒng)建模系統(tǒng)建模RTL編碼編碼功能驗證功能驗證綜合綜合時序驗證時序驗證系統(tǒng)構系統(tǒng)構架架物理綜合物理綜合/布局布線布局布線物理驗證物理驗證原型建立和測試原型建立和測試交付系統(tǒng)集成和軟件測試交付系統(tǒng)集成和軟件測試寄存器寄存器傳輸

24、級傳輸級綜合綜合物理設物理設計計 物理級物理級設計規(guī)范設計規(guī)范 預規(guī)劃預規(guī)劃修訂規(guī)劃修訂規(guī)劃修訂規(guī)劃修訂規(guī)劃 預布局預布局系統(tǒng)設計和驗證系統(tǒng)設計和驗證 時序時序設計規(guī)范設計規(guī)范模塊時序模塊時序規(guī)范規(guī)范頂層綜合頂層綜合 硬件硬件設計規(guī)范設計規(guī)范模塊驗證模塊驗證頂層頂層HDL頂層驗證頂層驗證 軟件軟件設計規(guī)范設計規(guī)范 物理綜合物理綜合最終布局布線最終布局布線投片投片模塊選擇模塊選擇/設計設計應用原型應用原型測試測試模塊綜合模塊綜合 和布局和布局應用系統(tǒng)應用系統(tǒng)開發(fā)開發(fā) 應用系統(tǒng)應用系統(tǒng)測試測試 應用系統(tǒng)應用系統(tǒng)測試測試 物理物理時序時序硬件硬件軟件軟件時時間間 算法開發(fā)算法開發(fā)與模塊分解與模塊分解

25、應用原型應用原型開發(fā)開發(fā)創(chuàng)建系統(tǒng)設計規(guī)范創(chuàng)建系統(tǒng)設計規(guī)范開發(fā)行為級模型開發(fā)行為級模型細化和測試行為級模型細化和測試行為級模型確定軟確定軟/硬件劃分硬件劃分開發(fā)硬件結構模型開發(fā)硬件結構模型開發(fā)原型軟件開發(fā)原型軟件細化和測試結構級模型細化和測試結構級模型（軟（軟/硬件協(xié)同仿真）硬件協(xié)同仿真）劃分可實現(xiàn)模塊劃分可實現(xiàn)模塊劃分軟件模塊劃分軟件模塊模塊模塊1設計規(guī)范設計規(guī)范模塊模塊2設計規(guī)范設計規(guī)范2、電路輸入、電路輸入3、電路驗證、電路驗證4、版圖設計、版圖設計5、版圖設計驗證、版圖設計驗證6、版圖參數(shù)提取、版圖參數(shù)提取首先，根據(jù)規(guī)范首先，根據(jù)規(guī)范輸入和驗證電路；輸入和驗證電路；1、芯片功能規(guī)范、芯片

26、功能規(guī)范其次，進行版圖其次，進行版圖設計和版圖驗證；設計和版圖驗證；最后，進行版圖最后，進行版圖參數(shù)提取和后仿真；參數(shù)提取和后仿真；7、投片、投片設計規(guī)范設計規(guī)范行為級設計行為級設計RTL級設計級設計芯片版圖設計芯片版圖設計設計驗證設計驗證產生產生PG數(shù)據(jù)數(shù)據(jù)邏輯設計邏輯設計電路設計電路設計晶體管晶體管/單元單元版圖設計版圖設計芯片布局設計芯片布局設計設計指標設計指標電參數(shù)電參數(shù)版圖設計規(guī)則版圖設計規(guī)則產生測試圖形產生測試圖形是一種以是一種以“人人”為主導，同時為主導，同時借借助于計算機的幫助助于計算機的幫助而迅速準確地完成而迅速準確地完成電路設計和版圖設計的方法，稱之為電路設計和版圖設計的方

27、法，稱之為計算機輔助設計計算機輔助設計。 計算機在人的控制下進行人工難以完成的計算機在人的控制下進行人工難以完成的方案的輸入、模擬評價、設計驗證和數(shù)據(jù)方案的輸入、模擬評價、設計驗證和數(shù)據(jù)處理等工作；處理等工作； 所謂的所謂的IC CAD就是要就是要由人和計算機通由人和計算機通過過CAD這一工作模式共同完成這一工作模式共同完成IC的設計。的設計。設計系統(tǒng)：從全手工設計系統(tǒng)：從全手工 = CAD = EDA是指在設計者控制下，計算機能根據(jù)集是指在設計者控制下，計算機能根據(jù)集成電路的設計指標要求，成電路的設計指標要求，自動完成電路設計自動完成電路設計和版圖設計和版圖設計任務，稱之為任務，稱之為電子設計自動化電子設計自動化。 操作的協(xié)同性操作的協(xié)同性 即利用對所有工具都有用的中間結果，可在多即利用對所有工具都有用的中間結果，可在多窗口的環(huán)境下同時運行多個工具。窗口的環(huán)境下同時運行多個工