南昌大學數(shù)字電路與邏輯設計課件第10章

1、第第10章章 D/A與與A/D轉換器及其應用轉換器及其應用 10.1 概述概述 傳感器傳感器 生生 產產 過過 程程A/D轉換器轉換器計計算算機機D/A轉換器轉換器驅動器驅動器 各種物理量各種物理量 電信號電信號 模擬量模擬量 數(shù)字信號數(shù)字信號數(shù)字信號數(shù)字信號 模擬信號模擬信號 模擬模擬 物理量物理量圖圖10-1 計算機檢測與控制系統(tǒng)示意圖計算機檢測與控制系統(tǒng)示意圖10.2 D/A轉換器轉換器 10.2.1 D/A轉換原理與結構轉換原理與結構 1. DAC轉換器的基本原理轉換器的基本原理 12101210(2222 )nnnnD dddd121012102222nnnnDdddd(10-1)

2、(10-2) ouuK DoiiK D12101210(2222 )nnounnuKdddd10.2.1 D/A轉換原理與結構轉換原理與結構 2. DAC轉換器的組成轉換器的組成 模擬量模擬量輸出輸出基準電壓基準電壓n位數(shù)字量位數(shù)字量輸入輸入輸入寄存器輸入寄存器n位電子開關位電子開關解碼網(wǎng)絡解碼網(wǎng)絡求和電路求和電路圖圖10-2 DAC轉換器的電路結構框圖轉換器的電路結構框圖 10.2.2 二進制權電阻網(wǎng)絡二進制權電阻網(wǎng)絡D/A轉換器轉換器 1. 電路結構電路結構 圖圖10-3 二進制權電阻網(wǎng)絡二進制權電阻網(wǎng)絡D/A轉換器轉換器 R2R4R8RVREFII0I1I2I3S0S1S2S3AiFRF

3、iVOd0d1d2d32工作原理工作原理 RVIRVIRVIRVIREFREFREFREF3210 2 4 801230123321032103842(2222)2REFREFREFREFREFVVVViIIIIDDDDRRRRVDDDDR（10-3） RFR/2 321032104(2222)22REFoF FVRVR iiDDDD （10-4） REFnnV212 0 10.2.2 二進制權電阻網(wǎng)絡二進制權電阻網(wǎng)絡D/A轉換器轉換器 10.2.3 倒倒T型電阻網(wǎng)絡型電阻網(wǎng)絡D/A轉換器轉換器 1電路結構電路結構 2R2R2R2RVREFAI3I2I1I0S0S1S2S3AiFRFiVOd3

4、d2d1d0RRR2RI3I2I1I0BCDIREF圖圖10-4 R-2R倒倒T形電阻網(wǎng)絡形電阻網(wǎng)絡D/A轉換器轉換器 2.工作原理工作原理 RVIREFREFRVIIRVIIRVIIRVIIREFREFREFREFREFREFREFREF16161 881441 22101233210o32104(2222)2REFFF FFVRVR iR iddddR （10-5） RFR 3210o32104(2222)2REFVVdddd （10-6） 10.2.3 倒倒T型電阻網(wǎng)絡型電阻網(wǎng)絡D/A轉換器轉換器 【例【例10-1】 4位位R-2R倒倒T形電阻網(wǎng)絡形電阻網(wǎng)絡DAC如圖如圖10-4所示，設

5、基準所示，設基準電壓電壓 VREF = - 8V，RF= R，試求其最大輸出電壓值。，試求其最大輸出電壓值。解：解：將將d3 d2 d1 d0=1111代入式（代入式（10-6）得）得 32103210o3210448(2222)(2 12 12 12 1)7.522REFVVVddddV 故其最大輸出電壓值為故其最大輸出電壓值為7.5V。 10.2.4 DAC轉換器的主要技術參數(shù)轉換器的主要技術參數(shù) 1分辨率分辨率 121n分辨率（10-7） 3轉換速度轉換速度 2轉換精度轉換精度 VLSB/2 4. 非線性誤差非線性誤差 5. 溫度系數(shù)溫度系數(shù) 10.2.5 DAC專用器件及應用舉例專用器

6、件及應用舉例 1. AD7520基本結構與性能參數(shù)基本結構與性能參數(shù) 圖圖10-5 AD7520內部邏輯結構圖內部邏輯結構圖 圖圖10-6 AD7520外引腳圖外引腳圖 10.2.5 DAC專用器件及應用舉例專用器件及應用舉例 2. AD7520應用舉例應用舉例 圖圖10-7 AD7520組成的鋸齒波發(fā)生器組成的鋸齒波發(fā)生器 圖圖10-8輸出的鋸齒波波形輸出的鋸齒波波形 10.2.5 DAC專用器件及應用舉例專用器件及應用舉例 3. 串行串行DAC轉換器轉換器TLC5615 12348765DINSCLK/CSDOUTVCCOUTREFINAGND圖圖10-9串行串行D/A轉換器轉換器TLC5

7、61510.2.6 DAC0832及其應用及其應用 圖圖10-10 DAC0832的邏輯符號和引腳圖的邏輯符號和引腳圖 (a) 邏輯符號邏輯符號 (b) 引腳圖引腳圖 10.2.6 DAC0832及其應用及其應用 圖圖10-11 DAC0832的典型應用電路的典型應用電路 101()I256REFOUTDVR102255()I256REFOUTDVROOUT1V(I)fbR 10.3 A/D轉換器轉換器 10.3.1 A/D工作原理工作原理 圖圖10-12 采樣過程操作示意圖采樣過程操作示意圖 1采樣采樣-保持保持 x(t)y(t)s(t)x(t)s(t)y(t)00t輸入模擬信號輸入模擬信號

8、t 取樣脈沖取樣脈沖t 取樣信號取樣信號采樣開關采樣開關10.3.1 A/D工作原理工作原理 圖圖10-13 采樣采樣-保持電路保持電路(a)，及輸出波形，及輸出波形(b) 1采樣采樣-保持保持 10.3.1 A/D工作原理工作原理 圖圖10-14 集成取樣集成取樣-保持器保持器LE198的電路原理圖的電路原理圖(a)及符號及符號(b) 1采樣采樣-保持保持 AARR230030k1LSovovDD1212IvvLChhCLF198VVV21458763OFF+IvvLov（外接）地（a）（b）10.3.1 A/D工作原理工作原理 為將模擬信號轉換為數(shù)字量，在用數(shù)字量表示取樣電壓時，必須為將模

9、擬信號轉換為數(shù)字量，在用數(shù)字量表示取樣電壓時，必須把采樣把采樣-保持電路的輸出電壓化成這個最小數(shù)量單位的整倍數(shù)，這保持電路的輸出電壓化成這個最小數(shù)量單位的整倍數(shù)，這個轉化過程就叫做量化。量化的最小數(shù)值單位稱為量化單位，用個轉化過程就叫做量化。量化的最小數(shù)值單位稱為量化單位，用表示。它是數(shù)字信號最低位為表示。它是數(shù)字信號最低位為1，其它位為，其它位為0時所對應的模擬量，時所對應的模擬量，即即1LSB。 數(shù)字信號最低有效位中的數(shù)字信號最低有效位中的1表示的數(shù)量大小，就等于表示的數(shù)量大小，就等于。把量。把量化后的離散量用相應的二進制碼表示，稱作編碼?；蟮碾x散量用相應的二進制碼表示，稱作編碼。 量化

10、過程中，采樣電壓不一定能被量化過程中，采樣電壓不一定能被整除，因此量化后必然整除，因此量化后必然存在誤差。這種量化前后的不等（誤差）稱之為量化誤差，用存在誤差。這種量化前后的不等（誤差）稱之為量化誤差，用表表示。量化誤差是原理性誤差，只能用較多的二進制位縮小量化誤示。量化誤差是原理性誤差，只能用較多的二進制位縮小量化誤差。量化級分得越多（差。量化級分得越多（n越大），量化誤差就越小。越大），量化誤差就越小。 2. 量化和編碼量化和編碼 10.3.2 A/D轉換器工作原理轉換器工作原理 圖圖10-15 並行比較型並行比較型A/D轉換器原理框圖轉換器原理框圖 1并行比較型并行比較型A/D轉換器轉換

11、器 位寄存器位寄存器2n-1優(yōu)先編碼器優(yōu)先編碼器Q0Q2n-2D1D0Dn-1Q1Q2n-3C+-vI(2n-1)-/23/2/2CP比較器比較器10.3.2 A/D轉換器工作原理轉換器工作原理 圖圖10-16 逐次比較型逐次比較型A/D轉換器原理框圖轉換器原理框圖 2. 反饋比較型反饋比較型A/D轉換器轉換器 D/A轉換器轉換器寄存器寄存器控制邏輯控制邏輯Dn-1D0D1Dn-2vAvICPvL+vCC + -比較器比較器10.3.2 A/D轉換器工作原理轉換器工作原理 圖圖10-17 計數(shù)比較型計數(shù)比較型A/D轉換器原理框圖轉換器原理框圖 2. 反饋比較型反饋比較型A/D轉換器轉換器 CP

12、D/A轉換器轉換器計數(shù)器計數(shù)器Dn-1D0D1Dn-2vAvIvL+vCC+-比較器比較器10.3.2 A/D轉換器工作原理轉換器工作原理 對輸入模擬電壓對輸入模擬電壓uI和基準電壓和基準電壓 -UREF分別進行積分，將輸入電壓分別進行積分，將輸入電壓平均值變換成與之成正比的時間間隔平均值變換成與之成正比的時間間隔T2，然后在這個時間間隔里對，然后在這個時間間隔里對固定頻率的時鐘脈沖計數(shù)，計數(shù)結果固定頻率的時鐘脈沖計數(shù)，計數(shù)結果N就是正比于輸入模擬信號的就是正比于輸入模擬信號的數(shù)字量信號。數(shù)字量信號?；陔p積分型基于雙積分型A/D轉換方式有以下兩個優(yōu)點：轉換方式有以下兩個優(yōu)點：（1）抗干擾能力

13、強。）抗干擾能力強。（2）具有良好的穩(wěn)定性，可實現(xiàn)高精度轉換。）具有良好的穩(wěn)定性，可實現(xiàn)高精度轉換。 3. 雙積分型雙積分型A/D轉換器轉換器 10.3.3 A/D轉換器的主要技術參數(shù)轉換器的主要技術參數(shù) 1分辨率分辨率2轉換誤差轉換誤差 3轉換時間轉換時間 10.3.4 典型集成典型集成A/D轉換器及應用轉換器及應用 基本原則：基本原則：（1）根據(jù)檢測通道的總誤差和分辨率要求，選?。└鶕?jù)檢測通道的總誤差和分辨率要求，選取A/D轉換精度和轉換精度和分辨率。分辨率。（2）根據(jù)被測信號的變化率及轉換精度要求確定）根據(jù)被測信號的變化率及轉換精度要求確定A/D轉換器的轉轉換器的轉換速率。換速率。（3）

14、根據(jù)環(huán)境條件選擇）根據(jù)環(huán)境條件選擇A/D芯片的環(huán)境參數(shù)。芯片的環(huán)境參數(shù)。（4）根據(jù)接口設計是否簡便及價格等選?。└鶕?jù)接口設計是否簡便及價格等選取A/D芯片。芯片。 1. ADC0809的應用的應用 圖圖10-18 ADC0809原理框圖原理框圖Start CLK控制與時序控制與時序EOC八八路路模模擬擬開開關關SAR開關樹開關樹 256R電阻網(wǎng)絡電阻網(wǎng)絡三態(tài)三態(tài)緩沖緩沖輸出輸出 電電 源源地址鎖存地址鎖存與譯碼與譯碼D0：D7OE VCC GNDIN0：IN7A0A1A2ALE Vref+Vref-比較器比較器1. ADC0809的應用的應用 選通模擬通道選通模擬通道IN0IN1IN2IN3I

15、N4IN5IN6IN7地地址址A200001111A100110011A001010101表表10-1 地址輸入與模擬輸入通道的選通關系地址輸入與模擬輸入通道的選通關系 圖圖10-19 ADC0809工作時序工作時序地址鎖存 ALE地址時鐘 CLK啟動 START1/f tawstWALE穩(wěn)定tStH穩(wěn)定比較器內部輸入模擬輸入1/2LSB tD輸出允許 OE變換結束 EOCtEOCtC輸出 D7D0高阻態(tài).A2A1A0 數(shù)據(jù)1. ADC0809的應用的應用 圖圖10-20 ADC0809典型應用電路典型應用電路 10.3.4 典型集成典型集成A/D轉換器及應用轉換器及應用 1. ADC0809

16、的應用的應用 【例【例10-2】ADC0809的輸入模擬電壓滿量程為的輸入模擬電壓滿量程為5V，當輸入電壓，當輸入電壓為為1.96V時，求對應的輸出數(shù)字量？時，求對應的輸出數(shù)字量？解：解：輸入模擬電壓與輸出數(shù)字量對應的十進制數(shù)成正比：輸入模擬電壓與輸出數(shù)字量對應的十進制數(shù)成正比： 10iVK D101051.96(11111111)( )D10( )100D故輸出數(shù)字量故輸出數(shù)字量D01100100。 因此因此,10.3.4 典型集成典型集成A/D轉換器及應用轉換器及應用 2. 串行串行A/D轉換器轉換器 圖圖10-21串行串行A/D轉換器轉換器MAXl87/189引腳圖引腳圖 第一步，啟動第

17、一步，啟動A/D轉換，轉換，等待轉換結束。等待轉換結束。第二步，串行讀出轉換結第二步，串行讀出轉換結果。果。 10.4 簡易正弦信號發(fā)生器設計簡易正弦信號發(fā)生器設計 10.4.1 工作原理工作原理 圖圖10-22 正弦信號發(fā)生器結構框圖正弦信號發(fā)生器結構框圖 10.4.2 定制定制ROM的初始化波形數(shù)據(jù)文件的初始化波形數(shù)據(jù)文件 圖圖10-23 設定初始化文件格式設定初始化文件格式 圖圖10-24 mif數(shù)據(jù)表格數(shù)據(jù)表格 10.4 簡易正弦信號發(fā)生器設計簡易正弦信號發(fā)生器設計 10.4.2 定制定制ROM的初始化波形數(shù)據(jù)文件的初始化波形數(shù)據(jù)文件 【例【例10-3 】romd.mif文件文件WID

18、TH = 8;DEPTH = 64;ADDRESS_RADIX = HEX;DATA_RADIX = HEX;CONTENT BEGIN0 : FF;1 : FE;2 : FC;3 : F9;4 : F5;（數(shù)據(jù)略去）（數(shù)據(jù)略去）3D : FC;3E : FE;3F : FF;END; 10.4.3 定制定制LPM元件元件 圖圖10-25 簡易正弦信號發(fā)生器頂層電路設計簡易正弦信號發(fā)生器頂層電路設計 10.4.4 完成頂層設計完成頂層設計 圖圖10-26 當前工程仿真波形輸出當前工程仿真波形輸出 10.4.4 完成頂層設計完成頂層設計 圖圖10-27利用利用In-System Memory C

19、ontent Editor讀取讀取LPM_ROM中數(shù)據(jù)中數(shù)據(jù) 10.5 A/D采樣控制狀態(tài)機電路設計采樣控制狀態(tài)機電路設計 10.5.1 控制原理控制原理 圖圖10-28 ADC0809采樣控制狀態(tài)圖采樣控制狀態(tài)圖 ST0ST1ST2ST3ST4ST5ALE=01EOC=1EOC=0ST6ST7START=01OE=1LOCK=0OE=0LOCK=1OE=0LOCK=010.5.2 ADC采樣控制電路設計采樣控制電路設計 圖圖10-29 ADC0809采樣控制電路采樣控制電路 10.5.3 狀態(tài)譯碼器設計狀態(tài)譯碼器設計 圖圖10-30 狀態(tài)譯碼器狀態(tài)譯碼器ADCINT描述描述 10.5.4 時

20、序仿真與時序分析時序仿真與時序分析 圖圖10-31 ADC0809采樣狀態(tài)機工作時序采樣狀態(tài)機工作時序 10.5.5 硬件實現(xiàn)與硬件實測硬件實現(xiàn)與硬件實測 最后鎖定引腳，編譯后下載于最后鎖定引腳，編譯后下載于FPGA中后，可以在實驗系統(tǒng)上中后，可以在實驗系統(tǒng)上（參考附錄（參考附錄1）硬件驗證此項設計的準確性。在實驗中可以將）硬件驗證此項設計的準確性。在實驗中可以將74374的輸出用實驗系統(tǒng)上的數(shù)碼管顯示，輸入的模擬電壓可以的輸出用實驗系統(tǒng)上的數(shù)碼管顯示，輸入的模擬電壓可以用實驗系統(tǒng)上的電位器產生。如果一切準確，旋轉電位器時，可以用實驗系統(tǒng)上的電位器產生。如果一切準確，旋轉電位器時，可以看到數(shù)碼

21、管的數(shù)值變化。由于電位器的電壓變化范圍是看到數(shù)碼管的數(shù)值變化。由于電位器的電壓變化范圍是05V，數(shù)，數(shù)碼管顯示的對應的數(shù)據(jù)應該是碼管顯示的對應的數(shù)據(jù)應該是00FF 。 實實 驗驗 10-1簡易正弦信號發(fā)生器設計簡易正弦信號發(fā)生器設計（1）按照）按照10.4節(jié)的流程，設計一個正弦信號發(fā)生器。要求節(jié)的流程，設計一個正弦信號發(fā)生器。要求ROM是是8位數(shù)據(jù)位數(shù)據(jù)線，線，8位地址線。位地址線。256個個8位波形數(shù)據(jù)的位波形數(shù)據(jù)的mif文件通過兩種方式建立，一種用文件通過兩種方式建立，一種用QuartusII的專用編輯器建立，另一種參考附錄的專用編輯器建立，另一種參考附錄1建立。首先創(chuàng)建工程、調建立。首先

22、創(chuàng)建工程、調用用LPM_ROM等模塊、在原理圖編輯窗中繪制電路圖、全程編譯、對設計進等模塊、在原理圖編輯窗中繪制電路圖、全程編譯、對設計進行時序仿真、根據(jù)仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于行時序仿真、根據(jù)仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，用實驗系統(tǒng)上的中，用實驗系統(tǒng)上的DAC0832作波形輸出，用示波器來觀察波形。作波形輸出，用示波器來觀察波形。完成實驗報告。完成實驗報告。（2）學習使用）學習使用QuartusII的的In-System Memory Content Editor來來觀察觀察FPGA中中LPM_ROM中的波形數(shù)據(jù)，并在在線改變數(shù)據(jù)后，

23、從示波器上中的波形數(shù)據(jù)，并在在線改變數(shù)據(jù)后，從示波器上觀察對應的輸出波形。觀察對應的輸出波形。（30學習使用學習使用QuartusII的的SignalTapII觀察觀察FPGA輸出的正弦波形。輸出的正弦波形。 實實 驗驗 10-28通道邏輯分析儀示波器顯示控制電路設計通道邏輯分析儀示波器顯示控制電路設計 根據(jù)第根據(jù)第9章的實驗章的實驗9-2，和實驗，和實驗10-1，為此，為此8通道邏輯分析儀設計一個顯通道邏輯分析儀設計一個顯示控制電路。示控制電路。 首先根據(jù)實驗首先根據(jù)實驗10-1，設計一個鋸齒波信號發(fā)生器。此發(fā)生器不需要，設計一個鋸齒波信號發(fā)生器。此發(fā)生器不需要LPM_ROM，只要一個，只要

24、一個8位計數(shù)器（計數(shù)時鐘頻率約位計數(shù)器（計數(shù)時鐘頻率約60KHz）即可，讓此計）即可，讓此計數(shù)器的輸出直接接數(shù)器的輸出直接接DAC0832，即可產生周期性鋸齒波。選擇示波器，即可產生周期性鋸齒波。選擇示波器X-Y功功能，讓輸出的鋸齒波接示波器的能，讓輸出的鋸齒波接示波器的X端，控制橫向掃描。端，控制橫向掃描。 同時，用產生鋸齒波的同一時鐘同步控制圖同時，用產生鋸齒波的同一時鐘同步控制圖9-28邏輯分析儀電路中邏輯分析儀電路中RAM0的時鐘的時鐘inclock；另增加一個；另增加一個8選選1多路選擇器對多路選擇器對RAM0的的8位輸出進位輸出進行選擇。多路選擇器的輸出隨行選擇。多路選擇器的輸出隨

25、8路選擇，每一次為輸出有一個階梯增量（作一路選擇，每一次為輸出有一個階梯增量（作一個譯碼器類加法器），然后把輸出接示波器的個譯碼器類加法器），然后把輸出接示波器的Y端，控制縱向幅度。端，控制縱向幅度。 這樣一來，就可以將采樣獲得的這樣一來，就可以將采樣獲得的8路脈沖波形數(shù)據(jù)同時顯示在示波器上。路脈沖波形數(shù)據(jù)同時顯示在示波器上。使示波器類似于一個使示波器類似于一個8蹤示波器，同時展示蹤示波器，同時展示8路采樣所得的脈沖波形。最后完路采樣所得的脈沖波形。最后完成實驗報告。成實驗報告。 實實 驗驗 10-3A/D采樣控制電路設計采樣控制電路設計 （1）按照）按照10.5節(jié)的流程，設計一個控制節(jié)的流程

26、，設計一個控制A/D采樣的狀態(tài)機。首先創(chuàng)建采樣的狀態(tài)機。首先創(chuàng)建工程、在原理圖編輯窗中繪制電路圖、全程編譯、對設計進行時序仿真、根工程、在原理圖編輯窗中繪制電路圖、全程編譯、對設計進行時序仿真、根據(jù)仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于據(jù)仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，用實驗中，用實驗系統(tǒng)上的系統(tǒng)上的FPGA和和ADC0908完成實驗，待測模擬信號來自電位器，采樣所完成實驗，待測模擬信號來自電位器，采樣所得的兩位得的兩位16進制數(shù)據(jù)可以用數(shù)碼管顯示。最后完成實驗報告。進制數(shù)據(jù)可以用數(shù)碼管顯示。最后完成實驗報告。 （2）用）用LPM_RAM取代取代74244，進行連續(xù)采樣，然后利用實驗，進行連續(xù)采樣，然后利用實驗10-2的原理將采樣所得的模擬信號波形顯示在示波器上。的原理將采樣所得的模擬信號波形顯示在示波器上。 實實 驗驗 10-4采樣保持器實驗采樣保持器實驗按照圖按照圖10-14進行電路連接。進行電路連接。VI輸入連續(xù)的模擬信號，輸入連續(xù)的模擬信號，VL接接TTL電平的采電平的采樣脈沖，樣脈沖，CH是外接的保持電容。根據(jù)香農采樣定理，采樣脈沖的頻率應是外接的保持電容。根據(jù)香農采樣定理，采樣脈沖的頻率應fmax，才能不失真的恢復被測信號。用示波器觀察采樣保持器的輸出信號，才能不失真的恢復被測信號。用示波器觀察采樣保持器的輸出