第8章 半導(dǎo)體存儲(chǔ)器及可編程邏輯器件

1、18-1 只讀存儲(chǔ)器8-2 隨機(jī)存儲(chǔ)器8-3 可編程邏輯器件本章小結(jié)思考題與習(xí)題28-1-1 固定只讀存儲(chǔ)器（ROM）8-1-2 可編程只讀存儲(chǔ)器（PROM）3（1）ROM的組成 存儲(chǔ)矩陣 地址譯碼器 輸出緩沖器 4（2）ROM的存儲(chǔ)單元 （a）二極管 （b）三極管 （c）MOS管5（3）存儲(chǔ)器的地址譯碼 在存儲(chǔ)矩陣中，每個(gè)存儲(chǔ)單元都有各自的地址 對(duì)存儲(chǔ)器而言，不可能把所有的字線都引到外管腳上，因此，必須用二進(jìn)制編碼來表示每條字線，通過編碼與字線的對(duì)應(yīng)關(guān)系找到相應(yīng)的存儲(chǔ)單元。二進(jìn)制編碼對(duì)應(yīng)字線的過程稱為地址譯碼 644位的MOS ROM電路 行線X0X3也叫字線 列線D0D3也叫位線 行線和列

2、線交匯處為一存儲(chǔ)單元 A1A0為地址譯碼器的輸入地址碼 X0X3是地址譯碼器的4條輸出線， 即字線， 每條字線可選中一組 （4個(gè)） 存儲(chǔ)單元 7地 址數(shù) 據(jù)A1A0D3D2D1D0001010010100100001110110ROM的數(shù)據(jù)表的數(shù)據(jù)表 8168位PROM的電路結(jié)構(gòu)原理圖 91光擦除可編程只讀存儲(chǔ)器（EPROM） EPROM是用電的方法寫入數(shù)據(jù)，用紫外線照射的方法擦除數(shù)據(jù)，存儲(chǔ)單元電路采用了浮置柵雪崩注入MOS管（Floating-gate Avalanche- Injunction MOS，簡稱FAMOS管）。存儲(chǔ)單元的電路結(jié)構(gòu)如圖8-5所示，用一個(gè)PMOS管和一個(gè)FAMOS管

3、串聯(lián)組成存儲(chǔ)單元。10 疊柵MOS管的結(jié)構(gòu)、符號(hào)及組成的EPROM存儲(chǔ)單元 112電可擦除可編程只讀存儲(chǔ)器（EEPROM） Flotox管的結(jié)構(gòu)，符號(hào)和組成的EEPROM存儲(chǔ)單元 12讀出狀態(tài)下，Gc加+3V電壓，字線Wi給出+5V高電平，選通管VF2導(dǎo)通。如果Flotox管的浮置柵上未充有負(fù)電荷（存儲(chǔ)了數(shù)據(jù)0），則VF1處于導(dǎo)通狀態(tài)，位線Bj上讀出低電平（數(shù)據(jù)0）；反之位線上讀出高電平（數(shù)據(jù)1）。擦除狀態(tài)下，F(xiàn)lotox管在控制柵Gc和字線Wi上加幅度約+20V、脈寬約10ms的脈沖電壓，漏極接0電平，這時(shí)經(jīng)GcGf間電容和Gf漏區(qū)間電容分壓在隧道區(qū)產(chǎn)生強(qiáng)電場，吸引漏區(qū)的電子通過隧道區(qū)到達(dá)浮

4、置柵，形成存儲(chǔ)電荷，使Flotox管的開啟電壓提高到+7V以上，成為高開啟電壓管。擦除了數(shù)據(jù)0，存儲(chǔ)單元為1狀態(tài)。 寫入狀態(tài)下，使控制柵Gc為0電平，同時(shí)在字線Wi和位線Bj上加幅度約+20V，脈寬度約10ms的脈沖電壓，這時(shí)浮置柵上的存儲(chǔ)電荷將通過隧道區(qū)放電，使Flotox管的開啟電壓降為0V左右，成為低開啟電壓管，存儲(chǔ)單元為0狀態(tài)。EEPROM存儲(chǔ)單元的三種工作狀態(tài) 133快閃存儲(chǔ)器（快閃存儲(chǔ)器（Flash Memory）快閃存儲(chǔ)器的疊柵MOS管、符號(hào)及組成的存儲(chǔ)單元 148-2-1 RAM的結(jié)構(gòu)8-2-2 RAM的存儲(chǔ)單元8-2-3 RAM的工作原理15 RAM的結(jié)構(gòu)框圖16RAM的結(jié)構(gòu)

5、框圖分析：（1）存儲(chǔ)矩陣由大量存儲(chǔ)單元排列成行列矩陣結(jié)構(gòu)，每個(gè)存儲(chǔ)單元存儲(chǔ)1位二進(jìn)制數(shù)據(jù)（0或1），在地址譯碼和讀/寫控制電路的控制下，可實(shí)現(xiàn)對(duì)數(shù)據(jù)的寫入和讀出。地址譯碼器一般分為行地址譯碼器和列地址譯碼器兩部分。17（2）行地址譯碼器將輸入地址碼的若干位譯成對(duì)應(yīng)字線上的有效信號(hào)，在存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器將輸入地址的其余幾位譯成對(duì)應(yīng)輸出線上的有效信號(hào)，從字線選中的存儲(chǔ)單元中再選1位或n位，使這些被選中的存儲(chǔ)單元與讀/寫控制電路接通，由讀/寫控制電路決定對(duì)這些單元進(jìn)行讀/寫操作。18（3）讀/寫控制電路的讀/寫操作由信號(hào)控制。讀出操作將被選中的存儲(chǔ)單元中的數(shù)據(jù)送到輸入/輸出（I

6、/O）端上；寫入操作將I/O端上的數(shù)據(jù)寫入被選中的存儲(chǔ)單元中。圖8-10中的雙向箭頭表示一組可雙向傳輸數(shù)據(jù)的導(dǎo)線，它所包含的導(dǎo)線數(shù)目等于并行輸入/輸出數(shù)據(jù)的位數(shù)。為片選信號(hào)端，片選信號(hào)有效時(shí)，選中該電路工作，片選信號(hào)無效時(shí)，電路I/O端呈高阻態(tài)，不能進(jìn)行讀/寫操作。191SRAM的存儲(chǔ)單元 存儲(chǔ)單元電 路有CMOS型、 NMOS型和極型3種 由于CMOS電路具有微功耗的特點(diǎn)，大容量的SRAM幾乎都采用CMOS電路作存儲(chǔ)單元 CMOS靜態(tài)存儲(chǔ)單元和讀/寫控制電路邏輯圖 202DRAM的存儲(chǔ)單元的存儲(chǔ)單元 常用的DRAM存儲(chǔ)單元有 四MOS管、三MOS管和 單MOS管電路 單MOS管存儲(chǔ)單元電路是

7、 最簡單的一種 DRAM單管存儲(chǔ)單元電路 211SRAM的工作原理的工作原理2114靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器結(jié)構(gòu)框圖結(jié)構(gòu)框圖 22 當(dāng) =0，R/ =1時(shí)，由地址譯碼器選中的4個(gè)存儲(chǔ)單元中的數(shù)據(jù)被讀出到I/O1I/O4端。 =0，R/ =0時(shí)，I/O1I/O4端的數(shù)據(jù)被寫入到由地址譯碼器選中的4個(gè)存儲(chǔ)單元中 若 =1，則所有的I/O端處于高阻狀態(tài)，使存儲(chǔ)器內(nèi)部電路和外部連線（數(shù)據(jù)總線）隔離 因此，可以直接把I/O1I/O4和系統(tǒng)總線相連，或?qū)⒍嗥?114的I/O1I/O4端并聯(lián)使用CSCSWWCS232DRAM的工作原理的工作原理DRAM的總體結(jié)構(gòu)框圖 24 =1時(shí)，進(jìn)行讀操作。被輸入地址代碼選中

8、的單元中的數(shù)據(jù)經(jīng)過輸出鎖存器、輸出三態(tài)緩沖器到達(dá)數(shù)據(jù)輸出端DOUT =0時(shí)，進(jìn)行寫操作，加到數(shù)據(jù)輸入端DIN上的數(shù)據(jù)經(jīng)過輸入緩沖器寫入輸入地址代碼選中的單元中WEWE258-3-1 概述8-3-2 可編程陣列邏輯（PAL）8-3-3 通用陣列邏輯（GAL）261可編程邏輯器件的作用及特點(diǎn)可編程邏輯器件的作用及特點(diǎn) 可編程邏輯器件PLD(Programmable Logic Device) 它是大規(guī)模集成電路技術(shù)與計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助生產(chǎn)（CAM）和計(jì)算機(jī)輔助測試（CAT）相結(jié)合的產(chǎn)物 是現(xiàn)代數(shù)字電子系統(tǒng)向超高集成度、低功耗、超小型化和專用化方向發(fā)展的重要基礎(chǔ) 通過定義器件內(nèi)部的

9、邏輯關(guān)系和輸入、輸出引出端，將原來在電路印刷線路板設(shè)計(jì)中完成的大部分工作放在芯片設(shè)計(jì)中進(jìn)行，降低了電路圖設(shè)計(jì)和印刷線路板設(shè)計(jì)的工作量和難度，改變了傳統(tǒng)的數(shù)字電路系統(tǒng)設(shè)計(jì)方法，增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率272可編程邏輯器件的發(fā)展及分類可編程邏輯器件的發(fā)展及分類（1）可編程邏輯器件的發(fā)展）可編程邏輯器件的發(fā)展 第一階段：PROM、PLA（Programmable Logic Array） 第二階段：PAL（Programmable Array Logic） 第三階段：GAL（Generic Array Logic）、EPLD 第四階段；CPLD、FPGA28（2）可編程邏輯器件的分類 可編

10、程邏輯器件可由其集成度分為低密度器件和高密度器件兩種 可編程邏輯器件還可由內(nèi)部的可編程情況進(jìn)行分類 293PLD的邏輯符號(hào)和基本結(jié)構(gòu)的一般畫法的邏輯符號(hào)和基本結(jié)構(gòu)的一般畫法PLD內(nèi)部基本結(jié)構(gòu)的邏輯符號(hào)內(nèi)部基本結(jié)構(gòu)的邏輯符號(hào) 30與門、或門的畫法與門、或門的畫法 31 PLD內(nèi)部陣列各支路交叉點(diǎn)內(nèi)部陣列各支路交叉點(diǎn) 和編程與門和編程與門的表示方法的表示方法 321PAL的基本電路結(jié)構(gòu)的基本電路結(jié)構(gòu)（a）基本電路結(jié)構(gòu) （b）一般畫法 33一個(gè)已編程的PAL電路 實(shí)現(xiàn)函數(shù)342PAL的各種輸出電路的各種輸出電路（1）基本輸出結(jié)構(gòu)）基本輸出結(jié)構(gòu) 或門輸出 或非門輸出 互補(bǔ)輸出 35（2）可編程輸入/輸

11、出結(jié)構(gòu)36（3）寄存器輸出結(jié)構(gòu)37（4）異或輸出結(jié)構(gòu)38（5）運(yùn)算選通反饋結(jié)構(gòu)產(chǎn)生16種運(yùn)算的編程情況 運(yùn)算選通反饋結(jié)構(gòu) 393PAL的命名方法的命名方法以MMI公司的產(chǎn)品命名方法為例 404PAL器件的設(shè)計(jì)和編程器件的設(shè)計(jì)和編程步驟如下：（1）對(duì)邏輯功能進(jìn)行描述（2）選擇合適的PAL芯片，根據(jù)輸入與輸出的邏輯關(guān)系特點(diǎn)，如組合電路或時(shí)序電路，以及輸入個(gè)數(shù)和輸出個(gè)數(shù)的多少來選擇合適的芯片。還要考慮其他技術(shù)指標(biāo)條件是否滿足要求，如溫度、速度、功耗及各種特性等，可通過查看手冊(cè)進(jìn)行選擇（3）按照所應(yīng)用的對(duì)器件進(jìn)行設(shè)計(jì)的語言要求，將源文件輸入微機(jī)，形成編程文件，然后進(jìn)行仿真測試（4）用編程器編程411G

12、AL的電路結(jié)構(gòu)的電路結(jié)構(gòu)以GAL16V8為例,包括： 6432位的可編程與邏輯陣列，8個(gè)OLMC，10個(gè)輸入緩沖器，8個(gè)三態(tài)輸出緩沖器和8個(gè)反饋輸入緩沖器 與邏輯陣列的每個(gè)交叉點(diǎn)上設(shè)有編程單元 GAL器件中組成或邏輯陣列的8個(gè)或門分別包含在8個(gè)OLMC中，它們和與邏輯陣列的連接是固定的 在GAL16V8中除了與邏輯陣列以外還有一些編程單元，這些編程單元可劃分為64行，經(jīng)過編程后可實(shí)現(xiàn)一些比較重要的功能422輸出邏輯宏單元（輸出邏輯宏單元（OLMC）43四個(gè)數(shù)據(jù)選擇器的作用：（1）乘積項(xiàng)多路選擇器I（2）輸出允許控制多路選擇器（3）輸出多路選擇器（4）反饋多路選擇器443OLMC的輸出模式的輸出

13、模式 下表列出了在SYN、AC0、AC1(n)、XOR(n) 的控制下構(gòu)成的OLMC(n)的五種輸出模式。 45各種輸出模式的等效邏輯圖 464行地址圖行地址圖GAL16V8的行地址圖 47 行地址編程單元有64行，編程后可實(shí)現(xiàn)一些重要功能：（1）用戶陣列（2）電子標(biāo)簽（3）結(jié)構(gòu)控制字（4）保密位（5）整體擦除位行地址的第3359行、62行由制造廠家保留備用485GAL的設(shè)計(jì)與編程的設(shè)計(jì)與編程 用GAL器件設(shè)計(jì)邏輯電路的方法與步驟和PAL基本相同。目前GAL的編程設(shè)計(jì)軟件有很多種，其中ABEL、CUPL是通用軟件，功能很強(qiáng)，不但能產(chǎn)生熔絲圖，面且還能幫助開發(fā)邏輯方程。大多數(shù)情況下，只按真值表或

14、狀態(tài)圖提供簡單的程序就能自行產(chǎn)生邏輯方程式，并自動(dòng)產(chǎn)生編程文件。 因?yàn)镚AL器件通用性強(qiáng)，因此，種類很少，在器件的選擇上較為簡單。GAL器件一般都可擦除100次以上，寫入后的數(shù)據(jù)可保持20年之久。491半導(dǎo)體存儲(chǔ)器作為信號(hào)的存儲(chǔ)器件是數(shù)字電路系統(tǒng)特別是計(jì)算機(jī)中的重要組成部分，它主要分為只讀存儲(chǔ)器ROM和隨機(jī)存儲(chǔ)器RAM兩大類。2ROM可存儲(chǔ)長期需要保存的固定信息，正常工作時(shí)，只能讀出，斷電后信息不會(huì)丟失。ROM按信息寫入方式不同分為固定ROM，可編程ROM（PROM）和可改寫的ROM（EPROM、E2PROM）。它們屬于組合邏輯電路范疇，可實(shí)現(xiàn)任意一個(gè)最小項(xiàng)。503RAM具有隨時(shí)讀寫功能，斷電后信息便會(huì)丟失，一般RAM用于信息的暫存。RAM分靜態(tài)RAM（SRAM）和動(dòng)態(tài)R