第3章_part1集成電路制造

1、2022-5-71IC版圖設(shè)計(jì)版圖設(shè)計(jì)第第3 3章章 集成電路制造技術(shù)集成電路制造技術(shù)CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-72第三章第三章 版圖設(shè)計(jì)版圖設(shè)計(jì)3.13.23.33.43.5 3.6CMOS VLSI制造工藝簡介晶體管版圖簡介分層和連接工藝設(shè)計(jì)規(guī)則縱向連接圖通用設(shè)計(jì)步驟CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-73版圖的層版圖的層contactdiffmetal1metal2ndiffpdiffnwellpolyviaCMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心

2、2022-5-74版圖的層版圖的層contactdiffmetal1metal2ndiffpdiffnwellpolyviaCMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-75內(nèi)容內(nèi)容3.1.硅工藝概述及硅工藝概述及CMOS工藝流程工藝流程3.2.材料生長與淀積材料生長與淀積3.3.刻蝕刻蝕3.4.設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-763.1硅工藝概述及硅工藝概述及CMOS工藝流程工藝流程硅晶圓硅晶圓確定晶體管的基底區(qū)域確定晶體管的基底區(qū)域形成并繪制多晶硅柵的圖案形成并繪制多晶硅柵的圖案確

3、定有源區(qū)確定有源區(qū)為接觸孔開孔為接觸孔開孔確定互連層確定互連層用鈍化層覆蓋芯片用鈍化層覆蓋芯片為連線綁定形成鈍化層開孔為連線綁定形成鈍化層開孔CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-77單晶硅的生長晶體生長是把半導(dǎo)體級(jí)硅的多晶塊轉(zhuǎn)換成一塊大的單晶硅。把多晶轉(zhuǎn)變成一個(gè)大單晶，給與正確的定向和適量的P型或者N型摻雜，稱為單晶硅的生長。85%的單晶是CZ法生產(chǎn)出來的.直拉法（CZ 法）CZ 拉單晶爐摻雜雜質(zhì)控制CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-78單晶硅的生長籽晶熔融多晶硅熱屏蔽水套單晶硅石英坩鍋碳加熱

4、部件單晶拉伸與轉(zhuǎn)動(dòng)機(jī)械坩坩堝堝籽籽晶晶單單晶晶CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-79單晶硅的生長為了在最后得到所需電阻率的晶體，摻雜材料被加到為了在最后得到所需電阻率的晶體，摻雜材料被加到拉單晶爐的熔體中拉單晶爐的熔體中，晶體生長中最常用的摻雜雜質(zhì)是，晶體生長中最常用的摻雜雜質(zhì)是生產(chǎn)生產(chǎn)p型硅的三價(jià)硼或者生產(chǎn)型硅的三價(jià)硼或者生產(chǎn)n型硅的五價(jià)磷。硅中的型硅的五價(jià)磷。硅中的摻雜濃度范圍可以用字母和上標(biāo)來表示，如下表所示摻雜濃度范圍可以用字母和上標(biāo)來表示，如下表所示CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5

5、-710Wafer制備過程制備過程晶體生長整形切片磨片拋光倒角清洗檢查包裝videoCMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-711WaferCMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-712硅工藝概述及硅工藝概述及CMOS工藝流程工藝流程Silicon wafer showing die sites.YieldRETURNCMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心3.2工藝流程工藝流程3.2.1標(biāo)準(zhǔn)雙極工藝標(biāo)準(zhǔn)雙極工藝特征：以犧牲特征：以犧牲PNP晶體管性能的代價(jià)來優(yōu)晶體管性能

6、的代價(jià)來優(yōu)化化NPN晶體管。晶體管。原因：原因：NPN是電子導(dǎo)電，是電子導(dǎo)電，PNP是空穴導(dǎo)電是空穴導(dǎo)電的?？昭ǖ倪w移率的?？昭ǖ倪w移率電子的遷移率，不僅減電子的遷移率，不僅減小了小了PNP的的 值，而且降低了開關(guān)速度。值，而且降低了開關(guān)速度。標(biāo)準(zhǔn)雙極工藝采用結(jié)隔離標(biāo)準(zhǔn)雙極工藝采用結(jié)隔離(JI)以阻止相同以阻止相同襯底上器件間不希望出現(xiàn)的電流流動(dòng)。器襯底上器件間不希望出現(xiàn)的電流流動(dòng)。器件位于淀積在輕摻雜件位于淀積在輕摻雜P型襯底上的輕摻雜型襯底上的輕摻雜N型外延層中。型外延層中。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院

7、西安郵電學(xué)院ASIC中心中心制造順序制造順序由由8個(gè)掩模操作組成個(gè)掩模操作組成初始材料：輕摻雜的初始材料：輕摻雜的(111)晶向晶向P型襯底。型襯底。使用使用(111)硅有助于抑制標(biāo)準(zhǔn)雙極工藝固有硅有助于抑制標(biāo)準(zhǔn)雙極工藝固有的寄生的寄生PMOS管。管。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心N型埋層型埋層1.生長薄氧化層；生長薄氧化層；2.涂光刻膠；涂光刻膠；3.用用NBL掩膜掩膜板；板；4.在刻蝕窗口用離子注入或熱淀積法使在刻蝕窗口用離子注入或熱淀積法使N型雜型雜質(zhì)質(zhì)(As,Sb)進(jìn)入晶片，形成進(jìn)入晶片，形成N埋層。埋層。5.退火；目的：退火；目的：1.退火修

8、復(fù)晶格損傷；退火修復(fù)晶格損傷；2.在硅在硅表面生長少量具有輕微不連續(xù)型的氧化層。表面生長少量具有輕微不連續(xù)型的氧化層。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心外延生長外延生長 首先要去除晶片上的氧化層，再生長首先要去除晶片上的氧化層，再生長10-25um的輕摻雜的輕摻雜N型外延層。外延時(shí)，表面不型外延層。外延時(shí)，表面不連續(xù)性將以約連續(xù)性將以約45度的角度向上傳遞。外延結(jié)度的角度向上傳遞。外延結(jié)束后，束后，NBL陰影將橫向平移長約外延層厚度陰影將橫向平移長約外延層厚度的距離。的距離。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心隔離擴(kuò)散隔

9、離擴(kuò)散1.氧化晶片；涂光刻膠；氧化晶片；涂光刻膠；2.通過精準(zhǔn)確定偏移量修正圖形平移使掩模板與通過精準(zhǔn)確定偏移量修正圖形平移使掩模板與NBL陰影對(duì)齊。陰影對(duì)齊。3.淀積高濃度的硼淀積高濃度的硼4.高溫退火，使隔離擴(kuò)散向下移動(dòng)高溫退火，使隔離擴(kuò)散向下移動(dòng)CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心深深N+擴(kuò)散擴(kuò)散(提供到提供到NBL的低阻連接的低阻連接)1.涂光刻膠，采用深涂光刻膠，采用深N+掩膜；掩膜；2.高濃度磷淀積后高溫退火形成深高濃度磷淀積后高溫退火形成深N+阱；阱； 深深N+退火后，深退火后，深N+擴(kuò)散和隔離擴(kuò)散都達(dá)到擴(kuò)散和隔離擴(kuò)散都達(dá)到最終結(jié)深。隔離島已徹

10、底形成。最終結(jié)深。隔離島已徹底形成。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心基區(qū)注入基區(qū)注入1.涂光刻膠，采用基區(qū)掩模板；涂光刻膠，采用基區(qū)掩模板；2.氧化刻蝕出窗口，注入低濃度硼氧化刻蝕出窗口，注入低濃度硼(B)使使N型外延層反型，形型外延層反型，形成成NPN晶體管的基區(qū)。晶體管的基區(qū)。3.高溫退火修復(fù)注入損傷并確定基區(qū)結(jié)深。高溫退火修復(fù)注入損傷并確定基區(qū)結(jié)深。 為提高表面摻雜濃度還可以對(duì)隔離區(qū)進(jìn)行基區(qū)注入，這種為提高表面摻雜濃度還可以對(duì)隔離區(qū)進(jìn)行基區(qū)注入，這種工藝稱為隔離區(qū)上基區(qū)工藝稱為隔離區(qū)上基區(qū)(BOI)。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安

11、郵電學(xué)院ASIC中心中心發(fā)射區(qū)擴(kuò)散發(fā)射區(qū)擴(kuò)散1.涂光刻膠，用發(fā)射區(qū)掩模板；涂光刻膠，用發(fā)射區(qū)掩模板；2.在形成在形成NPN管發(fā)射區(qū)和要制作管發(fā)射區(qū)和要制作N型外延層或深型外延層或深N+擴(kuò)擴(kuò)散歐姆接觸的區(qū)域刻蝕氧化層露出硅表面。散歐姆接觸的區(qū)域刻蝕氧化層露出硅表面。3.高濃度磷淀積形成發(fā)射區(qū)（常用高濃度磷淀積形成發(fā)射區(qū)（常用POCl3作擴(kuò)散源）；作擴(kuò)散源）；CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心接觸接觸(形成金屬連線和保護(hù)層形成金屬連線和保護(hù)層) 在晶體表面涂光刻膠，使用接觸掩模板光在晶體表面涂光刻膠，使用接觸掩模板光刻，露出硅表面，稱為刻，露出硅表面，稱為OR

12、接觸接觸(去除氧化去除氧化物物)。金屬化金屬化 在整個(gè)晶片上蒸發(fā)或?yàn)R射一銅鋁合金層在整個(gè)晶片上蒸發(fā)或?yàn)R射一銅鋁合金層(包包含含2%的硅以抑制發(fā)射區(qū)穿通，包含的硅以抑制發(fā)射區(qū)穿通，包含0.5%的的銅以改善電遷移特性銅以改善電遷移特性) 標(biāo)準(zhǔn)雙極工藝為降低標(biāo)準(zhǔn)雙極工藝為降低互聯(lián)線阻抗和防止電遷移發(fā)生會(huì)使用相對(duì)互聯(lián)線阻抗和防止電遷移發(fā)生會(huì)使用相對(duì)較厚的金屬化層，通常為至少較厚的金屬化層，通常為至少1.0um。金屬。金屬化后的晶片使用金屬掩膜版光刻，形成互化后的晶片使用金屬掩膜版光刻，形成互聯(lián)系統(tǒng)。聯(lián)系統(tǒng)。 CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心覆蓋保護(hù)層覆蓋保護(hù)層1

13、.在整個(gè)晶片上淀積一層厚的保護(hù)層在整個(gè)晶片上淀積一層厚的保護(hù)層(PO),氮化物保護(hù)膜提供氮化物保護(hù)膜提供優(yōu)良的機(jī)械和化學(xué)保護(hù)。有的工藝在氮化層下面使用摻雜優(yōu)良的機(jī)械和化學(xué)保護(hù)。有的工藝在氮化層下面使用摻雜的磷硅玻璃層的磷硅玻璃層(PSG)或直接替代氮化層?；蛑苯犹娲瘜印?. 涂光刻膠，并用涂光刻膠，并用PO掩膜版刻出圖形。掩膜版刻出圖形。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心24CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心25CMOSCMOS集成電路是目前應(yīng)用最為廣泛的一種集集成電路是目前應(yīng)用最為廣泛的一種集成電路，約占集成電路

14、總數(shù)的成電路，約占集成電路總數(shù)的95%95%以上。以上。CMOSCMOS工藝技術(shù)是當(dāng)代工藝技術(shù)是當(dāng)代VLSIVLSI工藝的主流工藝技工藝的主流工藝技術(shù)，它是在術(shù)，它是在PMOSPMOS與與NMOSNMOS工藝基礎(chǔ)上發(fā)展起來工藝基礎(chǔ)上發(fā)展起來的。的。其特點(diǎn)是將其特點(diǎn)是將NMOSNMOS器件與器件與PMOSPMOS器件同時(shí)制器件同時(shí)制作在同一硅襯底上。作在同一硅襯底上。 CMOSCMOS工藝技術(shù)一般可分為三類，即工藝技術(shù)一般可分為三類，即 P P阱阱CMOSCMOS工藝工藝 N N阱阱CMOSCMOS工藝工藝 雙阱雙阱CMOSCMOS工藝工藝3.2.2CMOS工藝工藝CMOS集成電路版圖集成電路版

15、圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心261.P阱阱CMOS工藝工藝 P P阱阱CMOSCMOS工藝工藝以以N型單晶硅為襯底，型單晶硅為襯底，在其上制作在其上制作P阱。阱。NMOS管做在管做在P阱內(nèi)，阱內(nèi)，PMOS管做在管做在N型襯底上。型襯底上。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心27P阱阱CMOS工藝工藝 電連接時(shí)，電連接時(shí)，P P阱接最負(fù)電位，阱接最負(fù)電位，N N襯底接最正襯底接最正電位，通過反向偏置的電位，通過反向偏置的PNPN結(jié)實(shí)現(xiàn)結(jié)實(shí)現(xiàn)PMOSPMOS器件和器件和NMOSNMOS器件之間的器件之間的相互隔離相互隔離。P P阱阱CMOSCMOS

16、芯片剖芯片剖面示意圖面示意圖見下圖。見下圖。 CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心28由于由于氧化層中正電荷的作用氧化層中正電荷的作用以及以及負(fù)的負(fù)的金屬金屬(鋁鋁)柵柵與襯底的與襯底的功函數(shù)差功函數(shù)差，使得使得在沒有溝道離子注入技在沒有溝道離子注入技術(shù)的條件下，術(shù)的條件下，制備低閾值電壓制備低閾值電壓(絕對(duì)值絕對(duì)值)的的PMOS器器件和增強(qiáng)型件和增強(qiáng)型NMOS器件相當(dāng)困難。器件相當(dāng)困難。于是，采用于是，采用輕輕摻雜的摻雜的n型襯底制備型襯底制備PMOS器件器件，采用，采用較高摻雜濃較高摻雜濃度度擴(kuò)散擴(kuò)散的的p阱做阱做NMOS器件器件（使閾值電壓從負(fù)變正，（

17、使閾值電壓從負(fù)變正，因?yàn)楦叩谋砻鎽B(tài)會(huì)使因?yàn)楦叩谋砻鎽B(tài)會(huì)使NMOS的閾值電壓為負(fù)），的閾值電壓為負(fù)），在當(dāng)時(shí)在當(dāng)時(shí)成為最佳的工藝組合。成為最佳的工藝組合。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心29N阱阱CMOS芯片剖面示意圖芯片剖面示意圖2.N阱阱CMOS工藝工藝CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心30 NN阱阱CMOSCMOS正好和正好和P P阱阱CMOSCMOS工藝相工藝相反反，它是在它是在P型襯底上形成型襯底上形成N阱。因?yàn)橼?。因?yàn)镹溝道器件是在溝道器件是在P型襯底上制成的，型襯底上制成的，這種這種方法與標(biāo)準(zhǔn)的方法與標(biāo)準(zhǔn)

18、的NN溝道溝道MOS(NMOS)MOS(NMOS)的工的工藝是兼容的。藝是兼容的。在這種情況下，在這種情況下，NN阱中和阱中和了了P P型襯底型襯底， P溝道溝道MOS管會(huì)受到過渡管會(huì)受到過渡摻雜的影響。摻雜的影響。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心31N阱阱CMOS工藝工藝 早期的早期的CMOS工藝的工藝的N阱工藝和阱工藝和P阱工阱工藝兩者并存發(fā)展。但由于藝兩者并存發(fā)展。但由于NN阱阱CMOSCMOS中中NMOSNMOS管直接在管直接在P P型硅襯底上制作型硅襯底上制作，有利，有利于發(fā)揮于發(fā)揮NMOS器件高速的特點(diǎn)，因此成為器件高速的特點(diǎn)，因此成為常用工

19、藝常用工藝 。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心323.3.雙阱雙阱CMOS工藝工藝 隨著工藝的不斷進(jìn)步，集成電路隨著工藝的不斷進(jìn)步，集成電路的的線條尺寸不斷縮小線條尺寸不斷縮小，傳統(tǒng)的單阱，傳統(tǒng)的單阱工藝有時(shí)已不滿足要求，雙阱工藝工藝有時(shí)已不滿足要求，雙阱工藝應(yīng)運(yùn)而生。應(yīng)運(yùn)而生。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS工藝流程工藝流程(以以N阱阱CMOS為例為例)CMOS集

20、成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心反相器版圖反相器版圖CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心清潔硅表面清潔硅表面有利于生長有利于生長SiO2CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2.生長生長P外延層外延層CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心3 初始氧化初始氧化(一次氧化一次氧化)目的：在已經(jīng)清洗潔凈的目的：在已經(jīng)清洗潔凈的N型硅表面上生長一層二型硅表面上生長一層二氧化硅，作為氧化硅，作為N型襯底（型襯底（N阱）摻雜的屏蔽層。阱）摻雜的屏蔽層。CMOS集成電路版圖集

21、成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心4. 放置掩膜版。放置掩膜版。第一次光刻淹沒版，其圖形是所有需要制作第一次光刻淹沒版，其圖形是所有需要制作N阱和相關(guān)阱和相關(guān)N-區(qū)域的圖形。區(qū)域的圖形。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心5. 曝光曝光CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心6. 利用無機(jī)溶液如硫酸或干式臭氧利用無機(jī)溶液如硫酸或干式臭氧(O3)燒除法將燒除法將光刻膠去除。光刻膠去除。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心7.N阱離子注入阱離子注入利用離子注入的技術(shù)，將磷打入晶圓

22、中，形成利用離子注入的技術(shù)，將磷打入晶圓中，形成N阱阱CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心8.去除光刻膠去除光刻膠CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心9.退火和雜志再分布退火和雜志再分布將離子注入后的硅片去除表面的光刻膠并清洗干凈，在氮?dú)猸h(huán)境將離子注入后的硅片去除表面的光刻膠并清洗干凈，在氮?dú)猸h(huán)境(中性環(huán)境中性環(huán)境)下退火，恢復(fù)被離子注入損傷的硅晶格。退火完成后，下退火，恢復(fù)被離子注入損傷的硅晶格。退火完成后，在高溫下進(jìn)行雜志再分布，目的是形成所需的在高溫下進(jìn)行雜志再分布，目的是形成所需的N阱結(jié)深。阱結(jié)深。CMOS集成電路

23、版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心10.低氧生長。低氧生長。通過熱氧化在平整的硅表面生長一層均勻的氧化層。目的是作為硅與氧化硅通過熱氧化在平整的硅表面生長一層均勻的氧化層。目的是作為硅與氧化硅的緩沖層，因?yàn)橄乱徊焦に囀堑矸e氮化硅，如果直接將氮化硅淀積在硅表面的緩沖層，因?yàn)橄乱徊焦に囀堑矸e氮化硅，如果直接將氮化硅淀積在硅表面，雖然對(duì)屏蔽場(chǎng)氧化效果是一樣的，但由于氮化硅與硅的晶格不匹配，將硅，雖然對(duì)屏蔽場(chǎng)氧化效果是一樣的，但由于氮化硅與硅的晶格不匹配，將硅表面引入晶格缺陷，所以生長一層底氧將起到緩沖作用。以后底氧去除后，表面引入晶格缺陷，所以生長一層底氧將起到緩沖作用。以后底

24、氧去除后，硅表面仍保持較好的界面狀態(tài)硅表面仍保持較好的界面狀態(tài)。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心11.淀積氮化硅并刻蝕場(chǎng)區(qū)淀積氮化硅并刻蝕場(chǎng)區(qū)淀積氮化硅：采用淀積氮化硅：采用CVD技術(shù)在底氧上淀積一層氮化技術(shù)在底氧上淀積一層氮化硅薄膜硅薄膜光刻有源區(qū)、刻蝕氮化硅：采用等離子體干法刻蝕光刻有源區(qū)、刻蝕氮化硅：采用等離子體干法刻蝕技術(shù)，在有源區(qū)保留氮化硅，在場(chǎng)區(qū)去除氮化硅。技術(shù)，在有源區(qū)保留氮化硅，在場(chǎng)區(qū)去除氮化硅。有源區(qū)：指將來要做晶體管、摻雜和接觸電極等的有源區(qū)：指將來要做晶體管、摻雜和接觸電極等的 區(qū)域；區(qū)域；場(chǎng)區(qū)：是芯片上有源區(qū)之外的所有區(qū)域，場(chǎng)區(qū)的

25、氧場(chǎng)區(qū)：是芯片上有源區(qū)之外的所有區(qū)域，場(chǎng)區(qū)的氧化層厚度遠(yuǎn)大于有源區(qū)的氧化層厚度?；瘜雍穸冗h(yuǎn)大于有源區(qū)的氧化層厚度。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心淀積氮化硅淀積氮化硅CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心涂光刻膠涂光刻膠CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心掩膜掩膜CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心曝光曝光CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心顯影顯影CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中

26、心中心刻蝕氮化硅刻蝕氮化硅CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心去除光刻膠去除光刻膠CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心場(chǎng)氧化：對(duì)硅片進(jìn)行高溫?zé)嵫趸?，生長大約場(chǎng)氧化：對(duì)硅片進(jìn)行高溫?zé)嵫趸?，生長大約1.2um厚度的厚度的場(chǎng)氧化層。因?yàn)榈璞Ｗo(hù)，所以在有源區(qū)不會(huì)生長氧化層，場(chǎng)氧化層。因?yàn)榈璞Ｗo(hù)，所以在有源區(qū)不會(huì)生長氧化層，僅在場(chǎng)區(qū)生長了所需的厚氧化層僅在場(chǎng)區(qū)生長了所需的厚氧化層。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心去除氮化硅、柵氧化去除氮化硅、柵氧化:采用干法刻蝕技術(shù)將硅片表采用干法刻蝕

27、技術(shù)將硅片表面的氮化硅層全部去除，并將底氧化層也去除。面的氮化硅層全部去除，并將底氧化層也去除。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心在清洗以后進(jìn)行柵氧化，生長一層高質(zhì)量的氧化層在清洗以后進(jìn)行柵氧化，生長一層高質(zhì)量的氧化層。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心淀積多晶硅：利用淀積多晶硅：利用CVD技術(shù)淀積多晶硅薄膜技術(shù)淀積多晶硅薄膜CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心淀積掩膜層淀積掩膜層CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心涂光刻膠涂光刻膠CMOS集成電路

28、版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心曝光曝光CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心刻蝕多晶硅圖形：利用干法刻蝕技術(shù)刻蝕多晶硅刻蝕多晶硅圖形：利用干法刻蝕技術(shù)刻蝕多晶硅CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心去除光刻膠去除光刻膠CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心離子注入形成離子注入形成PMOS的源漏區(qū)的源漏區(qū)利用光刻技術(shù)形成利用光刻技術(shù)形成PMOS源極及漏極區(qū)源極及漏極區(qū)域的屏蔽之后，再利用離子注入技術(shù)

29、將硼域的屏蔽之后，再利用離子注入技術(shù)將硼元素注入源極及漏極區(qū)域，而后將晶圓表元素注入源極及漏極區(qū)域，而后將晶圓表面的光刻膠去除。面的光刻膠去除。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心涂光刻膠涂光刻膠CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心放置掩膜板放置掩膜板CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心顯影顯影CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心注入磷離子注入磷離子CMOS集成電路版圖集成電路版圖

30、西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心離子注入形成離子注入形成NMOS源漏區(qū)源漏區(qū)涂光刻膠后，利用光刻技術(shù)形成涂光刻膠后，利用光刻技術(shù)形成NMOS源極與漏極區(qū)域的屏蔽，再利用離子注入源極與漏極區(qū)域的屏蔽，再利用離子注入技術(shù)將磷元素注入源極與漏極區(qū)域，而后技術(shù)將磷元素注入源極與漏極區(qū)域，而后將晶圓表面的光刻膠去除。將晶圓表面的光刻膠去除。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院

31、西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心利用退火技術(shù)，將經(jīng)離子注入過的漏極和源極進(jìn)行擴(kuò)散處理利用退火技術(shù)，將經(jīng)離子注入過的漏極和源極進(jìn)行擴(kuò)散處理CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心加入硼磷雜質(zhì)的二氧化硅有較低的溶點(diǎn)，硼磷氧化層加熱到攝氏加入硼磷雜質(zhì)的二氧化硅有較低的溶點(diǎn)，硼磷氧化層加熱到

32、攝氏800度時(shí)度時(shí)會(huì)有軟化流動(dòng)的特性，可以利用來進(jìn)行晶圓表面初級(jí)平坦化，以利后續(xù)光會(huì)有軟化流動(dòng)的特性，可以利用來進(jìn)行晶圓表面初級(jí)平坦化，以利后續(xù)光刻工藝條件的控制?？坦に嚄l件的控制。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心接觸孔的形成接觸孔的形成涂光刻膠，利用光科技術(shù)形成第一層接涂光刻膠，利用光科技術(shù)形成第一層接觸金屬孔的屏蔽。再利用活性離子刻蝕技觸金屬孔的屏蔽。再利用活性離子刻蝕技術(shù)刻蝕出接觸孔。術(shù)刻蝕出接觸孔。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMO

33、S集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心采用金屬填充通孔采用金屬填充通孔CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心定義出第一層金屬的圖形定義出第一層金屬的圖形淀積第一層金屬并完成第一層技術(shù)引線淀積第一層金屬并完成第一層技術(shù)引線的光刻和刻蝕。通過濺射的方法在硅表面的光刻和刻蝕。通過濺射的方法在硅表面淀積一層金屬，作為第一層金屬引線材料。淀積一層金屬，作為第一層金屬引線材料。然后采用第一層金屬掩膜板進(jìn)

34、行光刻，通然后采用第一層金屬掩膜板進(jìn)行光刻，通過干法刻蝕技術(shù)完成第一層金屬引線的刻過干法刻蝕技術(shù)完成第一層金屬引線的刻蝕，從而獲得第一層金屬引線圖形。蝕，從而獲得第一層金屬引線圖形。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心通過濺射的方法在硅表面淀積一層金屬，作為第一層金屬引線通過濺射的方法在硅表面淀積一層金屬，作為第一層金屬引線材料。材料。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心涂光刻膠涂光刻膠CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心放置掩膜板放置掩膜板CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西

35、安郵電學(xué)院ASIC中心中心曝光曝光CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心顯影顯影CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心淀積一層介電層在晶圓上淀積一層介電層在晶圓上CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心第二層金屬光刻與刻蝕類似于第一層金第二層金屬光刻與刻蝕類似于第一層金屬光刻與刻蝕的方法。屬光刻與刻蝕的方法。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西

36、安郵電學(xué)院ASIC中心中心利用光刻技術(shù)及活性離子刻蝕技術(shù)制作利用光刻技術(shù)及活性離子刻蝕技術(shù)制作通孔通孔(Via),作為兩金屬層之間連接的孔道，作為兩金屬層之間連接的孔道，之后去掉光刻膠。之后去掉光刻膠。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心Metal2的形成的形成沉積第二層金屬膜在晶圓上，利用光刻技沉積第二層金屬膜在晶圓上，利用光刻技術(shù)制作出第二層金屬的屏蔽，接著刻蝕出術(shù)制作出第二層金屬的屏蔽，接著刻蝕出第二層金屬連接結(jié)構(gòu)。第二層金屬連接結(jié)構(gòu)。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-799多晶硅、金屬層和鎢塞的顯微

37、照片多晶硅金屬層鎢塞Mag. 17,000 XCMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-7100互連層互連層CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心2022-5-7101用鈍化層覆蓋芯片用鈍化層覆蓋芯片 在所有的金屬層形成之后，隨后生長頂層氮化硅。在所有的金屬層形成之后，隨后生長頂層氮化硅。這一層氮化硅稱為鈍化層。其目的是保護(hù)芯片免這一層氮化硅稱為鈍化層。其目的是保護(hù)芯片免受潮氣、劃傷以及沾污的影響。利用壓焊塊掩膜受潮氣、劃傷以及沾污的影響。利用壓焊塊掩膜刻蝕出壓焊塊，實(shí)現(xiàn)芯片與外界的電連接?？涛g出壓焊塊，實(shí)現(xiàn)芯片與外

38、界的電連接。Bonding pad structure.CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心3.2.3 BiCMOS工藝工藝20世紀(jì)世紀(jì)80年代初，用戶提出了在普通襯底上年代初，用戶提出了在普通襯底上兼有模擬和數(shù)字系統(tǒng)的混合信號(hào)電路的要求。兼有模擬和數(shù)字系統(tǒng)的混合信號(hào)電路的要求。典型的混合信號(hào)集成電路包含典型的混合信號(hào)集成電路包含90%95%的的數(shù)字電路和數(shù)字電路和5%10%的模擬電路。的模擬電路。CMOS邏輯的封裝密度比雙極邏輯大，功耗邏輯的封裝密度比雙極邏輯大，功耗小。小。BiCOMS工藝基于工藝基于CMOS工藝流程，增加了工藝流程，增加了雙極晶體管、高

39、薄層多晶硅電阻及其他特殊雙極晶體管、高薄層多晶硅電阻及其他特殊器件。器件。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心本質(zhì)特征本質(zhì)特征BiCMOS工藝比較復(fù)雜，至少需要工藝比較復(fù)雜，至少需要15塊掩膜塊掩膜版，特殊情況甚至高達(dá)版，特殊情況甚至高達(dá)30塊。塊。典型的典型的BiCOMS工藝為標(biāo)準(zhǔn)的工藝為標(biāo)準(zhǔn)的CMOS流程，流程，并增加了少量步驟用于構(gòu)造合適的雙極型晶并增加了少量步驟用于構(gòu)造合適的雙極型晶體管。體管。缺點(diǎn)：增加了芯片的成本，延長了制造時(shí)間，缺點(diǎn)：增加了芯片的成本，延長了制造時(shí)間，降低了工藝產(chǎn)量降低了工藝產(chǎn)量優(yōu)點(diǎn)：具有更高性能的模擬電路，需要更少優(yōu)點(diǎn)：具有更

40、高性能的模擬電路，需要更少的設(shè)計(jì)精力和更快的設(shè)計(jì)周期。的設(shè)計(jì)精力和更快的設(shè)計(jì)周期。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心典型典型BiCMOS工藝與工藝與N阱阱CMOS工藝大致相工藝大致相同，但增加了同，但增加了3個(gè)掩膜步驟：個(gè)掩膜步驟：NBL、深、深N+和和基區(qū)?；鶇^(qū)。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心增加增加NBL優(yōu)點(diǎn)：優(yōu)點(diǎn)：1.NBL極大的減小了極大的減小了NPN晶體管的集電極電阻晶體管的集電極電阻(主要寄生元件之一主要寄生元件之一)；2.提供了更高的提供了更高的NPN晶體管工作電壓；晶體管工作電壓；3.有有抑制襯底寄

41、生抑制襯底寄生PNP管的作用。管的作用。深深N+區(qū)區(qū) 作為工藝擴(kuò)展；作為工藝擴(kuò)展；基區(qū)擴(kuò)散：決定了基區(qū)擴(kuò)散：決定了NPN管的增益、擊穿電管的增益、擊穿電壓和厄爾利電壓。壓和厄爾利電壓。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心制造順序制造順序初始材料初始材料選擇偏離晶軸一定角度切割的選擇偏離晶軸一定角度切割的P+(100)襯底襯底以減小版圖失真。以減小版圖失真。增加一次外延淀積增加一次外延淀積(用于用于NBL與與p+襯底結(jié)合襯底結(jié)合)，如果沒有這一步，如果沒有這一步，NBL會(huì)直接與襯底接觸形會(huì)直接與襯底接觸形成擊穿電壓很低的成擊穿電壓很低的N+/P+結(jié)，輕摻雜約結(jié)

42、，輕摻雜約20um厚的厚的P型外延層。型外延層。外延層的厚度有三個(gè)因素決定：下層襯底的外延層的厚度有三個(gè)因素決定：下層襯底的向上擴(kuò)散，向上擴(kuò)散，NBL的向下擴(kuò)散，及承受最大預(yù)的向下擴(kuò)散，及承受最大預(yù)期工作電壓所需的耗盡區(qū)寬度。期工作電壓所需的耗盡區(qū)寬度。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心N型埋層型埋層熱氧化生成薄氧化層，采用熱氧化生成薄氧化層，采用N型埋層型埋層(NBL)掩膜對(duì)該氧化層進(jìn)行光刻；掩膜對(duì)該氧化層進(jìn)行光刻；注入注入N型雜質(zhì)砷或銻，短暫退火；型雜質(zhì)砷或銻，短暫退火； CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心外延生長外延生長進(jìn)行二次進(jìn)行二次P型外延層淀積。表面不連續(xù)性將型外延層淀積。表面不連續(xù)性將通過外延層沿晶片與晶軸成通過外延層沿晶片與晶軸成45度的方向向上度的方向向上傳遞。傳遞。CMOS集成電路版圖集成電路版圖西安郵電學(xué)院西安郵電學(xué)院ASIC中心中心N阱擴(kuò)散和深阱擴(kuò)散和深N+區(qū)區(qū) 1. 涂光刻膠，用涂光刻膠，用N阱掩膜版光刻，注入磷，退阱掩膜版光刻，注入磷，退火，形成阱區(qū)擴(kuò)散，在阱與火，形成阱區(qū)擴(kuò)散，在阱與NBL相接前停止退相接前停止退火?；稹?. 注入高濃度磷，做注入高濃度磷，做N+淀