VDMOS功率晶體管的版圖設(shè)計..

1、VDMOS功率晶體管的版圖設(shè)計系專業(yè)姓名班級學(xué)號指導(dǎo)教師職稱指導(dǎo)教師職稱設(shè)計時間20129152013.1.4摘要VDMOS是微電子技術(shù)和電力電子技術(shù)融和起來的新一代功率半導(dǎo)體器件。因具有開關(guān)速度快、輸入阻抗高、負溫度系數(shù)、低驅(qū)動功率、制造工藝簡單等一系列優(yōu)點，在電力電子領(lǐng)域得到了廣泛的應(yīng)用。目前，國際上已形成規(guī)?；a(chǎn)，而我國在VDMOS設(shè)計領(lǐng)域則處于起步階段。本文首先闡述了VDMOS器件的基本結(jié)構(gòu)和工作原理，描述和分析了器件設(shè)計中各種電性能參數(shù)和結(jié)構(gòu)參數(shù)之間的關(guān)系。通過理論上的經(jīng)典公式來確定VDMOS的外延參數(shù)、單胞尺寸和單胞數(shù)量、終端等縱向和橫向結(jié)構(gòu)參數(shù)的理想值。根據(jù)結(jié)構(gòu)參數(shù)，利用L-e

2、dit版圖繪制軟件分別完成了能夠用于實際生產(chǎn)的60V、100V、500VVDMOS器件的版圖設(shè)計。在此基礎(chǔ)之上確定了器件的制作工藝流程，并對工藝流水中出現(xiàn)的問題進行了分析。最后，總結(jié)全文，提出下一步研究工作的方向。關(guān)鍵詞：，功率半導(dǎo)體器件，版圖設(shè)計，原胞，擊穿電壓目錄第1章緒論第1章緒論電力電子系統(tǒng)是空間電子系統(tǒng)和核電子系統(tǒng)的心臟，功率電子技術(shù)是所有電力電子系統(tǒng)的基礎(chǔ)。VDMOSFET是功率電子系統(tǒng)的重要元器件，它為電子設(shè)備提供所需形式的電源以及為電機設(shè)備提供驅(qū)動。幾乎大部分電子設(shè)備和電機設(shè)備都需用到功率VDMOS器件oVDMOS器件具有不能被橫向?qū)щ娖骷娲膬?yōu)良性能，包括高耐壓、低導(dǎo)通電

3、阻、大功率和可靠性等。半導(dǎo)體功率器件是電力電子系統(tǒng)進行能量控制和轉(zhuǎn)換的基本電子元器件，也稱為電力電子開關(guān)器件。它是用來進行高效電能形態(tài)變換、功率控制與處理，以及實現(xiàn)能量調(diào)節(jié)的新技術(shù)核心器件。電力電子技術(shù)的不斷發(fā)展為半導(dǎo)體功率器件開拓了廣泛的應(yīng)用領(lǐng)域，而半導(dǎo)體功率器件的可控制特性決定了電力電子系統(tǒng)的效率、體積和重量。實踐證明，半導(dǎo)體功率器件的發(fā)展是電力電子系統(tǒng)技術(shù)更新的關(guān)鍵。通常，半導(dǎo)體功率器件是一種三端子器件，通過施加于控制端子上的控制信號，控制另兩個端子處于電壓阻斷（器件截至）或電流導(dǎo)通（器件導(dǎo)通）狀態(tài)。20世紀50年代初，世界上第一只可控性半導(dǎo)體器件雙極結(jié)型晶體管（BJT）誕生，從那時起，

4、BJT開始廣泛應(yīng)用于各類電子系統(tǒng)中，并促使人類真正進入大功率電能轉(zhuǎn)換的時代。實際上大容量電功率概念與半導(dǎo)體器件技術(shù)相結(jié)合的研究開發(fā)從50年代就已經(jīng)開始。1958年世界上第一只晶閘管（早期稱為可控硅整流管，300V/25A）研制成功，使半導(dǎo)體技術(shù)在工業(yè)領(lǐng)域的應(yīng)用發(fā)生了革命性的變化，有力的推動了大功率（高電壓、大電流）電子器件多樣化應(yīng)用的進程。在隨后的二十多年里，功率半導(dǎo)體器件在技術(shù)性能和應(yīng)用類型方面又有了突飛猛進的發(fā)展，先后分化并制造出功率逆導(dǎo)晶閘管、三端雙向晶閘管和可關(guān)斷晶閘管等。在此基礎(chǔ)上為增強功率器件的可控性，還研制出雙極型大功率晶體管，開關(guān)速度更高的單極MOS場效應(yīng)晶體管和復(fù)合型高速、低

5、功耗絕緣柵雙極晶體管，從此功率半導(dǎo)體器件跨入了全控開關(guān)器件的新時代。進入90年代，單個器件的容量明顯增大，控制功能更加靈活，價格顯著降低，派生的新型器件不斷涌現(xiàn)，功率全控開關(guān)器件模塊化和智能化集成電路已經(jīng)形成，產(chǎn)品性能和技術(shù)參數(shù)正不斷改進和完善。電力電子技術(shù)的不斷發(fā)展及廣泛應(yīng)用將反過來又促進現(xiàn)代功率半導(dǎo)體器件制造技術(shù)的成熟與發(fā)展。20世紀70年代末，隨著MOS集成電路的發(fā)展，誕生了MOS型半導(dǎo)體功率功率VDMOS器件結(jié)構(gòu)與優(yōu)化設(shè)計研究器件。MOSFET不僅是微電子學(xué)的重要器件，有趣的是，它也是重要的功率半導(dǎo)體器件。作為功率器件，其發(fā)展過程基本上是在保留和發(fā)揮MOS器件本身特點的基礎(chǔ)上，努力提高

6、功率（即增大器件工作電壓和電流）的過程。功率MOS是電壓控制型器件，通過柵極電壓控制器件的關(guān)斷或開通，與BJT等雙極型器件相比，極大地簡化了輸入驅(qū)動線路，同時更容易實現(xiàn)電力電子系統(tǒng)的集成化。而且，對于擊穿電壓小于200V的器件，可以通過增大單位面積的溝道寬度使導(dǎo)通電阻和開通損耗降到最小，此外，功率MOS還具有更高的開關(guān)速度和更寬的安全工作（SOA）,這使得功率MOS在低壓、高頻系統(tǒng)中得到了廣泛的應(yīng)用。但是，由于沒有類似雙極器件少子注入產(chǎn)生的電導(dǎo)調(diào)制效應(yīng)，隨著器件擊穿電壓增大（大于200V）,其導(dǎo)通電阻急劇增大，極大地限制了功率MOS擊穿電壓的提高，也限制了它在高壓系統(tǒng)的使用。功率MOSFET工

7、藝水平的提高和額定電壓、電流指標的增大，標志著電力電子向著大容量、高頻率、快響應(yīng)、低損耗方向發(fā)展。理論分析和實驗研究表明，電器產(chǎn)品的體積與重量的縮小與供電頻率的平方根成反比，故電力電子器件的高頻化始終是技術(shù)發(fā)展的主導(dǎo)方向。器件工作頻率的提高，可使電氣設(shè)備在制造中節(jié)省材料，在運行時節(jié)省能源，設(shè)備的系統(tǒng)性能也大為改善，尤其是國防及航天工業(yè)具有十分深遠的意義。進入20世紀90年代，電力電子器件則朝著產(chǎn)品標準化、結(jié)構(gòu)模塊化、功能復(fù)合化、功率集成化、性能智能化的方向發(fā)展。目前，先進的模塊已經(jīng)包括開關(guān)元件和反向續(xù)流二極管及驅(qū)動保護電路等多個單元，并已實現(xiàn)產(chǎn)品標準化和系列化，在電性能一致性與可靠性上也達到了

8、極高的水平。第1章緒論第2章VDMOS器件的結(jié)構(gòu)和基本工作原理2.1VDMOS器件結(jié)構(gòu)特點新一代功率半導(dǎo)體器件VDMOS(verticaldoublediffusedMOS)即垂直導(dǎo)電雙擴散MOS作為第三代電力電子產(chǎn)品，由于是多子器件，具有MOS器件的一切優(yōu)點，如：開關(guān)速度快、驅(qū)動功率小。VDMOS采用自對準工藝，大大提高了單位面積中元胞的數(shù)量，并且并聯(lián)的元胞具有負的溫度系數(shù)，有利于大電流和更寬的安全工作區(qū)的實現(xiàn)。此外，與一般MOS相比VDMOS具有更短的溝道，線性好，實用性強。功率MOSFET的發(fā)展主要是從增大器件電流電壓、提高器件耐壓和工作頻率三方面來進行。增大器件電流電壓主要是減小導(dǎo)通電

9、阻Ron；提高器件耐壓除選取合理的高阻漂移區(qū)以外，在結(jié)構(gòu)上還要增加溝道長度L，否則溝道容易穿通。由晶體管原理可知，該器件的漏極電流ID與溝道的寬長比(Z/L)成正比，即IZLD增加溝道長度會使器件工作電流變小，所以設(shè)計器件時必須根據(jù)要求綜合考慮工作電流和耐壓兩方面的因素。一般工藝所做的溝道長度為2um左右，這些因素決定了單位柵寬的的電流為1A/um的數(shù)量級。由此可見要增加器件允許工作電流，一個辦法是增加?xùn)艑捯壹丛谝欢ǖ拿娣e下把柵做成n條并聯(lián)的叉指結(jié)構(gòu)，這樣電流可增加至2n倍；另一個方法就是做成許多元胞并聯(lián)的元胞結(jié)構(gòu)，P阱可以做成正方形或六邊形。無論哪種結(jié)構(gòu)都要在工藝上保證成品率，否則一個單元失

10、效整個管芯報廢。圖2.1是VDMOS的橫縱結(jié)構(gòu)圖。一般VDMOS的耐壓主要是由高阻漂移區(qū)來承擔，為了保證表面不被擊穿，在所有單元的最外圈要采用一定的終端保護技術(shù)，如：場板、場限環(huán)、等位環(huán)等。圖2.1VDMOS元胞的橫縱結(jié)構(gòu)2.2VDMOS器件的工作原理截止：漏源極間加正電源，柵源極間電壓為零。P基區(qū)與N漂移區(qū)之間形成的PN結(jié)J1反偏，漏源極之間無電流流過。導(dǎo)電：在柵源極間加正電壓UGS,柵極是絕緣的，所以不會有柵極電流流過。但柵極的正電壓會將其下面P區(qū)中的空穴推開，而將P區(qū)中的少子一電子吸引到柵極下面的P區(qū)表面當UGS大于UT（開啟電壓或閾值電壓）時，柵極下P區(qū)表面的電子濃度將超過空穴濃度，使

11、P型半導(dǎo)體反型成N型而成為反型層，該反型層形成N溝道而使PN結(jié)J1消失，漏極和源極導(dǎo)電。圖2.2VDMOS縱向剖面圖從上圖這個典型的VDMOS單元結(jié)構(gòu)中可以看出，通過多單元并聯(lián)方法達到增大導(dǎo)通電流的目的。上面的n+為源區(qū)，與p+區(qū)相連接，n-外延層為漂移區(qū)；下面的n+為漏區(qū)，p型溝道區(qū)通過雙擴散工藝形成，其寬度通過工藝條件調(diào)節(jié)。當柵極加電壓時，p區(qū)形成橫向溝道，電流向下通過漂移區(qū)到達漏區(qū)。在圖2.2這個由兩個元胞組成的VDMOS的剖面結(jié)構(gòu)圖中，由圖可知溝道是通過硼磷兩次擴散在水平方向形成的。真正的VDMOS是由許多單元圖形并聯(lián)而成的集成器件，硅柵網(wǎng)格將各單元的柵極相連，底部作為公用的漏極。當柵

12、源電壓大于器件的閾值電壓時，在柵下的P區(qū)形成強反型層即為電子溝道，那么在漏源電壓的作用下N+源區(qū)的電子通過反型層溝道，經(jīng)由高阻漂移區(qū)至襯底漏極形成漏源電流。當GV于閾值電壓TV，柵下不能形成反型層溝道，漏源之間是由反偏PN結(jié)所組成，由于漂移區(qū)的濃度較低則耗盡層主要向漂移區(qū)一側(cè)擴展，這樣就可以維持較高的擊穿電壓。VDMOS結(jié)構(gòu)中短的溝道以及足夠厚的漂移區(qū)相結(jié)合是獲得大電流、高頻率響應(yīng)以及高耐壓的保障。GSVTVDSVS小時雙擴散工藝的發(fā)明孕育了VDMOS的誕生，但因受當時工藝條件的限制都采用鋁柵工藝，后來發(fā)展成為硅柵工藝，元胞圖形也進一步優(yōu)化，其中，多晶硅柵被埋藏在源極金屬的下面，源極電流流過水

13、平溝道，經(jīng)過柵極下面的積累層再穿過縱向n-漂移區(qū)流到漏極。這種結(jié)構(gòu)的功率MOS，在工藝上與先進的超大規(guī)模集成電路（VLSI）工藝相兼容，因此發(fā)展很快。2.3VDMOS器件的主要特性VDMOS器件結(jié)構(gòu)如圖示，漏極布置到與源極、柵極相反的另一表面。采用多元胞并聯(lián)以增大導(dǎo)通電流。設(shè)置了高阻厚n-外延層（以n溝道器件說明，p溝道類似），引入體PN結(jié)提高擊穿電壓。為避免高電壓下的表面擊穿，又引入了場板、場限環(huán)等終端結(jié)構(gòu)。柵極為零偏壓時無溝道形成，漏源之間的電壓加在反偏PN結(jié)上，器件處于阻斷狀態(tài)。當柵極電壓超過閾值電壓時，Pbase中形成溝道，器件處于導(dǎo)通狀態(tài)。功率MOS場效應(yīng)晶體管是多子器件，不存在少子

14、注入效應(yīng)，在高頻應(yīng)用領(lǐng)域明顯優(yōu)于雙極晶體管。此外它與雙極功率器件相比具有諸多優(yōu)良性能，以下分別闡：1）、1.高輸入阻抗、低驅(qū)動電流VDMOS器件為電壓控制，具有很高的輸入阻抗，驅(qū)動電流在數(shù)百納安數(shù)量級。輸出電流可達數(shù)十或數(shù)百安，直流電流放大系數(shù)高達108-109,VDMOS管的這一優(yōu)點給電路設(shè)計帶來極大的方便。2）、開關(guān)速度快、高頻特性好VDMOS管是靠多數(shù)載流子導(dǎo)電的多子器件，沒有少子貯存延時效應(yīng)，VDMOS的載流子是電場控制的，開關(guān)時間基本上決定于寄生電容和寄生電感，不像雙極型晶體管那樣，存在著有源區(qū)少子的注入和抽取現(xiàn)象。所以VDMOS管的開關(guān)速度遠大于雙極型管。VDMOS管的載流子運動是

15、快速的漂移運動，因而具有良好的高頻特性。3）、負電流溫度系數(shù)、熱穩(wěn)定性優(yōu)良VDMOS管的溝道電阻具有正的溫度系數(shù)，器件電流具有負的溫度系數(shù)，因而VDMOS器件具有良好的電流自動調(diào)節(jié)能力，圖2.2給出漏極電流Id與溫度t的關(guān)系。此外，該器件具有均勻溫度分布的能力，不會形成局部熱斑，因而可以避免熱電惡圖2.2電流負溫度系數(shù)圖2.3VDMOS的安全工作區(qū)4）、安全工作區(qū)域?qū)?、有效避免二次擊穿由于VDMOS器件電流的溫度系數(shù)為負值（圖2.2），不存在局部熱點和電流集中問題，只要合理設(shè)計器件，可以從根本上避免二次擊穿。VDMOS管的安全工作區(qū)如圖2.3所示，它比雙極型管的寬。5）、高度線性的跨導(dǎo)，輸出阻

16、抗高放大失真小圖2.4功率VDMOS的I-V特性功率VDMOS的I-V特性如圖2.4所示，功率VDMOS的在飽和區(qū)，Id隨Vg是線性增加的，這時跨導(dǎo)是常數(shù)。這是因為，功率VDMOS的溝道很短，極易發(fā)生漂移速度飽和，此時漏極電流就與溝道兩端的壓降無關(guān)，但仍與反型溝道中的電荷密度成正比。圖中還可以看出，功率VDMOS在飽和區(qū)輸出特性曲線很平，即輸出阻抗很高，遠大于一般MOSFET。這是因為對有源區(qū)起有效漏電壓作用的VD本身遠小于漏電壓VD,當VD變化時，由于P阱對電場有一定的屏蔽作用，P區(qū)的表面的邊界上電位VD變化甚小。再者，這時溝道區(qū)電子本身速度是飽和的，隨VD的變化又極小,因此，電流幾乎與VD

17、值無關(guān)，即溝道長度調(diào)制效應(yīng)不明顯。第3章VDMOS器件結(jié)構(gòu)的設(shè)計3.1VDMOS結(jié)構(gòu)的原胞設(shè)計一個完整的VDMOS器件是由多個相同的VDMOS元胞并聯(lián)來實現(xiàn)芯片的整體的各種性能。它的尺寸大小主要由VDMOS元胞的尺寸大小以及所并聯(lián)的元胞個數(shù)量N的值共同決定的。條形元胞的結(jié)構(gòu)的俯視圖和截面圖分別如圖3.1和圖3.2所示l：prFG0>7圖3.1條形元胞結(jié)構(gòu)的俯視圖圖3.2條形元胞結(jié)構(gòu)的截面圖VDMOS的元胞結(jié)構(gòu)由橫向和縱向參數(shù)共同確定，橫向參數(shù)主要是：多晶窗口即源第1章緒論區(qū)窗口尺寸PW、多晶區(qū)尺寸PT；縱向參數(shù)主要有：襯底厚度、外延層厚度、柵氧化層厚度以及金屬互聯(lián)厚度，其中襯底和外延層厚

18、度占95%以上。3.1.1VDMOS元胞的橫向尺寸參數(shù)的設(shè)計從VDMOS結(jié)構(gòu)被提出使用以來，研究人員就不停的尋找優(yōu)化VDMOS的元胞結(jié)構(gòu)，以提升VDMOS器件的整體性能和成本的最有化。其中目前使用較為廣泛的有六角形元胞、條形元胞、方形元胞。經(jīng)研究人員進行大量的數(shù)值分析以及模型的模擬分析指出，六角形元胞形成六方方格和方形元胞形成的方形方格都能較有效的利用芯片面積。其中六方形元胞的設(shè)計方法是最接近理想元胞結(jié)構(gòu)，即圓形元胞，能夠在高耐壓、低導(dǎo)通電阻、高跨導(dǎo)之間實現(xiàn)較好的最優(yōu)化設(shè)計。不同形狀的元胞結(jié)構(gòu)，其工藝步驟以及實現(xiàn)的工藝難度也不一樣，工藝難度上以條形和方形結(jié)構(gòu)的元胞實現(xiàn)較為容易，而六邊形的較為復(fù)

19、雜。本文所用的元胞結(jié)構(gòu)是條形元胞結(jié)構(gòu)，其工藝實現(xiàn)簡單，公司對這種而結(jié)構(gòu)的生產(chǎn)經(jīng)驗非常豐富，而且它對實現(xiàn)擊穿電壓、導(dǎo)通電阻之間的優(yōu)化設(shè)計滿足要求。元胞的橫向參數(shù)除了對導(dǎo)通電阻的影響外，橫向參數(shù)PW、PT過大會使得元胞面積增加，從而導(dǎo)致芯片的面積過大，成本增高。所以橫向參數(shù)的選擇會盡量小，其最小尺寸還應(yīng)由實際的生產(chǎn)工藝的條件水平?jīng)Q定。在多晶窗口區(qū)分別有N+體區(qū)、P+區(qū)以及接觸孔三次光刻，這使得多晶窗口區(qū)的尺寸PW就應(yīng)由工藝參數(shù)刻蝕和光刻所決定。在一條確定的生產(chǎn)線上，光刻的工藝參數(shù)有光刻的最小線寬a（即光刻機所能選擇的最小線條的寬度）和光刻精度b（即兩次版光刻是套刻的最小誤差）。腐蝕工藝的主要參數(shù)有

20、腐蝕速率和腐蝕期間不同物質(zhì)的選擇比以及同一物質(zhì)的各個方向上的選擇比。腐蝕工藝的這些參數(shù)與覆蓋多晶的二氧化硅的質(zhì)量決定了工藝線上多晶與孔之間的最小距離c。由此可以得到PW的最小尺寸：PW二a+2b+2c公式（3.1）根據(jù)實際生產(chǎn)線的生產(chǎn)水平情況，我們做如下的選擇：原胞尺寸總寬度為10um。3.1.2VDMOS元胞的縱向尺寸設(shè)計VDMOS的縱向結(jié)構(gòu)尺寸的主要組成部分為外延層的厚度。外延層的厚度和摻雜濃度主要取決于擊穿電壓的要求，這兩個參數(shù)同時影響著器件導(dǎo)通電阻的特性。低摻雜濃度和高的外延層厚度能事器件的擊穿電壓增加，但同時導(dǎo)通電阻也會大幅上升，所以器件的設(shè)計要再滿足擊穿的電壓的同時，盡量減少外延層

21、帶來的導(dǎo)通電阻的增加。對于VDMOS設(shè)計來說最佳的結(jié)果就是獲得高的擊穿電壓和低的導(dǎo)通電阻，但魚與熊掌不可兼得，兩個參數(shù)對材料以及其他參數(shù)說提出的要求是截然相反的，功率器件存在擊穿電壓與導(dǎo)通電阻之間的矛盾。而對兩者起到?jīng)Q定性作用的都是外延層的參數(shù)(即外延層的摻雜濃度和厚度)。在設(shè)計過程中，首先要滿足的是擊穿電壓的要求，所以設(shè)計之初，外延層參數(shù)主要取決于所要設(shè)計的器件的擊穿電壓的數(shù)值。作為不可調(diào)和的兩個矛盾之間一個橋梁，找到一個外延層摻雜濃度和厚度的最佳設(shè)計方案就顯得尤為重要。由前人的理論分析得出了雪崩擊穿電壓與外延層的摻雜濃度以及厚度之間有如下關(guān)系式：BV=5.34x1013N-3/4(公式3.

22、2)ppAW=2.67x10ioN-7/8(公式3.2)c,ppA本文的外延層是在基本遵循以上兩式的基礎(chǔ)上，再根據(jù)實際市場的情況以及以前的一些生產(chǎn)經(jīng)驗所進行的選擇。其具體的參數(shù)如下：外延材料為磷，電阻率為1.5Q.cm,厚度為12卩m，而加上N+襯底的厚度的硅片總厚度約為450卩m。3.2終端設(shè)計技術(shù)VDM0S為提高耐壓而采取的終端技術(shù)有多種形式，從不增加工藝步驟的角度來考慮，場板和場限環(huán)較為廣泛。由于單一的場板對提高擊穿電壓效果不是很理想，而單一的場限環(huán)受表面電荷的影響較大，容易引起擊穿電壓蠕變。故型譜產(chǎn)品的終端采用的是場限環(huán)和場板相結(jié)合的技術(shù)，場限環(huán)可以減緩平面結(jié)曲率效應(yīng)造成的PN結(jié)擊穿，

23、而場板又可以屏蔽表面電荷，防止表面電荷對擊穿電壓的影響。普通功率器件，由于結(jié)是分立的，所以在結(jié)的角、邊處會存在曲率，這導(dǎo)致表面的電力線較為密集，使得器件表面的電場強度比體內(nèi)的高而提前擊穿，擊穿電壓大大下降，這就是電場集中效應(yīng)。結(jié)終端技術(shù)(JTT:JunetionTerminationTechnology)是緩解結(jié)電場集中效應(yīng)，提高擊穿電壓的有效手段。JTT主要分為兩種類型：(1) 在主結(jié)邊緣設(shè)置延伸結(jié)構(gòu)，將主耗盡區(qū)向外擴展，降低了邊沿位置的電場強度，最終提高擊穿電壓。(2) 利用刻蝕手段，將主結(jié)邊沿刻成臺面、曲面以及深槽的形狀。通過改變結(jié)邊沿的形貌，最終達到改善表面電場分布，提高擊穿電壓的目的

24、。應(yīng)用于VDMOS器件中的主要結(jié)終端技術(shù)主要有場限環(huán)(FLP)結(jié)構(gòu)、金屬場板(FP)第1章緒論結(jié)構(gòu)、結(jié)終端擴展（JTE）結(jié)構(gòu)以及幾種結(jié)構(gòu)的結(jié)合使用等。321場板的結(jié)構(gòu)（FP）場板的基本結(jié)構(gòu)如圖所示。圖3.3場板的基本結(jié)構(gòu)示意圖場板結(jié)構(gòu)主要是由接觸金屬層和多晶硅層延伸超過P+N結(jié)形成的，與源區(qū)相連的金屬板使得P+N結(jié)處于反向偏置狀態(tài)，這樣就會使N區(qū)表面成為電子耗盡區(qū)。這個由場板引起的耗盡區(qū)使未帶場板時的平面耗盡區(qū)曲率半徑變大，從而使得柱面結(jié)區(qū)峰值電場下降，擊穿電壓提高。場板結(jié)構(gòu)提高電壓能力主要與氧化層和場板的金屬有關(guān)。如果氧化層厚度過薄，會使B區(qū)出現(xiàn)強反型P型溝道，如果兩個P區(qū)提前相連，器件可能

25、會出現(xiàn)低擊穿；如果氧化層厚度過厚，N區(qū)將不足以耗盡，在場板的邊緣會出現(xiàn)電場集中，從而導(dǎo)致器件的結(jié)低擊穿。隨著場板長度的增加，結(jié)擊穿電壓也會隨之上升。不同的場板長度對應(yīng)形成的電場分布也不同，在場板的邊緣會出現(xiàn)一個電場峰值。除了圖2.9的基本場板結(jié)構(gòu)外，還有其他場板結(jié)構(gòu)在提高擊穿電壓上有很大的作用。如斜坡場板結(jié)構(gòu)，臺階場板結(jié)構(gòu)，電阻場板結(jié)構(gòu)等322場限環(huán)技術(shù)（FLR）現(xiàn)代半導(dǎo)體功率器件在結(jié)終端技術(shù)的應(yīng)用中，場限環(huán)技術(shù)是被使用比較廣泛的一種，因其與現(xiàn)代平面工藝完全兼容，工藝需求簡單，并且提高擊穿電壓的效果也可以得到滿足。場限環(huán)的基本結(jié)構(gòu)圖如圖3.4所示p+P+D11N-r圖3.4場限環(huán)的基本結(jié)構(gòu)圖圖

26、中顯示的單場限環(huán)結(jié)構(gòu)，當主結(jié)的電壓逐漸增加，耗盡區(qū)開始往外慢慢延展，在主結(jié)的電壓達到雪崩擊穿電壓值之前，左右兩結(jié)（主結(jié)和場限環(huán)）的耗盡層已經(jīng)在D1區(qū)域內(nèi)交接，此時主結(jié)的電壓如果繼續(xù)增加，則增加的電壓將自然的落在場限環(huán)上，也就是說，場限環(huán)在某種程度上相當于起到了對主結(jié)進行分壓，并明有助于增加主結(jié)耗盡區(qū)的曲率半徑。場限環(huán)的分壓能力主要由場限環(huán)的個數(shù)，環(huán)之間的間距以及環(huán)的結(jié)深決定的。第4章VDMOS的版圖設(shè)計4.1版圖設(shè)計本次設(shè)計的器件采用全定制的版圖制作方案，采用Tanner公司的L一Edit(vll.l)版圖制作與驗證軟件在PC機上完成。在芯片版圖設(shè)計時，考慮到多晶有一定電阻，元胞柵源電壓將有一

27、定偏移。為減少偏移，將連接多晶的鋁條連成叉指狀。在芯片拐角處，為減緩終端結(jié)電場集中程度，環(huán)結(jié)處理上采用較大曲率，使其緩慢過渡。在理論分析的基礎(chǔ)上，結(jié)合仿真結(jié)果，給出了wr2.5A60V的版圖示意：對耐壓60V、電流容量為2.5A的VDMOSFET版圖進行了設(shè)計，采用條形元胞，元胞數(shù)為23453個。圖4.2、4.4分別為用L-edit軟件畫出的最終版圖：主要由內(nèi)部的cell單元和周圍的終端結(jié)構(gòu)兩部分組成。終端結(jié)的作用就是保證器件在高壓情況下的邊緣部分能達到耐壓的要求。在實際的設(shè)計中除了在四周適當布置短路柵以外，在版圖里邊大約1到1.5mm布置一條短路柵，可保證柵極加電壓時，每一個元胞可以均勻開啟

28、。但短路柵的條數(shù)不宜太多，否則會占用太多面積而使元胞數(shù)目減小，進而影響器件的電參數(shù)，尤其是導(dǎo)通電阻。下面以2個典型樣品的版圖為例：1)、wr2.5A60Vwr2.5A60V的版圖示意：對耐壓60V、電流容量為2.5A的VDMOSFET版圖進行了設(shè)計，采用條形元胞，元胞數(shù)為23453個。圖4.1wr2.5A60V版圖示意圖4.2wr2.5A60VVDMOS版圖附錄2）、wrlOAlOOVwrlOAlOOV的版圖示意：對耐壓100V、電流容量為10A的VDMOSFET版圖進行了設(shè)計，采用方形元胞，元胞數(shù)為22696個。*3.1S圖4.3Wr10A100V版圖示意圖圖4.4wr10A100V版圖此次

29、版圖設(shè)計，在理論推導(dǎo)過程中，綜合考慮擊穿電壓和和導(dǎo)通電流，設(shè)計了新的元胞尺寸比例，大大縮小了芯片面積，成功實現(xiàn)將眾多元胞集成在一塊芯片上。同時，終端結(jié)構(gòu)設(shè)計過程中，做了大量的模擬與分析，在反復(fù)優(yōu)化的基礎(chǔ)上，采用場限環(huán)和場板的方式，提高了器件可靠性，并有效減小芯片面積，最終完成了樣片設(shè)計。以上分別基于60V、100V、VDMOS的設(shè)計，在理論分析計算的基礎(chǔ)上，借助ISE和L-edit通過計算機模擬仿真得到最終版圖。VDMOS主要應(yīng)用在高電壓和大電流兩種情況，在一些特殊的需求方面亦具有不可替代的作用。近幾年來系統(tǒng)對電源的要求趨向于低壓、大電流化，因此，多進行一些這方面的設(shè)計是具有一定意義的。本文的

30、研究工作對VDMOS的設(shè)計和研制有一定參考作用。4.2工藝流程本次VDMOS的工藝步驟的設(shè)計，其具體的一個過程如下圖所示:外趕片栓臉線端光割挫端注入場玄化"有源區(qū)光胡匸調(diào)整注入推進P聊注入p阱推進灤氧化層孕品剤也、=3畠光煎主快參希征仙宰億N+區(qū)注入臣光劊LJ_JJ1、:叮十醫(yī)兀燙=P+蘭注人鋁合金_一H無丸壓焊K1>-背面械酋封嵯測試VDMOS的工藝流程圖表中可以看出，器件從外延片到一個能實現(xiàn)較完整功能的產(chǎn)品，需要經(jīng)過不同的工藝步驟共同的作用。其中，較為主要的工藝步驟有：氧化、光刻、摻雜（離子注入）。4.2.1氧化硅可以通過化學(xué)反應(yīng)方式直接生成自身氧化物二氧化硅來做鈍化層，這

31、是硅在半導(dǎo)體材料中的應(yīng)用中更為廣泛的一個重要原因。二氧化硅生長較為容易，可直接在硅片上反應(yīng)生成，絕緣性好，可以用來做阻擋層，光刻時可作為掩膜使用。氧化的實現(xiàn)方式主要分干氧氧化和濕氧氧化兩種。干氧氧化是純凈的氧氣通入干燥的硅片表面直接反應(yīng)生成二氧化硅。濕氧氧化通常是O2和H2在管口點燃反應(yīng)生成H20,而后Si和H2O反應(yīng)生成二氧化硅。干氧氧化的氧化速度相對較慢，但其氧化層的質(zhì)量高，一般MOSFET的柵氧化層就是用干氧氧化形成的。濕氧氧化的氧化速率快，但氧化層質(zhì)量較差，一般在普通阻擋層和絕緣層時使用。在氧化層質(zhì)量要求相對較低的時候一般選擇氧化速度較快的濕氧氧化方式，這樣可以提高氧化速度節(jié)約時間成本

32、。本文所用的氧化方式為濕氧氧化和干氧氧化的結(jié)合，其中柵氧化用的是干氧氧化以保證柵氧的質(zhì)量，盡量減小柵電荷對器件得寄生電容等重要參數(shù)帶來的影響；場氧化用的是濕氧氧化，其對氧化層質(zhì)量的要求較低，用濕氧可以加快生成時間，節(jié)約成本。本文濕氧氧化工藝的主要工藝流程：1000度下濕氧長場氧9500A，950度下長干氧600A主要氧化步驟以及目的：場氧化：用于阻擋隔離，保護非有源區(qū)免受后續(xù)工藝影響。柵氧化：用于形成金屬氧化層半導(dǎo)體的M-O-S結(jié)構(gòu)，形成MOS元胞的柵氧。4.2.2光刻光刻作為現(xiàn)代集成電路制造業(yè)的最常用一個工藝步驟，其主要作用是在硅片上刻出特定的圖形，把材料分成不同的區(qū)域。光刻精度的大小決定了

33、集成電路的電子器件的大小以及電路的整體集成度。光刻主要實現(xiàn)方式是在硅片是涂上一層帶光敏感特性的光刻膠，然后在放上帶有特定圖形的光刻版，光源通過光刻版對光刻膠進行一定程度的選擇性曝光處理，去除光刻版再用顯影液對已經(jīng)曝光的光刻膠做顯影處理，這樣光刻版上的圖形信息就轉(zhuǎn)移到光刻膠上，相當于轉(zhuǎn)移到光刻膠下面的原材料當中，光刻膠可以直接用來后續(xù)離子注入的掩膜使用，也可以專門做一層掩膜。光刻當中的主要工藝步驟有：硅片的預(yù)處理、涂膠、前烘、對準曝光、后烘、顯影、堅膜、圖形檢測。本文使用光刻機的光刻精度為1um，主要的光刻步驟有：終端光刻、有源區(qū)光刻、多晶光刻、N+區(qū)光刻、鋁光刻、光刻孔。終端光刻主要目的是：終

34、端注入，形成終端耐壓區(qū)。有源區(qū)光刻主要目的是：刻出有源區(qū)，用以做VDMOS元胞。多晶光刻主要目的是：刻出多晶硅，一方面形成VDMOS的柵極，另一方面用于P阱以及N+的自對準工藝。N+光刻主要目的是：N+注入，形成VDMOS的源區(qū)。鋁光刻和光刻孔主要是為了后面接觸電極的制備。4.2.3離子注入本征半導(dǎo)體通過摻雜不同類型的雜質(zhì)使得材料的不同區(qū)域能具備不同的導(dǎo)電類型，從而形成能實現(xiàn)特定功能的電子器件。摻雜主要有高溫擴散和離子注入兩種。離子注入自被使用以來，一直是集成電路生產(chǎn)過程當中非常重要、使用非常廣泛的摻雜技術(shù)，其利用離子注入機以離子加速的方式注入硅半導(dǎo)體晶體內(nèi)取代原來的晶格位置，從而改變其導(dǎo)電特

35、性并最終形成不同的晶體管結(jié)構(gòu)。離子注入的主要工藝參數(shù)有：雜質(zhì)種類、注入能量和摻雜劑量。注入的能量控制著離子注入硅晶體的深度，摻雜劑量控制著注入硅晶體內(nèi)雜質(zhì)的濃度。通過控制上面兩個參數(shù)，我們可以準確的保證注入硅晶體內(nèi)雜質(zhì)離子的濃度和結(jié)深，可以獨立的控制結(jié)深和濃度。這也是離子注入優(yōu)于高溫擴散的一個重要特點。此外離子注入的溫度要求較低，各向異性，橫向擴散小，這些特點都使得離子注入的使用越來越廣泛。在以后寬禁帶半導(dǎo)體，如碳化硅的摻雜技術(shù)中，高溫擴散已經(jīng)不再適用，只能選擇離子注入來實現(xiàn)碳化硅材料的摻雜。所以在今后的集成電路制造業(yè)，離子注入在摻雜方面還會繼續(xù)扮演一個相當重要的角色。當然離子注入也有著它固有

36、的缺點，那就是雜質(zhì)離子注入到晶體當中取代原有的晶格原子的過程會引起晶格損傷并產(chǎn)生間隙雜質(zhì)，這種損傷要是不消除會極大影響器件的各種電特性，所以在離子注入之后必須有一道退火的工序來消除晶格損傷以及間隙雜質(zhì)的重新激活。不同材質(zhì)和注入情況的退火方式以及溫度也不盡相同。硅離子注入后的退火溫度相對較低，500°C-950°C左右，而寬禁帶材料碳化硅的退火溫度則需要1600C以上。本文中離子注入過程中不同的工藝步驟有不同的注入能量和注入劑量，能量范圍為60Kev130Kev，劑量范圍為1X10121X1016。為了消除離子注入帶來的晶格損傷和間隙雜質(zhì)的重新激活，本次生產(chǎn)過程的退火溫度是950C?？偨Y(jié)與展望本文主要對VDMOS器件的結(jié)構(gòu)、擊穿電壓、導(dǎo)通電阻等整體性能的各個因素進行了研究，重點對終端和版圖進行了設(shè)計。首先，闡述了VDMOS器件的基本結(jié)構(gòu)、工作原理、發(fā)展歷程及發(fā)展趨勢。緊接著對器件的物理特性及電學(xué)特性的研究與建模進行了介紹，這其中包括了VDMOS器件的主要參數(shù)指標和縱向及橫向結(jié)構(gòu)的設(shè)計方法。其次，對VDMOS器件結(jié)構(gòu)進行設(shè)計和模擬。主要有縱向參數(shù)設(shè)計、橫