第四章常用集成電路

1、 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)常用集成電路 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)2 使用最廣泛的中規(guī)模組合邏輯集成電路有二進制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器等。 一一、定義定義 二進制并行加法器二進制并行加法器：是一種能并行產生兩個二進制數(shù)算術和的組合邏輯部件。 二進制并行加法器二進制并行加法器 按其進位方式的不同，可分為串行進位二進制并行加 法器和超前進位二進制并行加法器兩種類型。 二、類型及典型產品二、類型及典型產品 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)3 1 1串行進位二進制并行加法器：串行進位二進制并行加法器：由全加器級聯(lián)構成，高位的進位輸出依賴于低位的進位

2、輸入。典型芯片 有四位二進制并行加法器T692。 四位二進制并行加法器T692的結構框圖如下圖所示。 FA3 FA2 FA1 F4 F3 F2 F1 C C0 0 C C1 1 C C2 2 C C3 3 FCFC4 4 B B1 1 A A1 1 B B2 2 A A2 2 B B3 3 A A3 3 B B4 4 A A4 4 T692的結構框圖 FA4 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)4 串行進位二進制并行加法器的特點：串行進位二進制并行加法器的特點： 被加數(shù)和加數(shù)的各位能同時并行到達各位的輸入端，而 各位全加器的進位輸入則是按照由低位向高位逐級串行傳遞 的，各進位形成一個進位鏈。由

3、于每一位相加的和都與本位 進位輸入有關，所以，最高位必須等到各低位全部相加完成 并送來進位信號之后才能產生運算結果。顯然，這種加法器 運算速度較慢，而且位數(shù)越多，速度就越低。 如何提高加法器的運算速度如何提高加法器的運算速度? ?必須設法減小或去除由 于進位信號逐級傳送所花費的時間，使各位的進位直接由 加數(shù)和被加數(shù)來決定，而不需依賴低位進位。根據這一思 想設計的加法器稱為超前進位(又稱先行進位)二進制并行 加法器。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)5 四位二進制并行加法器四位二進制并行加法器T693T693構成思想如下：構成思想如下： 2 2超前進位二進制并行加法器：超前進位二進制并行加法

4、器：根據輸入信號同時形成 各位向高位的進位，然后同時產生各位的和。通常又稱為先行先行 進位二進制并行加法器進位二進制并行加法器或者并行進位二進制并行加法器并行進位二進制并行加法器。 典型芯片有四位二進制并行加法器T693。 由全加器的結構可知， 第i位全加器的進位輸出函數(shù)表達式為 ii1iii1iii1iii1iii1iiiiBAC)BA(CBACBACBACBAC 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)6 當 i=1、2、3、4時，可得到4位并行加法器各位的進位輸出函數(shù)表達式為：令（進位傳遞函數(shù)）令（進位傳遞函數(shù)） （進位產生函數(shù)）（進位產生函數(shù)） 則有則有 iiiPBAiiiGBAiiiiG

5、CPC11011GCPC2120122122GGPCPPGCPC32312301233233GGPGPPCPPPGCPC4342341234012344344GGPGPPGPPPCPPPPGCPC由于C1C4是Pi、Gi和C0的函數(shù)，即C Ci i=f(P=f(Pi i,G,Gi i,C,C0 0) ),而Pi、Gi又是 Ai、Bi的函數(shù)，所以，在提供輸入Ai、Bi和C0之后，可以同時產生C1C4。 通常將根據Pi、Gi和C0形成C1C4的邏輯電路稱為先行進位發(fā)生器。先行進位發(fā)生器。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)7 T692、T693芯片的管腳排列圖如右圖所示。 三、四位二進制并加法器

6、的外部特性和邏輯符號三、四位二進制并加法器的外部特性和邏輯符號 1 1外部特性外部特性 圖中，A4、A3、A2、A1 - 二進制被加數(shù)； B4、B3、 B2、B1 - 二進制加數(shù)； F4、 F3、 F2、 F1 -相加產生的和數(shù)； C C0 0 -來自低位的進位輸入； FCFC4 4 -向高位的進位輸出。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)8 2 2邏輯符號邏輯符號 四位二進制并行加法器邏輯符號如下圖所示。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)9 二進制并行加法器除實現(xiàn)二進制加法運算外，還可實現(xiàn)代碼轉換、二進制減法運算、二進制乘法運算、十進制加法運算等功能。 例例1 1 用4位二進制并行加法

7、器設計一個將8421碼轉換成余3碼的代碼轉換電路。 四、應用舉例四、應用舉例 解解 根據余3碼的定義可知，余3碼是由8421碼加3后形成的代碼。所以，用4位二進制并行加法器實現(xiàn)8421碼到余3碼的轉換，只需從4位二進制并行加法器的輸入端A4、A3、A2和A1輸入8421碼，而從輸入端B4、B3、B2和B1輸入二進制數(shù)0011，進位輸入端C0接上“0”，便可從輸出端F4、F3、F2和F1得到與輸入8421碼對應的余3碼。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)10 實現(xiàn)給定功能的邏輯電路圖如下圖所示。實現(xiàn)給定功能的邏輯電路圖如下圖所示。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)集成電路的分類按功能分：

8、數(shù)字電路、模擬電路兩大類數(shù)字電路：從門電路到微處理器、存儲器等多種按半導體制造工藝： 雙極型(TTL,LTTL) MOS(PMOS,NMOS,CMOS) 目前最常用的工藝: CMOS（互補金屬氧化物半導體）按封裝（外形）分：雙列直插、表面封裝、BGA 速度 功耗集成度 TTL(晶體管晶體管邏輯） 快 大 低 MOS（金屬氧化物半導體） 慢 小 高兩大類工藝技術的特點： 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)集成電路的發(fā)展集成電路” (IC)是相對“分立原件”而言的，是所有以半導體工藝將電路集成到一塊芯片的器件總稱。 半導體制造工藝的發(fā)展帶動了集成電路的更新?lián)Q代。 VLSI時代存儲器件制造工藝帶動

9、了整個微處理器的更新?lián)Q代。集成電路內部的連線寬度是主要的指標: 0.8 m, 0.35 m, 0.25m, 0.18m,0.13 m . 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)集成電路的發(fā)展 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)實例1 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)實例2可編程邏輯器件可編程邏輯器件 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)特點1. 裝配密度增加，結構簡化、體積縮小、重量減輕、功耗降低；2. 電路數(shù)量大大減少，可靠性高；3. 設計數(shù)字系統(tǒng)比較容易，維修方便，而且成本低廉，應用廣泛。注意：1.掌握集成電路的功能 2.通過學習常用集成電路，掌握認識具體芯片的方法。 數(shù)字邏輯與數(shù)字系

10、統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)常用集成電路5.1 編碼器5.2 譯碼器5.3 數(shù)據選擇器5.4 數(shù)值比較器5.5 奇偶校驗器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)主要要求：主要要求： 理解編碼的概念。理解編碼的概念。 理解常用編碼器的類型、邏輯功能和使用方法。理解常用編碼器的類型、邏輯功能和使用方法。5.1編碼器編碼器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)一、編碼器的概念一、編碼器的概念編碼編碼 將具有特定含義的信息編將具有特定含義的信息編成相應二進制代碼的過程。成相應二進制代碼的過程。 實現(xiàn)編碼功能的電路實現(xiàn)編碼功能的電路 編碼器編碼器( (即即Encoder) ) 被編被編信號信號 二進制二進制代碼

11、代碼 編編碼碼器器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)二、編碼器的分類二、編碼器的分類輸出輸出功能功能二進制編碼器二進制編碼器 輸入輸入2 2n n個信號，輸出個信號，輸出n n位代碼位代碼二二 十進制編碼器十進制編碼器 1010個信號輸入，個信號輸入，BCDBCD碼輸出碼輸出一般編碼器一般編碼器 輸入信號有約束輸入信號有約束優(yōu)先編碼器優(yōu)先編碼器 按優(yōu)先級別高低編碼按優(yōu)先級別高低編碼代表09十個數(shù)字 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)I1I2I3I4I5I6I7Y0Y1Y23 位二進制位二進制編碼器編碼器用用 n 位二進制數(shù)碼對位二進制數(shù)碼對 2n 個個輸入信號進行編碼的電路。輸入信號進行

12、編碼的電路。 二進制編碼器二進制編碼器由圖可寫出編碼器由圖可寫出編碼器的輸出邏輯函數(shù)為的輸出邏輯函數(shù)為由上式可列出真值表為由上式可列出真值表為原原碼碼輸輸出出Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7Y0=I1I3I5I7I0省略不畫省略不畫 8 個需要編碼個需要編碼的輸入信號的輸入信號輸出輸出 3 位位二進制碼二進制碼I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I

13、1I0輸輸 出出輸輸 入入被編信號高電平有效。被編信號高電平有效。 8 線線 3 線編碼器線編碼器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)二十進制編碼器框圖編編碼碼器器I0I1I2I9Y3 Y2 Y1 Y0 按鍵按鍵產生產生二進制代二進制代碼碼 (BCD) 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)二十進制編碼器真值表真值表輸入輸入 (1項項) Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 數(shù)字邏輯與數(shù)字系

14、統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)二十進制編碼器函數(shù)式2、由表寫邏輯式、由表寫邏輯式,并化為最簡式。并化為最簡式。輸輸 入入 （“ 1 ” 項項 ） Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 983IIY76542IIIIY76321IIIIY975310IIIIIY111111111111111或運算形式或運算形式 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)二十進制編碼器函數(shù)式983IIY76542IIIIY76

15、321IIIIY975310IIIIIY與非式與非式983IIY76542IIIIY76321IIIIY975310IIIIIY或運算形式或運算形式 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 碼編碼器碼編碼器二十進制編碼器電路圖將將 0 9 十個十十個十進制數(shù)轉換為二進制進制數(shù)轉換為二進制代碼的電路。又稱代碼的電路。又稱十十進制編碼器進制編碼器。 I0省略不畫省略不畫輸出輸出 4 位位二進制代碼二進制代碼I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310 線線 4 線線編碼器編碼器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)電話室有

16、三種電話，按由高到低優(yōu)先級排序依次是火警電話，急救電話，工作電話，要求電話編碼依次為00、01、10。試設計電話編碼控制電路，要求用集成門電路實現(xiàn)。解：（1）根據題意知，同一時間電話室只能處理一部電 話，用A、B、C分別代表火警、急救、工作三種電話，電 話鈴響用1表示，鈴沒響用0表示。當優(yōu)先級別高的信號有 效時，低級別的則不起作用，這時用表示；用Y1、Y2表 示輸出編碼。（2）列真值表 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)輸輸 出出輸輸 入入0 00 00 1 1 00 0 01 0 1 0 0 1Y2 Y1A B C真真 值值 表表（3）寫邏輯表達式CBAY 2BAY 1（4）畫出邏輯電路圖

17、&11ABY2CY1 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)為何要使用為何要使用優(yōu)先編碼器？優(yōu)先編碼器？5.1.25.1.2優(yōu)先編碼器優(yōu)先編碼器1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入允許同時輸入數(shù)個編碼信號，并只對其中允許同時輸入數(shù)個編碼信號，并只對其中優(yōu)先權最高的信號進行編碼輸出的電路。優(yōu)先權最高的信號進行編碼輸出的電路。 普通編碼器在任普通編碼器在任何時刻只允許一個輸何時刻只允許一個輸

18、入端請求編碼，否則入端請求編碼，否則輸出發(fā)生混亂。輸出發(fā)生混亂。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二 - - 十進制優(yōu)先編碼器十進制優(yōu)先編碼器 CT74LS147I9 = 1，I8 = 0 時時，不論不論 I0 I7 為為 0 還是還是 1，電路只，電路只對對 I8 進行編進行編碼，輸出反碼碼，輸出反碼 0111。反碼輸出反碼輸出被編信號輸入，被編信號輸入，( (省省略了略了 I0) )，低電平有效。，低電平有效。01111111111101011111111100011111111011011111100101111

19、10100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸出輸入輸入 I9 = 0 時時，不論其他，不論其他 Ii 為為 0 還是還是 1，電路只，電路只對對 I9 進行編進行編碼碼，輸出，輸出 Y3Y2Y1Y0 = 0110，為反碼，其原碼為為反碼，其原碼為 1001。111010011001111111111111無編碼請求無編碼請求Y3Y2Y1Y0=1111依依次次類類推推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號優(yōu)先級別從高到被編信號優(yōu)先級別從高到低依次為低依次為 I9

20、、I8、I7、I6、I5、 I4、I3、I2、I1、I0。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)74LS148的符號圖和管腳圖的符號圖和管腳圖I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GNDVCCYSYEXI3I2I1I0Y0(a)(b)IEGSOE三線-八線編碼器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)1. IE為使能輸入端，也為選用輸入端，為使能輸入端，也為選用輸入端，(低電平有效低電平有效)當當EI為高電平時，所有的輸入端均

21、被封所在高電平；為高電平時，所有的輸入端均被封所在高電平；2. OE為使能輸出端為使能輸出端(低電平有效低電平有效)3.3.GS為優(yōu)先編碼工作標志為優(yōu)先編碼工作標志(低電平有效低電平有效)4.4.該電路為反碼輸出該電路為反碼輸出 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)1011111111E0X10XXXXXXX01111XXXXXXX1100000000GS1111111107 11111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0A2A1A0 654321iE(A2,A

22、1,A0用反碼編碼，用反碼編碼，Gs為編碼輸出，為編碼輸出，Eo為使能輸出為使能輸出,Ei為使能輸入為使能輸入) 1642364567() 1765432376545767(0iiEEA)25435467()27654337654677(1iiEEA)4567()4765576677(2iiEEA765432100iEE 76543210用公式化簡：AABAB(E00，表示本片沒有編碼，多片相連時低位可以編碼，表示本片沒有編碼，多片相連時低位可以編碼) 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)主要要求：主要要求： 理解譯碼

23、的概念。理解譯碼的概念。 掌握二進制譯碼器掌握二進制譯碼器 CT74LS138 的邏輯功能和的邏輯功能和使用方法。使用方法。 6.4譯碼器譯碼器 理解其他常用譯碼器的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握掌握用二進制譯碼器實現(xiàn)組合邏輯電路用二進制譯碼器實現(xiàn)組合邏輯電路的方法。的方法。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)一、譯碼的概念與類型一、譯碼的概念與類型 譯碼譯碼是是編碼編碼的逆過程。的逆過程。 將表示特定意義信息的將表示特定意義信息的二進制代碼翻譯出來。二進制代碼翻譯出來。 實現(xiàn)譯碼功能的電路實現(xiàn)譯碼功能的電路 譯碼器譯碼器 二進制譯碼器二進制譯碼器 二二 -

24、 - 十進制譯碼器十進制譯碼器 數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器 譯碼器譯碼器( (即即 Decoder) ) 二進制二進制代碼代碼 與輸入代與輸入代碼對應的碼對應的特定信息特定信息 譯譯碼碼器器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)二、二進制譯碼器二、二進制譯碼器 將輸入二進制代碼譯將輸入二進制代碼譯成相應輸出信號的電路。成相應輸出信號的電路。 n 位位二進制二進制代碼代碼 2n 位位譯碼譯碼輸出輸出二進制二進制譯碼器譯碼器 譯碼輸出譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入譯碼輸出高電平有效譯碼輸出高電平有效譯碼輸出譯碼輸出01111110

25、1101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入0000譯碼輸出低電平有效譯碼輸出低電平有效2-4 線譯碼器電路與工作原理演示線譯碼器電路與工作原理演示 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) ( 一一 ) 3 線線 8 線譯碼器線譯碼器 CT74LS138 簡介簡介 CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖邏輯功能示意圖 ( (一一) ) 3 線線 8 線線譯碼器譯碼器 CT74LS138 簡介簡介 3 位位二二進制碼進制碼輸入端輸入端8 個個譯碼輸出端譯碼輸出端低電平有效。低電平有效。使能

26、端使能端 S1 高電平有效，高電平有效， S2、S3 低電平低電平有效，即當有效，即當 S1 = 1， S2 = S3 = 0 時譯碼時譯碼，否，否則禁止譯碼。則禁止譯碼。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2S2+S3S1輸出輸出輸入輸入CT74LS138 真值表真值表允許譯碼器工作允許譯碼器工作禁止禁止譯碼

27、譯碼 Y7 Y0 由輸入二進制碼由輸入二進制碼 A2、A1、A0 的取值決定。的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式輸出邏輯函數(shù)式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二進制譯碼器能譯出輸入變量二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。

28、器，也稱全譯碼器。其輸出端能提其輸出端能提供輸入變量的全部最小項。供輸入變量的全部最小項。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) ( 二二 ) 用二進制譯碼器實現(xiàn)組合邏輯函數(shù)用二進制譯碼器實現(xiàn)組合邏輯函數(shù) ( (二二) ) 用二進制譯碼器實現(xiàn)組合邏輯函數(shù)用二進制譯碼器實現(xiàn)組合邏輯函數(shù)由于由于二進制譯碼器的輸出端能提供輸入變量的全二進制譯碼器的輸出端能提供輸入變量的全部最小項，而任何組合邏輯函數(shù)都可以變換為最小項部最小項，而任何組合邏輯函數(shù)都可以變換為最小項之和之和的標準式，因此的標準式，因此用二進制譯碼器和門電路可實現(xiàn)用二進制譯碼器和門電路可實現(xiàn)任何組合邏輯函數(shù)。任何組合邏輯函數(shù)。當譯碼器輸出

29、低電平有效時，多當譯碼器輸出低電平有效時，多選用與非門；譯碼器輸出高電平有效時，多選用或門。選用與非門；譯碼器輸出高電平有效時，多選用或門。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)由于有由于有 A、B、C 三個變量三個變量，故選用故選用 3 線線 - - 8 線線譯碼器。譯碼器。 解：解： ( (1) ) 根據邏輯函數(shù)選擇譯碼器根據邏輯函數(shù)選擇譯碼器 例例 試用譯碼器和門電路實現(xiàn)邏輯函數(shù)試用譯碼器和門電路實現(xiàn)邏輯函數(shù)CCABCBAY 選用選用 3 線線 - - 8 線線譯碼器譯碼器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 將函數(shù)式變換為標準與將函

30、數(shù)式變換為標準與 - - 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY ( (3) )根據譯碼器的輸出有效電平確定需用的門電路根據譯碼器的輸出有效電平確定需用的門電路 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)ABCYY1Y0Y3Y4Y2Y5Y6Y71S1S2S3A0A1A2CT74LS138( (4) )畫連線圖畫連線圖Y&CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將因此，將 Y 函數(shù)式變換為函數(shù)式變換為76531mmmmmY 7653YYYYY 1采用采用 5 輸入輸入與非門與非門，其輸入取自，其輸入取自 Y1、Y

31、3、Y5、Y6 和和 Y7 。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 例例 試用譯碼器實現(xiàn)全加器。試用譯碼器實現(xiàn)全加器。解：解： ( (1) )分析設計要求，列出真值表分析設計要求，列出真值表設被加數(shù)為設被加數(shù)為 Ai ，加數(shù)為，加數(shù)為 Bi ，低位進位數(shù)為，低位進位數(shù)為 Ci- -1 。輸出本位和為輸出本位和為 Si ，向高位的進位數(shù)為，向高位的進位數(shù)為 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi輸輸 出出輸輸 入入7421mmmmSi 7653mmmmCi ( (3)

32、)選擇譯碼器選擇譯碼器選用選用 3 線線 8 線線譯碼器譯碼器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。( (2) )根據真值表寫函數(shù)式根據真值表寫函數(shù)式 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)Y1Y0Y3Y4Y2Y5Y6Y71S1S2S3AiSiCi- -1A0A1A2CT74LS138CiBi( (4) )根據譯碼器的輸出有效電平確定需用的門電路根據譯碼器的輸出有效電平確定需用的門電路( (5) )畫連線圖畫連線圖Ci&Si&CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將函數(shù)式變換為因此，將函數(shù)

33、式變換為74217421YYYYmmmmSi 76537653YYYYmmmmCi 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 ( 三三 ) 譯碼器的擴展譯碼器的擴展 A3A2A1A0低低位位片片高高位位片片 ( (三三) )譯碼器的擴展譯碼器的擴展 例如例如 兩片兩片 CT74LS138 組成的組成的 4 線線 16 線線譯碼器。譯碼器。16 個

34、譯碼個譯碼輸出端輸出端 4 位二進制碼輸入端位二進制碼輸入端低低 3 位碼從各譯碼位碼從各譯碼器的碼輸入端輸入。器的碼輸入端輸入。A2A1A0A2A1A0A2A1A0S11S2A3S1S3S3S2E高位碼高位碼 A3 與高位片與高位片 STA 端和低位片端和低位片 STB 端端相連，因此相連，因此 ，A3 = 0 時時低位片工作，低位片工作，A3 = 1 時時高位片工作。高位片工作。 STA不用，應不用，應接有效電平接有效電平 1 。作作 4 線線 16 線譯碼線譯碼器使能端，低電平有效。器使能端，低電平有效。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)CT74LS138 組成的組成的 4 線線 1

35、6 線線譯碼器工作原理譯碼器工作原理 E = 1 時，兩個譯碼器時，兩個譯碼器都不工作，輸出都不工作，輸出 Y0 Y15 都都為高電平為高電平 1。( (1) )A3 = 0 時，高位片不工時，高位片不工作，低位片工作，譯出與作，低位片工作，譯出與輸入輸入 0000 0111 分別對應分別對應的的 8 個輸出信號個輸出信號 Y0 Y7 。( (2) )A3 = 1 時，低位片不工時，低位片不工作，高位片工作，譯出與作，高位片工作，譯出與輸入輸入 1000 1111分別對應分別對應的的 8 個輸出信號個輸出信號 Y8 Y15。 E = 0 時，允許譯碼。時，允許譯碼。CT74LS138(1)A2

36、A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31A3A2A1A0低低位位片片高高位位片片A2A1A0A2A1A0A2A1A0S11S2A3S1S3S3S2E 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)將將 BCD 碼的十組代碼譯成碼的十組代碼譯成 0 9 十個對應十個對應輸出信號的電路，又稱輸出信號的電路，又稱 4 線線 10 線線譯碼器。譯碼器。三、二十進制譯碼器三、二十進制譯碼器 8421BCD 碼輸入端，碼輸入端，從

37、高位到低位依次為從高位到低位依次為 A3、A2、A1 和和 A0 。 10 個譯碼輸出端，個譯碼輸出端，低電平低電平 0 有效。有效。4 線線- -10 線譯碼器線譯碼器CT74LS42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽偽碼碼011111111110019101111111100018110111111111107111011111

38、101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸輸 出出輸輸 入入十進十進制數(shù)制數(shù)4 線線- -10 線譯碼器線譯碼器 CT74LS42 真值表真值表0000001000100100011110011010100010110001000000000011111111111111111111111111111111111111111111111111111111111111110111101100

39、1111010101偽偽碼碼01 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)5.2.3 數(shù)字顯示譯碼器 在數(shù)字系統(tǒng)中，常需要將運算結果用人們習慣的在數(shù)字系統(tǒng)中，常需要將運算結果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。十進制顯示出來，這就要用到顯示譯碼器。二二- -十十進制進制編碼編碼顯示譯顯示譯碼器碼器顯示顯示器件器件 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 分段式按顯示方式分 點陣式 半導體顯示器 熒光數(shù)碼管 液晶顯示器 按發(fā)光物質分分類 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)液晶顯示器件(LCD) LCD是一種平板薄型顯示器件，驅動電壓低，工作電流非常

40、小，配合CMOS電路可以組成微功耗系統(tǒng)。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)半導體數(shù)碼管（半導體數(shù)碼管（LEDLED）外形圖）外形圖fabcdegDPCOMdcDPefCOMbag 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)COMCOMaabbccddeeffggDPDP小數(shù)點小數(shù)點a ab bc cd de ef fg ga ab bc cd de=0e=0f=0f=0g g共陰極共陰極e=0e=0f=0f=0共陽極共陽極低有效低有效高有效高有效 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)七段顯示譯碼器的設計顯顯示示譯譯碼碼器器a ab bc cd de ef fg ga ab bc cd de ef

41、 fg gA A3 3A A2 2A A1 1A A0 0R R 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)功能表功能表 0001 0 1 1 0 0 0 0 0010 1 1 0 1 1 0 1 0000 1 1 1 1 1 1 0 DCBA a b c d e f g 0 9 ( 8 4 2 1) 0011 1 1 1 1 0 0 1 0100 0 1 1 0 0 1 1 0101 1 0 1 1 0 1 1 0110 1 0 1 1 1 1 1 1000 1 1 1 1 1 1 1 1001 1 1 1 1 0 1 1 0111 1 1 1 0 0 0 0abcdefg 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字

42、邏輯與數(shù)字系統(tǒng) A3A0是字型譯碼器輸入的是字型譯碼器輸入的BCD地址代碼。地址代碼。 Y Y a a Y Y g g表示表示字型譯碼器的段位顯示代字型譯碼器的段位顯示代碼。并規(guī)定碼。并規(guī)定燈亮為燈亮為“1 1”，不亮為，不亮為“0 0”。所所以輸出為高電平，可以驅動以輸出為高電平，可以驅動共陰極共陰極LED數(shù)碼數(shù)碼管。管。LTRBIRBOBI / 燈測試輸入端LT 消隱輸入端BI 滅“0”輸入端RBIRBO 滅“0”輸出端控制端：控制端：RBOBI /表示消隱輸入 / 滅 0 輸出端。84213A2A1A0A7448abcdefgaYbYcYeYfYgYdY 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字

43、系統(tǒng)G13YaG14YbG15YcG16YdG17YeG18YfG19Yg1&11G1G2G3G4G5G9G10G6G7G11G8G12RBILTBI/RBOA0A1A2A31A0A1A2A3&1111111 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)十十A A3 3A A2 2A A1 1A A0 0a ab bc cd de ef fg g顯示顯示01100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X0111111100

44、0081X10001111111191X100111110011101X101010001101111X101110011001121X110010100011131X110111001011141X111010001111151X111110000000XXXXXX00000000100000000000000XXXXX11111111LTRBIRBOBI /a ab bc cd de ef fg g 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 從功能表中看出：表中列出輸入BCD代碼的前十個狀態(tài)與Y a Y b 十個字型對應關系外，還規(guī)定了輸入為10101111這六個狀態(tài)下的顯示字型。 LTBIR

45、BIRBO 燈測試輸入端主要用于檢查LED的好壞。 消隱輸入端（與滅“0”輸出端共用） 滅“0”輸入端，熄滅無意義的0 滅“0”輸出端與（滅“0”輸入端配合使用）0 時，輸出時，輸出 a g 全全“1”七段全亮。七段全亮。1 時，正常譯碼。時，正常譯碼。0 時，不管輸入何種狀態(tài)，輸出全時，不管輸入何種狀態(tài)，輸出全01 時，正常譯碼。時，正常譯碼。0 時，滅掉不要顯示的時，滅掉不要顯示的0，00111 時，顯示時，顯示0,不滅中間不滅中間0。101101 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)LTRBIAAAARBO0123 A3 A0 = 00000RBI1LT當：（功能表倒數(shù)第二行）0RBO表

46、示本位應顯示的0已經滅掉。功能擴展應用 將滅0輸出和滅0輸入配合使用，可以實現(xiàn)多位數(shù)碼顯示的滅0控制。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 例：用八位譯碼、顯示器和規(guī)定小數(shù)點位構成具有滅0功能的十進制顯示器。RBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBO11 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYgVCCGNDA3A2A1A01VCC 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 在數(shù)字系統(tǒng)傳輸過程中，有時要從一組輸入數(shù)據中，選擇出某一個數(shù)在數(shù)字系統(tǒng)傳輸過程中，有時要從一組輸入數(shù)據中，選擇

47、出某一個數(shù)據，完成這種功能的邏輯電路稱作數(shù)據選擇器（或稱為多路選擇開關）。據，完成這種功能的邏輯電路稱作數(shù)據選擇器（或稱為多路選擇開關）。 數(shù)據選擇器是一個多輸入，單輸出的組合邏輯電路。數(shù)據選擇器是一個多輸入，單輸出的組合邏輯電路。1 1、數(shù)據選擇器的設計、數(shù)據選擇器的設計例：用小規(guī)模電路設計例：用小規(guī)模電路設計4選選1數(shù)據選擇器數(shù)據選擇器什么是什么是4選選1？用開關來表示。？用開關來表示。00011011 在地址碼的控制下，從在地址碼的控制下，從D0D4中任選一個送中任選一個送到公共輸出端到公共輸出端Y。真值表：真值表：A1A0Y00D001D110D211D3301201101001DAA

48、DAADAADAAY0D2D1D3DY1110D1D2D3D1A0AY&15.3 數(shù)據選擇器 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)2、中規(guī)模TTL集成電路74LS153雙4選1數(shù)據選擇器工作原理&1&11111111S2S10D11D12D13D1A2A20D21D22D23D1Y2Y 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)雙四選一原理圖雙四選一原理圖: :D10D20D11D12D13D21D22D23Y1Y2雙刀四擲開關雙刀四擲開關(L)(R) 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2

49、 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND選通控制端選通控制端S為低電平有效，即為低電平有效，即S=0時芯片被選時芯片被選中，處于工作狀態(tài)；中，處于工作狀態(tài)；S=1時芯片被禁止，時芯片被禁止，Y0。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)將四選一擴大為八選一1 1 A1 A0 E D0 D1 D2 D3 A1A0ED3D2D1D0F1 F2 F D3D2D1D0D4 D5 D6 D7 1 A2a 圖圖 四四 選選 一一四四 選選 一一A1A01 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)0 1 2 3 4 5 6 70 1 2YENMUX(2)07GD8D15D23

50、D160 1 2 3 4 5 6 70 1 2YENMUX(3)07GA0A1A2A3A4012301ENMUXY0 1 2 3 4 5 6 70 1 2YMUX(1)07GD0D1D2D3D4D5D6D7END320 1 2 3 4 5 6 70 1 2YENMUX(4)07GD24例如：例如：A4A3A2A1A0=11101A4A300011011在在A2A1A0 0地址碼作用下，四片地址碼作用下，四片8選選1都有輸出，都有輸出，總輸出由高位地址碼總輸出由高位地址碼A A4 4A A3 3決定。決定。1 11 11 10 01 1D5D13D21D29D29用四片8選1數(shù)據選擇器和一片4選

51、1構成32選1數(shù)據選擇器。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng) 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)A1 A0 A0 A1D0 D1 D1 D3 D3 D0 D2 D2 數(shù)數(shù) 據據 選選 擇擇 器器 數(shù)數(shù) 據據 分分 配配 器器 同同 步步 與數(shù)據分配器組成時分傳輸系統(tǒng)與數(shù)據分配器組成時分傳輸系統(tǒng)A1 A00 0D0 D00 1D1 D11 0D2 D21 1D3 D3這樣可將并行數(shù)據變?yōu)榇羞M行傳這樣可將并行數(shù)據變?yōu)榇羞M行傳送，接收時將串行轉變?yōu)椴⑿?。因此，送，接收時將串行轉變?yōu)椴⑿小Ｒ虼?，?jié)省設備。數(shù)字通信常采用此種傳送方節(jié)省設備。數(shù)字通信常采用此種傳送方法。法。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)

52、字邏輯與數(shù)字系統(tǒng)72 類似地，可以寫出2n路選擇器的輸出表達式為 120iiinDmW 式中，mi為選擇控制變量An-1，An-2，A1，A0組成的最小項；Di為2n路輸入中的第i路數(shù)據輸入，取值0或1。 3 3應用舉例應用舉例 多路選擇器除完成對多路數(shù)據進行選擇的基本功能外，在邏輯設計中主要用來實現(xiàn)各種邏輯函數(shù)功能。 (1) (1) 用具有用具有n n個選擇變量的多路選擇器實現(xiàn)個選擇變量的多路選擇器實現(xiàn)n n個變量函數(shù)個變量函數(shù) 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)73 一般方法：一般方法： 將函數(shù)的n個變量依次連接到MUX的n個選擇變量端，并將函數(shù)表示成最小項之和的形式。若函數(shù)表達式中包含

53、最小項mi，則相應MUX的Di接1，否則Di接0。 例例 1 1 用多路選擇器實現(xiàn)以下邏輯函數(shù)的功能： F(A,B,C)=m(2,3,5,6) 解解 由于給定函數(shù)為一個三變量函數(shù)故可采用8路數(shù)據選擇器實現(xiàn)其功能。 具體實現(xiàn)具體實現(xiàn)：將變量A、B、C依次作為8路數(shù)據選擇器的選 擇變量，令8路數(shù)據選擇器的 D0=D1=D4=D7=0，而D2=D3=D5=D6 =1即可。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)74 該方法可通過比較8路數(shù)據選擇器的輸出表達式和給定函數(shù)表達式得到驗證。 據此可作出用8路選擇器實現(xiàn)給定函數(shù)的邏輯電路圖，如右圖所示。 上述方案給出了用具有n個選擇控制變量的多路選擇器實現(xiàn)n個

54、變量函數(shù)的一般方法。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)75 邏輯函數(shù)F的表達式為 CABCBABCACBA)C,B,A(F比較上述兩個表達式可知：要使W=F，只需令A2=A, A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。 70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAW八路數(shù)據選擇器的輸出函數(shù)表達式為： 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)76 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)77 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)78 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)79 當

55、函數(shù)的變量數(shù)比MUX的選擇控制變量數(shù)多兩個以上時， 一般需要加適當?shù)倪壿嬮T輔助實現(xiàn)。在確定各數(shù)據輸入時， 通常借助卡諾圖。 (3) (3) 用具有用具有n n個選擇控制變量的多路選擇器實現(xiàn)個選擇控制變量的多路選擇器實現(xiàn)n+1 n+1 個以上變量的函數(shù)個以上變量的函數(shù) 例例3 3 用4路選擇器實現(xiàn)4變量邏輯函數(shù) F(A,B,C,D)=m(1,2,4,9, 10,11,12,14,15) 的邏輯功能。 解解 用4路選擇器實現(xiàn)該函數(shù)時，應從函數(shù)的4個變量中 選出2個作為MUX的選擇控制變量。原則上講，這種選擇是任 意的，但選擇合適時可使設計簡化。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)80 選用變量選

56、用變量A A和和B B作為選擇控制變量作為選擇控制變量 假定選用變量A和B作為選擇控制變量，首先作出函數(shù) 的卡諾圖如圖(a)所示。 圖中， A、B兩個選擇變 量按其組合將原卡諾圖劃分為 4個2變量子卡諾圖（對應變量 C和D，如圖中虛線所示）。 各子卡諾圖所示的函數(shù)就 是與其選擇控制變量對應的數(shù) 據輸入函數(shù)Di。 求數(shù)據輸入函數(shù)Di時，函 數(shù)化簡可以在子卡諾圖中進行。 數(shù)字邏輯與數(shù)字系統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)81 注意：注意：由于一個數(shù)據輸入對應選擇控制變量的一種取值組合，因此，化簡只能在相應的子卡諾圖內進行，即不能越過圖中虛線。; DCD CD CD0DCDCD1; DCD2DCD3分別化簡圖(a)中的每個子卡諾圖中的1方格，見圖中實