eda課程設(shè)計(jì)交通信號(hào)燈

1、課 程 設(shè) 計(jì) 說(shuō) 明 書(shū) 課程設(shè)計(jì)名稱： EDA交通信號(hào)燈 題 目： 學(xué) 生 姓 名： 專 業(yè)： 學(xué) 號(hào)： 指 導(dǎo) 教 師： 日期：年 月 日目錄1 前言.12 總體方案設(shè)計(jì).22.1 方案分析與選擇.22.2 實(shí)現(xiàn)方案.33 單元模塊設(shè)計(jì).63.1 晶體振蕩器.63.2 供電電路.73.3 LED燈輸出.83.4數(shù)碼管輸出電路84 特殊器件的介紹.104 .1CPLD器件介紹.10 4.2 FPGA器件介紹.104.3 EPF10K系列器件介紹105 軟件仿真與調(diào)試115.1源代碼及說(shuō)明115.2 仿真結(jié)果155.3 調(diào)試176 總結(jié)186.1設(shè)計(jì)收獲186.2 設(shè)計(jì)改進(jìn)18參考文獻(xiàn)19附

2、錄一：電路原理圖20- -1前言隨著電子技術(shù)的發(fā)展，人們的生活水平和質(zhì)量不斷提高，生活設(shè)備的智能化程度也越來(lái)越高，這些都離不開(kāi)電子產(chǎn)品的進(jìn)步?，F(xiàn)代電子產(chǎn)品在性能提高、復(fù)雜度增大的同時(shí)，價(jià)格卻一直呈下降趨勢(shì)，而且產(chǎn)品更新?lián)Q代的步伐也越來(lái)越快，實(shí)現(xiàn)這種進(jìn)步的主要因素是生產(chǎn)制造技術(shù)和電子設(shè)計(jì)技術(shù)的發(fā)展。前者以微細(xì)加工技術(shù)為代表，目前已進(jìn)展到深亞微米階段，可以在幾平方厘米的芯片上集成數(shù)千萬(wàn)個(gè)晶體管。后者的核心就是EDA技術(shù)，EDA是指以計(jì)算機(jī)為工作平臺(tái)，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包。特別是近年來(lái)科技的飛速發(fā)展，EDA技術(shù)的應(yīng)用不斷深入，不僅帶動(dòng)傳統(tǒng)控制

3、檢測(cè)技術(shù)日益更新，更在電子信息，通信，自動(dòng)，控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域越顯重要。沒(méi)有EDA技術(shù)的支持，想要完成上述超大規(guī)模集成電路的設(shè)計(jì)制造是不可想象的，反過(guò)來(lái)，生產(chǎn)制造技術(shù)的不斷進(jìn)步又必將對(duì)EDA技術(shù)提出新的要求。隨著電子技術(shù)的發(fā)展和人們對(duì)電子設(shè)計(jì)開(kāi)發(fā)的難度及周期要求，EDA技術(shù)必將廣發(fā)應(yīng)用于電子設(shè)計(jì)的各個(gè)領(lǐng)域，因此本設(shè)計(jì)也采用了EDA的設(shè)計(jì)方法，其設(shè)計(jì)的優(yōu)越性明顯高于傳統(tǒng)的設(shè)計(jì)方法。在現(xiàn)代城市中，人口和汽車日益增長(zhǎng)，市區(qū)交通也日益擁擠，人們的安全問(wèn)題也日益重要。因此，紅綠交通信號(hào)燈成為了交管部門管理交通的重要手段。那么，要想在十字路口中做到車輛穿梭，行人熙攘，車行車道，人行人道，有條不紊，要靠

4、什么來(lái)實(shí)現(xiàn)這井然秩序呢？靠的就是交通信號(hào)燈的自動(dòng)指揮系統(tǒng)。傳統(tǒng)的交通信號(hào)燈控制電路是由振蕩電路、三進(jìn)制計(jì)數(shù)器、譯碼電路、顯示驅(qū)動(dòng)電路和開(kāi)關(guān)控制電路等電路組成。在本課程設(shè)計(jì)中，通過(guò)EDA設(shè)計(jì)程序使十字路口的工作順序?yàn)锽方向紅燈亮65秒，前40秒A方向綠燈亮，后5秒黃燈亮，接著15秒左轉(zhuǎn)燈亮，最后5秒亮黃燈。然后A方向紅燈亮55秒，前30秒B方向綠燈亮，后5秒黃燈亮，接著15秒左轉(zhuǎn)燈亮，最后5秒亮黃燈，依次重復(fù)。 本設(shè)計(jì)立足系統(tǒng)可靠性及穩(wěn)定性等高技術(shù)要求，采用FPGA芯片實(shí)現(xiàn)汽車尾燈控制電路，其電路設(shè)計(jì)比較簡(jiǎn)單，外圍電路少，易于控制和檢查。0- -2 總體方案設(shè)計(jì)2.1 方案分析和選擇通過(guò)分析可以

5、知道，所要設(shè)計(jì)的交通燈信號(hào)控制電路要能夠適用于十字交叉路口。其示意圖如下圖所示，A方向和B方向各設(shè)紅（R）、黃（Y）、綠（G）和左拐（L）四盞燈，四種燈按合理的順序亮滅，在跳變過(guò)程中，使得行駛的車輛有足夠的時(shí)間停下來(lái)。還要求在A和B方向各設(shè)立一組計(jì)時(shí)顯示器將各燈亮的時(shí)間以倒計(jì)時(shí)的形式顯示出來(lái)。 圖2.1 十字交叉路口交通燈簡(jiǎn)略圖 要實(shí)現(xiàn)路口交通燈系統(tǒng)的控制方法很多，可以用標(biāo)準(zhǔn)邏輯器件、單片機(jī)和可編程序控制器等方法。若用單片機(jī)來(lái)實(shí)現(xiàn)的話，其模型可以由電源電路、單片機(jī)主控電路、無(wú)線收發(fā)控制電路四部分組成。在電源電路中，需要用到+5v的直流穩(wěn)壓電源，無(wú)線收發(fā)控制電路和顯示電路可有編碼芯片和數(shù)據(jù)發(fā)射模

6、塊兩部分組成，主控電路元件為AT89C51.硬件設(shè)計(jì)完成后還要利用計(jì)算機(jī)軟件進(jìn)行軟件部分設(shè)計(jì)才能夠?qū)崿F(xiàn)相應(yīng)的功能，雖然由此設(shè)計(jì)的控制器比較穩(wěn)定，但這些控制方法的功能修改及調(diào)試都需要硬件電路的支持。因此，在一點(diǎn)程度上增加了功能修改和系統(tǒng)設(shè)計(jì)與調(diào)試的困難 。 然而，若使用基于FPGA的設(shè)計(jì)方法則具有周期短，設(shè)計(jì)靈活，易于修改等明顯的優(yōu)點(diǎn)，隨著FPGA器件、設(shè)計(jì)語(yǔ)言和電子設(shè)計(jì)自動(dòng)化工具的發(fā)展和改進(jìn)，越來(lái)越多的電子系統(tǒng)采用FPGA來(lái)設(shè)計(jì)。未來(lái)，使用FPGA器件設(shè)計(jì)的產(chǎn)品將應(yīng)用于各個(gè)領(lǐng)域。因此，此次的交通信號(hào)燈控制設(shè)計(jì)選擇采用基于FPGA的設(shè)計(jì)方案來(lái)實(shí)現(xiàn)所需求的功能和要求。2.2 實(shí)現(xiàn)方案2.2.1 交

7、通燈系統(tǒng)控制框圖如圖2所示：計(jì)數(shù)器紅綠燈發(fā)光二極管控制器分頻器分位譯碼器掃描顯示電路七段數(shù)碼管顯示器 T1 CLK 1HZCLK 1HZ 圖2.1 系統(tǒng)框圖2.2.2計(jì)數(shù)值與交通燈亮滅關(guān)系圖:設(shè)A方向的車流量較B方向大，因此設(shè)A方向紅、黃、綠、左拐燈亮?xí)r長(zhǎng)分別為55、5、40、15秒，B方向紅、黃、綠、左拐燈亮?xí)r長(zhǎng)分別為65、5、30、15秒，與此同時(shí)由數(shù)碼管指示當(dāng)前狀態(tài)（紅、黃、綠、左拐）的剩余時(shí)間。A G40s Y5s L15s Y5s R55s B R65s G30s Y5s L15s Y5s 圖2.2 交通燈亮滅關(guān)系圖2.2.3環(huán)形計(jì)數(shù)狀態(tài)圖環(huán)形計(jì)數(shù)器是由移位寄存器加上一定的反饋電路構(gòu)

8、成的，用移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器是由一個(gè)移位寄存器和一個(gè)組合反饋邏輯電路閉環(huán)構(gòu)成，反饋電路的輸出接向移位寄存器的串行輸入端，反饋電路的輸入端根據(jù)移位寄存器計(jì)數(shù)器類型的不同，可接向移位寄存器的串行輸出端或某些觸發(fā)器的輸出端。環(huán)形計(jì)數(shù)器，是把移位寄存器最低一位的串行輸出端Q1反饋到最高位的串行輸入端（即D觸發(fā)器的數(shù)據(jù)端）而構(gòu)成的。S0 reset S4S1S3S2S5 圖2.3 環(huán)形計(jì)數(shù)狀態(tài)圖 S =8(A)GYLR(B)GYLRS0=1000 0001 ; S1=0100 0001S2=0010 0001 ; S3=0001 1000S4=0001 0100 ; S5=0001 0010在此設(shè)計(jì)

9、中我們用到得為三位環(huán)形計(jì)數(shù)器，在移位脈沖（時(shí)鐘）的作用下，反復(fù)在三位移位寄存器中不斷循環(huán)。該環(huán)形計(jì)數(shù)的計(jì)數(shù)長(zhǎng)度為N=n。和二進(jìn)制計(jì)數(shù)器相比，它有2n-n個(gè)狀態(tài)沒(méi)有利用，它利用的有效狀態(tài)是少的。要想使環(huán)形計(jì)器在選定的時(shí)序中工作，就必須防止異常時(shí)序和死態(tài)的出現(xiàn)，因此我們必須對(duì)其余無(wú)效的狀態(tài)全部回到有效狀態(tài)中去。2.2.4 交通燈控制狀態(tài)轉(zhuǎn)換通過(guò)至頂向下（TOP-DOWN）的設(shè)計(jì)方法，我們對(duì)電路的設(shè)計(jì)要求作了分析，從電路要實(shí)現(xiàn)的功能著手，逐層分析電路設(shè)計(jì)的步驟，再具體到各個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn)以及各模塊實(shí)現(xiàn)方案的選擇。從本設(shè)計(jì)的電路要求，我們分析了需要實(shí)現(xiàn)一個(gè)輸入狀態(tài)的編碼，以及對(duì)循環(huán)點(diǎn)亮燈的方式的選擇，

10、綜合這兩種狀態(tài)控制輸出信號(hào)的狀態(tài)變化。 表 2.4 十字交叉路口邏輯關(guān)系圖 A方向 B方向綠燈G黃燈Y左拐L紅燈R綠燈G黃燈Y左拐L紅燈R10000001010000010010000101000001000110000001010000010010000101003 單元模塊設(shè)計(jì) 本設(shè)計(jì)由現(xiàn)場(chǎng)可編程門矩陣（FPGA）作為控制芯片，通過(guò)VreilogHDL硬件描述語(yǔ)言設(shè)計(jì)，運(yùn)用自頂而下的設(shè)計(jì)思想，按功能逐層分割實(shí)現(xiàn)層次化的設(shè)計(jì)?？傮w設(shè)計(jì)方案為由R、G、Y、L作為模擬汽車的行駛狀態(tài)輸入，通過(guò)優(yōu)先級(jí)編碼器編碼為具有優(yōu)先級(jí)的A1、A0狀態(tài)量；而尾燈的循環(huán)點(diǎn)亮狀態(tài)由環(huán)形計(jì)數(shù)器來(lái)實(shí)現(xiàn)，與時(shí)鐘頻率同步閃爍

11、狀態(tài)按時(shí)鐘狀態(tài)取反來(lái)實(shí)現(xiàn)。下面介紹主要模塊的功能及作用。3.1 晶體振蕩器圖3.1晶振電路采用有源晶振作為時(shí)鐘信號(hào)源，它是一個(gè)完整的振蕩器，其內(nèi)部除了石英晶體外還有阻容軟件和晶體管，有源晶振信號(hào)質(zhì)量好，比較穩(wěn)定，而且連接方式比較簡(jiǎn)單。主要是作為電源濾波，通常使用的為一個(gè)電容和電感組成的PI型濾波網(wǎng)絡(luò)，輸出端使用一個(gè)小阻值電阻過(guò)濾信號(hào)。串電阻可減小反射波，避免反射波疊加引起過(guò)沖，減少諧波以及阻抗匹配，減小回波干擾及導(dǎo)致的信號(hào)過(guò)沖。由于本設(shè)計(jì)選用32768HZ的晶振，因其內(nèi)部有15級(jí)2分頻電路，所以輸出端正好可以得到1HZ的標(biāo)準(zhǔn)脈沖。20MHz以上的大多是諧波的，其穩(wěn)定度差。因此我們使選用基頻的器

12、件，畢竟倍頻用的PLL電路需要的周邊配置主要是電容、電阻、電感，其穩(wěn)定度和價(jià)格方面遠(yuǎn)遠(yuǎn)好于晶體晶振器件。3.2供電電路圖3.2供電電路本設(shè)計(jì)中使用到的+5V電源，可用于為上拉電阻提供電壓；+3.3V電源，用于為FPGA芯片提供工作電壓；在FPGA芯片管腳上，而VCCIO是芯片輸入輸出引腳工作電源，根據(jù)輸入輸出的設(shè)備不同，可以接2.5 V、3.3 V或5.0 V。三端穩(wěn)壓器輸入端接電容Ci可以進(jìn)一步濾除紋波，輸出端接電容C0可以改善負(fù)載的瞬態(tài)影響，使電路穩(wěn)定工作。3.3 LED燈輸出電路 圖 3.3 LED 燈輸出電路本電路設(shè)計(jì)由若干個(gè)LED燈來(lái)模擬十字路口紅、黃、綠、左拐燈的亮滅狀態(tài)，圖中以V

13、cc3.3V作為控制電壓當(dāng)PS口為低電平時(shí)其所在的LED燈按時(shí)鐘頻率同步點(diǎn)亮，同時(shí)指示汽車的安全行駛。在LED電路上串聯(lián)一個(gè)電阻，可以分壓限流對(duì)LED燈起保護(hù)作用。考慮到不同顏色燈的正向壓降不同，如圖中用3.3V點(diǎn)亮RLED時(shí)，電阻RLED=（3.3-ULED）/ILED，ULED為正向壓降，ILED為通過(guò)電流，一般不允許大于20mA，可見(jiàn)各LED所需的串聯(lián)電阻大小也應(yīng)有所區(qū)別。3.4數(shù)碼管輸出電路 發(fā)光二極管（LED是一種由磷化鎵（GaP）等半導(dǎo)體材料制成的，能直接將電能轉(zhuǎn)變成光能的發(fā)光顯示器件。當(dāng)其內(nèi)部有一一電流通過(guò)時(shí)，它就會(huì)發(fā)光。7段數(shù)碼管一般由8個(gè)發(fā)光二極管組成，其中由7個(gè)細(xì)長(zhǎng)的發(fā)光二

14、極管組成數(shù)字顯示，另外一個(gè)圓形的發(fā)光二極管顯示小數(shù)點(diǎn)。當(dāng)發(fā)光二極管導(dǎo)通時(shí)，相應(yīng)的一個(gè)點(diǎn)或一個(gè)筆畫發(fā)光?？刂葡鄳?yīng)的二極管導(dǎo)通，就能顯示出各種字符，盡管顯示的字符形狀有些失真，能顯示的數(shù)符數(shù)量也有限，但其控制簡(jiǎn)單，使有也方便。此次設(shè)計(jì)采用動(dòng)態(tài)顯示方法一位一位地輪流點(diǎn)亮各位顯示器（掃描），對(duì)于顯示器的每一位而言，每隔一段時(shí)間點(diǎn)亮一次。雖然在同一時(shí)刻只有一位顯示器在工作（點(diǎn)亮），但利用人眼的視覺(jué)暫留效應(yīng)和發(fā)光二極管熄 滅時(shí)的余輝效應(yīng)，看到的卻是多個(gè)字符“同時(shí)”顯示。顯示器亮度既與點(diǎn)亮?xí)r的導(dǎo)通電流有關(guān)，也與點(diǎn)亮?xí)r間和間隔時(shí)間的比例有關(guān)。調(diào)整電流和時(shí)間參烽，可實(shí)現(xiàn)亮度較高較穩(wěn)定的顯示。動(dòng)態(tài)顯示器的優(yōu)點(diǎn)是節(jié)

15、省硬件資源，成本較低，但在控制系統(tǒng)運(yùn)行過(guò)程中，要保證顯示器正常顯示，CPU必須每隔一段時(shí)間執(zhí)行一次顯示子程序，這占用了CPU的大量時(shí)間，降低了CPU工作效率，同時(shí)顯示亮度較靜態(tài)顯示器低。圖3.4 數(shù)碼管輸出電路4 特殊器件的介紹4.1 CPLD器件介紹CPLD是Complex Programmable Logic Device的縮寫，它是有最早的PLD器件發(fā)展形成的高密度可編程邏輯器件，它具有編程靈活、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短、適用范圍寬、開(kāi)發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)。CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字

16、集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。許多公司都開(kāi)發(fā)出了CPLD可編程邏輯器件。比較典型的就是Altera、Lattice、Xilinx世界三大權(quán)威公司的產(chǎn)品。如 Altera公司的MAXII器件，就是其極具代表性的一類CPLD器件，是有史以來(lái)功耗最低、成本最低的CPLD。MAX II CPLD基于突破性的體系結(jié)構(gòu)，在所有CPLD系列中，其單位I/O引腳的功耗和成本都是最低的。 Altera公司的MAX7000A系列器件是高密度、高性能的EPLD，它是基于第二代

17、MAX結(jié)構(gòu)，采用CMOS EPROM工藝制造的。該系列的器件具有一定得典型性，其他結(jié)構(gòu)都與此結(jié)構(gòu)非常的類似。它包括邏輯陣列塊、宏單元、擴(kuò)展乘積項(xiàng)、可編程連線陣列和IO控制部分。由于大多數(shù)CPLD是基于乘積項(xiàng)的“與或”結(jié)構(gòu)，故適合設(shè)計(jì)組合邏輯電路。4.2 FPGA器件介紹FPGA(FieldProgrammable Gate Array)可以達(dá)到比PLD更高的集成度，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展起來(lái)的，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。PLD器件和FPGA的主要區(qū)別在于PLD是通過(guò)修改具有固定內(nèi)連電路得邏輯功能來(lái)進(jìn)行編程，而FPGA是通過(guò)修改一根或多根分割宏單元的基

18、本功能塊的內(nèi)連線的布線來(lái)進(jìn)行編程。它一般由可嵌入式陣列塊（EAB）、邏輯陣列塊（LAB）、快速互聯(lián)通道(Fast Track)、IO單元（IOE）組成。 Altera Cyclone II 采用全銅層、低K值、1.2伏SRAM工藝設(shè)計(jì)，裸片尺寸被盡可能最小的優(yōu)化。采用300毫米晶圓，以TSMC成功的90nm工藝技術(shù)為基礎(chǔ)，Cyclone II 器件提供了4,608到68,416個(gè)邏輯單元（LE），并具有一整套最佳的功能，包括嵌入式18比特x18比特乘法器、專用外部存儲(chǔ)器接口電路、4kbit嵌入式存儲(chǔ)器塊、鎖相環(huán)（PLL）和高速差分I/O能力。Cyclone II 器件擴(kuò)展了FPGA在成本敏感性

19、、大批量應(yīng)用領(lǐng)域的影響力，延續(xù)了第一代Cyclone器件系列的成功。4.3 EPF10K系列器件介紹FLEX10K系列器件是工業(yè)界第一個(gè)嵌入式FPGA，具有高密度低成本、低功耗等特點(diǎn)。該系列器件有PLCC、TQFP、PQFP三種封裝形式，EPF10K10是一種常見(jiàn)的器件，其典型門數(shù)為10000門。576個(gè)邏輯單元，72個(gè)邏輯整列塊，3個(gè)嵌入式整列塊，6144個(gè)RAM，720個(gè)寄存器，最大I/O數(shù)目134，EPF10K10LC84-4中84代表管腳數(shù)。5 軟件仿真與調(diào)試5.1源代碼及說(shuō)明LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_L

20、OGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY traffic IS PORT(clk:in std_logic; m_r_y_g:out std_logic_vector(2 downto 0); s_r_y_g:out std_logic_vector(2 downto 0) );END traffic;ARCHITECTURE ex OF traffic IS COMPONENT decoder IS PORT (q_in:in std_logic_vector(1 downto 0); m_r_y_g:out std_logi

21、c_vector(2 downto 0); s_r_y_g:out std_logic_vector(2 downto 0);END COMPONENT ;COMPONENT control IS PORT(clk:IN STD_LOGIC; m,s,i:IN STD_LOGIC; em,es,ei:OUT STD_LOGIC; q:OUT STD_LOGIC_vector(1 downto 0);END COMPONENT;COMPONENT count50 ISPORT(clk:IN STD_LOGIC; em:IN STD_LOGIC; m:OUT STD_LOGIC);END COMP

22、ONENT;COMPONENT count30 ISPORT(clk:IN STD_LOGIC; es:IN STD_LOGIC; s:OUT STD_LOGIC);END COMPONENT;COMPONENT count5 IS PORT(clk:IN STD_LOGIC; ei:IN STD_LOGIC; i:OUT STD_LOGIC);END COMPONENT;signal tem,tei,tes,tm,ti,ts:std_logic;signal state:std_logic_vector(1 downto 0);BEGINu0:count50 PORT MAP(clk,tem

23、,tm);u1:count30 PORT MAP(clk,tes,ts);u2:count5 PORT MAP(clk,tei,ti);u3:control PORT MAP(clk,tm,ts,ti,tem,tes,tei,state);u4:decoder PORT MAP(state,m_r_y_g,s_r_y_g);END ex;5.2 仿真結(jié)果通過(guò)QuartusII軟件，我們進(jìn)行了仿真，其仿真波形如下圖： 圖5.1 波形仿真圖（一） 圖5.2 波形仿真圖（二）通過(guò)對(duì)上述語(yǔ)言進(jìn)行編譯、仿真，仿真成功后，將各單元生成對(duì)應(yīng)的元件，讓后再由這些元件構(gòu)成整個(gè)交通信號(hào)燈控制器電路。其仿真電路為：

24、 圖5.3 交通信號(hào)燈仿真電路5.3 調(diào)試在QuartusII軟件中，通過(guò)對(duì)所設(shè)計(jì)的硬件描述語(yǔ)言代碼進(jìn)行波形仿真后，達(dá)到了預(yù)期效果，于是，我們?cè)谠撥浖线M(jìn)行下載配置設(shè)置。在Assignments菜單下選中Devices，在Family欄選擇ACEX1K，選中EPF10K10LC84-4器件。再在Assignments菜單下選中Pins按照相應(yīng)要求對(duì)管腳進(jìn)行鎖定。最后在Tools菜單下，選中Programmer，對(duì)配置方式進(jìn)行設(shè)置，這里選擇Passive Seril(PS)被動(dòng)串行模式。選擇好要下載的硬件設(shè)備后點(diǎn)擊Start即可開(kāi)始編程下載了。調(diào)試過(guò)程為在線調(diào)試。在通過(guò)調(diào)試中，我們發(fā)現(xiàn)了很多問(wèn)題

25、.在軟件上能實(shí)現(xiàn)仿真的程序不一定在硬件電路上就能運(yùn)行，原因有很多，這里是由于電路中的時(shí)鐘頻率太快，若不增加一個(gè)分頻電路，燈閃爍時(shí)間太快，肉眼無(wú)法觀察，故設(shè)計(jì)了一個(gè)20MHZ到2HZ的分頻電路。調(diào)試中的實(shí)際問(wèn)題需要考慮，人同時(shí)按多個(gè)鍵的同步性，不能達(dá)到時(shí)鐘的精度，比如模擬鍵盤的輸入狀態(tài)是高電平有效，由于分頻的運(yùn)算很大，故增加分頻電路后，在QuartusII軟件中則不能進(jìn)行正確的仿真，可以直接將程序下載到電路板上去調(diào)試。6 總結(jié)6.1設(shè)計(jì)收獲兩周的課程設(shè)計(jì)結(jié)束了，通過(guò)這次設(shè)計(jì)，我的理論知識(shí)掌握得更扎實(shí)，動(dòng)手能力明顯提高。同時(shí)，通過(guò)網(wǎng)上搜索圖書(shū)館查閱資料等方式認(rèn)識(shí)到了自己知識(shí)的局限性。我學(xué)到許多知識(shí)，也認(rèn)識(shí)到理論聯(lián)系實(shí)踐的重要。在設(shè)計(jì)當(dāng)中遇到了許多以前沒(méi)遇到的困難。學(xué)會(huì)了利用許多的方法去解決所遇到的問(wèn)題。編好程序后，雖然總是出錯(cuò)，比如說(shuō)狀態(tài)不能改變，綠燈不能按時(shí)閃爍等，但是經(jīng)過(guò)多次研究在老