數(shù)字電路與邏輯設(shè)計(2.3)習(xí)題全解

1、2-1 二極管門電路如題圖2-1（a）所示。（1）分析輸出信號Y1，Y2與輸入信號A，B，C之間的邏輯關(guān)系；（2）根據(jù)題圖2-1（b）給出的A，B，C波形，對應(yīng)畫出Y1，Y2的波形（輸入信號頻率較低，電壓幅度滿足邏輯要求）。解（1）：；解（2）：，的波形如題解 圖2-1所示。2-2 反相器電路如題圖2-2所示。圖中VCC為12V， VBB為12V，R11.5k，R218k，RC1.5k，設(shè)VT管的VCES0.1V，VBE0.7V，。試問：（1）當(dāng)VI為何值時，VT管飽和，VCES0.1V？（2）若VI3.0V，VO端灌入電流為多大時，VT管脫離飽和？ 解（1）：若VT管飽和，此時基極回路的等效

2、電路如題解 圖2-2所示。由電路圖可定量計算出基極電路，若，則電路處于飽和狀態(tài)。其中，。代入計算可得綜上，當(dāng)輸入時，VT管進(jìn)入飽和狀態(tài)。解（2）：參見教材圖2-6，若滿足，則反相器仍處于飽和狀態(tài)；但是隨著負(fù)載電流的進(jìn)一步增大，反相器會逐漸退出飽和狀態(tài)，輸出低電平抬高。因此，對灌電流的值必須加以限制，要求代入相應(yīng)參數(shù)，計算可得綜上，當(dāng)端灌入電流到達(dá)2mA時，VT管脫離飽和狀態(tài)。2-3 根據(jù)題圖2-3所示TTL門電路和給定輸入信號波形，畫出電路輸出F的波形。若把G1門和G2門換成CMOS門時，再畫出電路輸出F的波形。分析：讀者應(yīng)了解TTL門電路和CMOS門電路的輸入結(jié)構(gòu)以及它們的差異，方可作出正確

3、的解答。TTL門電路采用三極管作為開關(guān)器件，所以存在輸入電流，由此在輸入端引入開門電平、開門電阻、關(guān)門電平和關(guān)門電阻等概念；而CMOS門電路采用絕緣柵場效應(yīng)管作為開關(guān)器件，絕緣柵場效應(yīng)管輸入電流近似為零，可認(rèn)為無輸入電流，輸入端接電阻時，沒有電流流過，同時，CMOS電路的輸入端不允許懸空。解（1）：G1門和G2門均為TTL門時，對于G2門，其中一個輸入接電阻，接地負(fù)載上等效電平為邏輯高電平，與G1門的輸出無關(guān)。因此，電路輸出的邏輯表達(dá)式為解（2）：G1門和G2門均為CMOS門時，對于G2門，其中一個輸入接電阻，沒有電流流過，因此，電路輸出的邏輯表達(dá)式為和的工作波形如圖題解 圖2-3所示。2-4

4、 TTL門電路如題圖2-4所示，試確定電路輸出F1F7的狀態(tài)。解（1）：解（2）：解（3）：解（4）：解（5）：解（6）：解（7）：2-5 CMOS門電路如題圖2-4所示，試確定電路輸出F1F7的狀態(tài)。分析：CMOS門電路輸入端對地接電阻時，由于無輸入電流流過，因此無論阻值如何，此輸入端等效為邏輯低電平。解（1）：解（2）：解（3）：解（4）：解（5）：電路結(jié)構(gòu)錯誤，CMOS門電路輸入端不允許懸空。解（6）：電路結(jié)構(gòu)錯誤，CMOS門電路輸入端不允許懸空。解（7）：2-6 TTL門電路如題圖2-5所示。（1）寫出電路輸出Y1Y3的邏輯表達(dá)式。（2）已知輸入A，B的波形如題圖2-5（d）所示，畫出

5、Y1Y3的波形。解（1）： 圖（a）：圖（b）：圖（c）：解（2）：Y1Y3的工作波形如題解 圖2-4所示。2-7 CMOS門電路如題圖2-5所示。（1）寫出電路輸出Y1Y3的邏輯表達(dá)式。（2）已知輸入A，B的波形如題圖2-5（d）所示，畫出Y1Y3的波形。解（1）： 圖（a）：圖（b）：圖（c）：解（2）：Y1Y3的工作波形如題解 圖2-5所示。2-8 指出在題圖2-6所示電路中，能實現(xiàn)的電路。解：圖（b）和圖（d）均能實現(xiàn)的功能。圖（a）：對于TTL集成門電路，兩個門（或者多個門）輸出直接線與，將會造成集成電路的損壞。圖（b）：。圖（c）：OC門輸出端是開路的，使用時必須外接一個適當(dāng)阻值的

6、負(fù)載電阻和電源才能正常工作，如題圖2-6（b）。（d）：與或非門直接實現(xiàn)。2-9 TTL三態(tài)門電路如題圖2-7所示，在圖示輸入波形的情況下，畫出其輸出端的波形。分析：使用三態(tài)門可以構(gòu)成傳送數(shù)據(jù)總線。題圖2-7中所示電路均為單向總線結(jié)構(gòu)，即分時傳送數(shù)據(jù)，每次只能傳送其中一個信號。當(dāng)n個三態(tài)門中的某一個片選信號EN為1時，其輸入端的數(shù)據(jù)經(jīng)與非邏輯后傳送到總線上；反之，當(dāng)所有EN均為0時，不傳送信號，總線與各三態(tài)門呈斷開狀態(tài)（高阻態(tài)）。解：由電路圖得和的邏輯表達(dá)式分別為 ； 由表達(dá)式，畫出和的工作波形分別如題解圖2-6和題解 圖2-7所示。2-10 CMOS門電路的最典型的特點(diǎn)是什么？解：CMOS反

7、相器為互補(bǔ)式結(jié)構(gòu)，采用兩種不同溝道類型的MOS管構(gòu)成。比如，若輸入采用N溝道MOS管，則負(fù)載采用P溝道MOS管；反之，若輸入采用P溝道MOS管，則負(fù)載采用N溝道MOS管。一般使用前者。2-11 在題圖2-8所示各電路中，要實現(xiàn)相應(yīng)表達(dá)式規(guī)定的邏輯功能，電路連接上有什么錯誤？請改正之。（1）電路中所示均為TTL門電路；（2）電路中所示均為CMOS門電路。分析：判定電路能否正常工作，首先要判斷電路結(jié)構(gòu)是否可行，如需要再從負(fù)載能力上進(jìn)一步考慮。解（1）：當(dāng)電路中所示均為TTL門電路時：圖（a）：可以正常工作。圖（b）：不能正常工作。因為從電路結(jié)構(gòu)上來看，多個TTL門輸出端不能直接連接構(gòu)成線與結(jié)構(gòu)。若

8、要實現(xiàn)，可改電路如題解 圖2-8（a）所示。圖（c）：不能正常工作。因為與非門輸入端懸空等效為接邏輯高電平，同時，接地負(fù)載上等效電平為邏輯高電平，因此若要實現(xiàn)，可改電路如題解 圖2-8（b）所示。 圖（d）：不能正常工作。因為，接地負(fù)載上等效電平為邏輯低電平，因此若要實現(xiàn)，可改電路如題解 圖2-8（c）所示。 解（2）：當(dāng)電路中所示均為CMOS門電路時：圖（a）：可以正常工作。圖（b）：可以正常工作。圖（c）：不能正常工作。因為CMOS門電路輸入端不能處于懸空狀態(tài)。若要實現(xiàn)，可改電路如題解 圖2-9（a）所示。圖（d）：不能正常工作。因為CMOS門電路輸入端對地接電阻時，由于無輸入電流流過，此輸入端等效為邏輯低電平，因此若要實現(xiàn)，可改電路如題解 圖2-9（b）所示。2-12 CMOS門電路如題