VHDL課程設(shè)計(jì)報(bào)告

1、湖南科技大學(xué)信息與電氣工程學(xué)院課程設(shè)計(jì)報(bào)告題 目： 硬件描述語言課程設(shè)計(jì) 專 業(yè)： 電子信息工程 班 級(jí)： 三班 姓 名： 血色的天淚 學(xué) 號(hào)： 1204030xx 指導(dǎo)教師： 胡仕剛 2015 年 1月 12 日信息與電氣工程學(xué)院課程設(shè)計(jì)任務(wù)書20142015 學(xué)年第 1 學(xué)期專業(yè)： 學(xué)號(hào)： 姓名： 課程設(shè)計(jì)名稱： 設(shè)計(jì)題目： 完成期限：自 年 月 日至 年 月 日共 周設(shè)計(jì)依據(jù)、要求及主要內(nèi)容（可另加附頁）：指導(dǎo)教師（簽字）： 批準(zhǔn)日期： 年 月 日摘 要在目前，可編程邏輯器件、單片機(jī)、DSP已經(jīng)成為數(shù)字系統(tǒng)的硬件基礎(chǔ)，而從事數(shù)字系統(tǒng)的設(shè)計(jì)必須掌握可編程邏輯器件的設(shè)計(jì)方法，而VHDL語言是

2、一種標(biāo)準(zhǔn)的數(shù)字系統(tǒng)硬件電路設(shè)計(jì)語言，為所有可編程邏輯器件廠商所支持，已成為電路設(shè)計(jì)人員和電子設(shè)計(jì)工程師必須掌握的工具。VHDL語言是培養(yǎng)信息類專門人才的一門必修的專業(yè)基礎(chǔ)課程。通過本次課程設(shè)計(jì)，使我們能夠?qū)W習(xí)和掌握現(xiàn)代電子系統(tǒng)設(shè)計(jì)的新技術(shù)、新器件 ，掌握硬件描述語言VHDL的編程技術(shù)和硬件描述方法 ，能夠?qū)υO(shè)計(jì)系統(tǒng)進(jìn)行規(guī)范描述掌握相關(guān)軟件的使用，操作。能對VHDL語言程序進(jìn)行編譯，調(diào)試，以及通過計(jì)算機(jī)仿真，得到正確的仿真波形圖，并根據(jù)所得仿真波形圖分析判斷并改進(jìn)所設(shè)計(jì)的電路。本次課程設(shè)計(jì)設(shè)計(jì)主要使用了VHDL語言，采用的開發(fā)軟件是MAXPLUS II，設(shè)計(jì)一個(gè)多功能數(shù)字鐘。在MAXPLUS I

3、I開發(fā)平臺(tái)下進(jìn)行了編譯、仿真、下載，實(shí)現(xiàn)了基本記時(shí)顯示和設(shè)置、調(diào)整時(shí)間、報(bào)時(shí)和鬧鐘功能。（注意，僅供參考，可以根據(jù)自己的具體設(shè)計(jì)來寫，多寫一點(diǎn)）關(guān)鍵詞：EDA；VHDL ；Max+plus II；目 錄1.設(shè)計(jì)目的 12.設(shè)計(jì)內(nèi)容 13.電路工作原理 13.1 循環(huán)彩燈控制器 13.2 五人多數(shù)表決器 14.主要程序和仿真結(jié)果 14.1 循環(huán)彩燈控制器 14.2 五人多數(shù)表決器 15.心得體會(huì) 1參考文獻(xiàn) 11. 設(shè)計(jì)目的1. 熟練掌握相關(guān)軟件的使用，操作。能對VHDL語言程序進(jìn)行編譯，調(diào)試，以及通過計(jì)算機(jī)仿真，得到正確的仿真波形圖，并根據(jù)所得仿真波形圖分析判斷并改進(jìn)所設(shè)計(jì)的電路。2. 在成功

4、掌握軟件操作基礎(chǔ)上，將所學(xué)數(shù)字電路的基礎(chǔ)課知識(shí)與VHDL語言的應(yīng)用型知識(shí)結(jié)合起來并與實(shí)際設(shè)計(jì)，操作聯(lián)系起來，即“理論聯(lián)系實(shí)際”。3. 深入了解VHDL語言的作用與價(jià)值，對用硬件語言設(shè)計(jì)一個(gè)電路系統(tǒng)開始具備一個(gè)較完整的思路與較專業(yè)的經(jīng)驗(yàn)。對EDA技術(shù)有初步的認(rèn)識(shí)，并開始對EDA技術(shù)的開發(fā)創(chuàng)新有初步的理解。2. 設(shè)計(jì)內(nèi)容選題一 五人多數(shù)表決器五人多數(shù)表決邏輯：多數(shù)通過；在主持人控制下，10秒內(nèi)表決有效；用數(shù)碼管顯示表決10秒倒計(jì)時(shí)；表決結(jié)束后用發(fā)光二極管及數(shù)碼管顯示表決結(jié)果，數(shù)碼管顯示結(jié)果形式：通過，不通過；設(shè)主持人控制鍵，復(fù)位鍵：控制鍵：啟動(dòng)表決選題二 循環(huán)彩燈控制器的設(shè)計(jì)1、設(shè)計(jì)一種樓梯照明控

5、制器，該控制器控制紅、綠、黃三個(gè)發(fā)光管循環(huán)發(fā)光，要求紅燈亮2秒，綠燈亮3秒，黃燈亮1秒。2、引腳鎖定及下載測試提示：如果目標(biāo)器件是EPF10K10，自行鎖定引腳。3、設(shè)計(jì)的VHDL程序所用時(shí)鐘頻率為1HZ。3. 電路工作原理3.1循環(huán)彩燈控制器的設(shè)計(jì) 八位流動(dòng)彩燈由八個(gè)彩色燈泡組成，接通電源后彩燈自動(dòng)形成流動(dòng)顯示狀態(tài)可用于節(jié)日與喜慶日。CLK是1HZ的時(shí)鐘脈沖，程序定義CNT1進(jìn)行計(jì)數(shù)，作為花樣彩燈譯碼模塊的輸入值，譯碼后的值就是彩燈的顯示代碼。3.2五人多數(shù)表決器五人多數(shù)表決，在主持人控制下，10秒內(nèi)表決有效；用數(shù)碼管顯示表決10秒倒計(jì)時(shí)；表決結(jié)束后用發(fā)光二極管及數(shù)碼管顯示表決結(jié)果，數(shù)碼管顯

6、示結(jié)果形式：通過，不通過；設(shè)主持人控制鍵，復(fù)位鍵：控制鍵：啟動(dòng)表決只要在規(guī)定時(shí)間內(nèi)，贊成人數(shù)大于或等于三，則表決通過。因此，只需將每位表決人的結(jié)果相加，判斷結(jié)果值。設(shè)五個(gè)開關(guān)作為表決器的五個(gè)輸入變量，輸入變量為邏輯“1”時(shí)，表示表決者“贊成”；輸入變量為“0”時(shí)，表示表決者“不贊成”。輸出邏輯“1”時(shí)，表示表決“通過”；輸出邏輯“0”時(shí)，表示表決“不通過”。當(dāng)表決器的五個(gè)輸入變量中有3個(gè)以上（含3個(gè)）為“1”時(shí)。則表決器輸出為“1”；否則為“0”。4. 主要程序和仿真結(jié)果4.1循環(huán)彩燈控制器的設(shè)計(jì)4.2五人多數(shù)表決器5. 心得體會(huì)雖然這次數(shù)字系統(tǒng)仿真與VHDL語言課程設(shè)計(jì)只有短短的一周，但經(jīng)過

7、在圖書館查找資料，及老師的輔導(dǎo)幫助，加上自己學(xué)習(xí)鉆研，感覺學(xué)到了很多，不僅初步掌握了VHDL語言的操作，更加深了課堂上所學(xué)的VHDL語言知識(shí)。通過這次課程設(shè)計(jì)，我對VHDL的語言有了更深刻的認(rèn)識(shí)，對課題設(shè)計(jì)的基本流程有了一定的認(rèn)識(shí)，同時(shí)也是一次把所學(xué)的書本知識(shí)和實(shí)踐相聯(lián)系的過程。并通過實(shí)踐，建立起了學(xué)習(xí)VHDL的濃厚興趣。 本次課程設(shè)計(jì)過程中，遇到的一個(gè)難點(diǎn)就是程序的調(diào)試，本來自己編寫的程序是沒有錯(cuò)的，但是一旦輸入調(diào)試軟件中就會(huì)報(bào)告各種錯(cuò)誤，有些錯(cuò)誤很難找出來，有時(shí)候自己明明設(shè)計(jì)的一個(gè)程序是正確的，但是就是報(bào)錯(cuò)，有時(shí)候大家一起合作可以找出錯(cuò)誤，但是有時(shí)候就只有靠老師找錯(cuò)誤啦。從調(diào)試中我學(xué)到了我

8、們平時(shí)自己寫程序的時(shí)候一定要規(guī)范，字體、格式等等都要嚴(yán)格的按照要求來做，否者在調(diào)試的時(shí)候會(huì)遇到各種你想都想不到的錯(cuò)誤。 通過這次課程設(shè)計(jì)，我也意識(shí)到了我對這門課的掌握還不夠深刻，還有許多的知識(shí)我不了解，對知識(shí)不能有個(gè)整體的應(yīng)用；有的是一知半解；有的即使原理懂了，但在應(yīng)用方面卻是絲毫不知。所以在今后的學(xué)習(xí)中，我會(huì)更加努力，不僅要學(xué)好理論知識(shí)，還要把它應(yīng)用到實(shí)踐中去，只有在實(shí)踐中做好了掌握了才能真正的把自己所學(xué)的知識(shí)為以后所用。編程是一件高精度、模范化的事情，稍有疏乎都會(huì)影響全局，也可能因?yàn)槟骋惶幍男〉腻e(cuò)誤而導(dǎo)致整個(gè)程序的無法運(yùn)行。所以認(rèn)真仔細(xì)就是非常重要的了。開始的時(shí)候真的感覺編程是一件很無聊的

9、事情，不過當(dāng)一個(gè)程序運(yùn)行成功的時(shí)候那種喜悅是無法言語的，那種成就感是無法比擬的。經(jīng)過一個(gè)星期的課程設(shè)計(jì)，我成功地設(shè)計(jì)出了數(shù)字式四路競賽搶答器?；厥走@一周，雖然因?yàn)槌醮紊婕癊DA技術(shù)及MAX_PLUS軟件，對相關(guān)知識(shí)知之甚少，也遇到了很多困難，但是在這次實(shí)習(xí)的過程中都受益匪淺。 在這次課程設(shè)計(jì)的前期，先系統(tǒng)地學(xué)習(xí)了EDA工程概論，VHDL描述語言和設(shè)計(jì)應(yīng)用方面的基礎(chǔ)知識(shí)，使得后期能夠較熟練地使用MAX_PLUS軟件進(jìn)行設(shè)計(jì)開發(fā)，用原理圖輸入及VHDL語言等設(shè)計(jì)輸入并編譯仿真，同時(shí)對以往學(xué)過的理論知識(shí)有了更加透徹的理解。參考文獻(xiàn)6詩文 DigiTimes專稿;片上系統(tǒng)潮流下EDA市場發(fā)展趨勢N.電

10、子資訊時(shí)報(bào),2005-06-06(A02).7奚素霞.基于EDA技術(shù)的數(shù)字電路設(shè)計(jì)J.重慶科技學(xué)院學(xué)報(bào)(自然科學(xué)),2009,11(4):124-151.11朱曉紅.基于EDA技術(shù)的數(shù)字鐘設(shè)計(jì)與實(shí)現(xiàn)J. 電子設(shè)計(jì)工程,2011,19(4):170-172.12張晶,裴東興,張少杰.基于CPLD的低功耗爆炸場溫度測試系統(tǒng)J.電子設(shè)計(jì)工程,2012,20(2):91-93.16李曉敏,田熙燕. 基于VHDL語言的數(shù)字時(shí)鐘設(shè)計(jì)J.電子設(shè)計(jì)工程,2011,19(13):30-33.17吳瓊,張明,田明才.基于有限狀態(tài)機(jī)的Morse碼識(shí)別算法的VHDL實(shí)現(xiàn)J.沈陽大學(xué)學(xué)報(bào),2011,23(3):1-3.18胡圣領(lǐng).基于FPGA的無線信道模擬器設(shè)計(jì)J. 現(xiàn)代電子技術(shù), 2012,35(5):108-110.20劉凱,王紅航.電子搶答