第三章-系統(tǒng)總線

1、CPU史葦杭史葦杭辦公室：辦公室：306辦公電話：辦公電話子郵件：電子郵件： 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 第三章第三章 系統(tǒng)總線系統(tǒng)總線系系統(tǒng)統(tǒng)總總線線存儲(chǔ)器存儲(chǔ)器 運(yùn)算器運(yùn)算器 控制器控制器 接口與通信接口與通信 輸入輸入/輸出設(shè)備輸出設(shè)備Cache 總線一章不是考試的重點(diǎn)，需要識(shí)記的內(nèi)容較多，相對(duì)的重點(diǎn)在于總線仲裁和定時(shí)?？偩€一章不是考試的重點(diǎn)，需要識(shí)記的內(nèi)容較多，相對(duì)的重點(diǎn)在于總線仲裁和定時(shí)?？偩€概述總線概述1、總線的基本概念、總線的基本概念2、總線的分類、總線的分類3、總線的組成和性能指標(biāo)、總線的組成和性能指標(biāo)了解了解識(shí)記識(shí)記 總線仲裁總線仲裁1、集中仲

2、裁方式、集中仲裁方式2、分布仲裁方式、分布仲裁方式掌握掌握總線操作和定時(shí)總線操作和定時(shí)1、同步定時(shí)方式、同步定時(shí)方式2、異步定時(shí)方式、異步定時(shí)方式掌握掌握總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)了解了解大綱要求大綱要求復(fù)習(xí)目標(biāo)復(fù)習(xí)目標(biāo)重難點(diǎn)提示重難點(diǎn)提示1、理解理解總線的基本概念及其分類；總線的基本概念及其分類；2、理解理解總線的組成及性能指標(biāo)，總線的組成及性能指標(biāo)，掌握掌握相關(guān)計(jì)算；相關(guān)計(jì)算；3、掌握掌握總線仲裁、操作和定時(shí)的各種實(shí)現(xiàn)方式及各種實(shí)現(xiàn)方式的總線仲裁、操作和定時(shí)的各種實(shí)現(xiàn)方式及各種實(shí)現(xiàn)方式的 優(yōu)缺點(diǎn)；優(yōu)缺點(diǎn)；4、了解各種常用總線標(biāo)準(zhǔn)。、了解各種常用總線標(biāo)準(zhǔn)。1、總線的常用性能指標(biāo)及相關(guān)計(jì)算；、總線的常用

3、性能指標(biāo)及相關(guān)計(jì)算；2、集中仲裁方式的三種具體實(shí)現(xiàn)的細(xì)節(jié)與相關(guān)計(jì)算。、集中仲裁方式的三種具體實(shí)現(xiàn)的細(xì)節(jié)與相關(guān)計(jì)算。第三章第三章 系統(tǒng)總線系統(tǒng)總線3.1、總線的概念（共享分時(shí)）、總線的概念（共享分時(shí)）3.2、總線的分類、總線的分類3.3、總線的結(jié)構(gòu)、總線的結(jié)構(gòu)3.4、總線的控制、總線的控制3.5、總線的仲裁（重點(diǎn)掌握）、總線的仲裁（重點(diǎn)掌握）3.6、總線的標(biāo)準(zhǔn)、總線的標(biāo)準(zhǔn) 總線總線：連接計(jì)算機(jī)中多個(gè)部件，：連接計(jì)算機(jī)中多個(gè)部件，是一組是一組共享的共享的信號(hào)傳送線路，信號(hào)傳送線路， 它能夠它能夠分時(shí)分時(shí)接收和發(fā)送各種信號(hào)。接收和發(fā)送各種信號(hào)。 共享：共享：是指總線所連接的各部件是指總線所連接的各部

4、件都通過共享它傳遞信號(hào)。都通過共享它傳遞信號(hào)。 分時(shí)：分時(shí)：是指在某一時(shí)刻只允許有是指在某一時(shí)刻只允許有一個(gè)部件將信號(hào)發(fā)送上總線。一個(gè)部件將信號(hào)發(fā)送上總線。 分時(shí)共享分時(shí)共享是總線的主要特征。是總線的主要特征。3.1 總線的概念總線的概念總線不僅是指一組傳輸線總線不僅是指一組傳輸線，還包括相應(yīng)的，還包括相應(yīng)的總線接口總線接口和和總線控制器總線控制器。由于總線是分時(shí)共享的，總線所連的各個(gè)部件都應(yīng)有由于總線是分時(shí)共享的，總線所連的各個(gè)部件都應(yīng)有三態(tài)門電路三態(tài)門電路，這是，這是最基本的總線接口邏輯電路。最基本的總線接口邏輯電路。有的部件為了解決有的部件為了解決速度匹配速度匹配問題，設(shè)有問題，設(shè)有緩沖

5、寄存器緩沖寄存器作為作為總線接口寄存器總線接口寄存器。（例如：人例如：人 站臺(tái)（緩沖）站臺(tái)（緩沖） - 車車）為了實(shí)現(xiàn)分時(shí)共享，必須制定一套相應(yīng)的規(guī)則，稱為為了實(shí)現(xiàn)分時(shí)共享，必須制定一套相應(yīng)的規(guī)則，稱為總線協(xié)議總線協(xié)議，連在總，連在總線上的各個(gè)部件必須遵守這些協(xié)議，才能有序地分時(shí)共享總線。線上的各個(gè)部件必須遵守這些協(xié)議，才能有序地分時(shí)共享總線?？偩€控制器總線控制器便是總線協(xié)議的維護(hù)者，當(dāng)多個(gè)部件爭(zhēng)用總線時(shí)，由總線控便是總線協(xié)議的維護(hù)者，當(dāng)多個(gè)部件爭(zhēng)用總線時(shí)，由總線控制器進(jìn)行裁決，決定由誰(shuí)首先使用總線。制器進(jìn)行裁決，決定由誰(shuí)首先使用總線。3.1 總線的概念總線的概念總線的基本結(jié)構(gòu)總線的基本結(jié)構(gòu)一

6、組傳輸線一組傳輸線總線接口總線接口（三態(tài)門）（三態(tài)門）總線接口寄存器總線接口寄存器（緩沖作用）（緩沖作用）總線控制器總線控制器（維護(hù)總線協(xié)議）（維護(hù)總線協(xié)議）CBABACCPACPBCPC控控A控控B控控C計(jì)算機(jī)總線實(shí)現(xiàn)舉例計(jì)算機(jī)總線實(shí)現(xiàn)舉例 典型做法：典型做法： 發(fā)送端：發(fā)送端：通過三態(tài)門將信號(hào)分時(shí)送入總線通過三態(tài)門將信號(hào)分時(shí)送入總線 接收端：接收端：靠定時(shí)打入脈沖接收信號(hào)?？慷〞r(shí)打入脈沖接收信號(hào)。3.1 總線的概念總線的概念總總線線第三章第三章 系統(tǒng)總線系統(tǒng)總線3.1、總線的概念（共享分時(shí)）、總線的概念（共享分時(shí)）3.2、總線的分類、總線的分類3.3、總線的結(jié)構(gòu)、總線的結(jié)構(gòu)3.4、總線的控

7、制、總線的控制3.5、總線的仲裁（重點(diǎn)掌握）、總線的仲裁（重點(diǎn)掌握）3.6、總線的標(biāo)準(zhǔn)、總線的標(biāo)準(zhǔn)1）按總線連接的部件分為：）按總線連接的部件分為： 片內(nèi)總線片內(nèi)總線：連接芯片內(nèi)各部件的總線。：連接芯片內(nèi)各部件的總線。 （例：（例：CPU內(nèi)部總線內(nèi)部總線） 特點(diǎn)：特點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，傳輸距離短，速度高。結(jié)構(gòu)簡(jiǎn)單，傳輸距離短，速度高。 系統(tǒng)總線：系統(tǒng)總線：在一個(gè)計(jì)算機(jī)系統(tǒng)內(nèi)連接在一個(gè)計(jì)算機(jī)系統(tǒng)內(nèi)連接CPU、主存、輸入、主存、輸入/輸出接口輸出接口 等部件的總線。等部件的總線。 系統(tǒng)總線包括：系統(tǒng)總線包括：地址總線、數(shù)據(jù)總線、控制總線地址總線、數(shù)據(jù)總線、控制總線，以及電源線。，以及電源線。 特點(diǎn)：特點(diǎn)

8、：傳輸距離較短，速度較高。傳輸距離較短，速度較高。 通信總線：通信總線：多臺(tái)計(jì)算機(jī)之間，或計(jì)算機(jī)與一些智能設(shè)備之間的連線。多臺(tái)計(jì)算機(jī)之間，或計(jì)算機(jī)與一些智能設(shè)備之間的連線。 一般僅有較窄數(shù)據(jù)線和簡(jiǎn)單的控制信號(hào)線。一般僅有較窄數(shù)據(jù)線和簡(jiǎn)單的控制信號(hào)線。 特點(diǎn)：特點(diǎn)：傳輸距離遠(yuǎn)，速度較低。傳輸距離遠(yuǎn)，速度較低。3.2 總線的分類總線的分類重點(diǎn)學(xué)重點(diǎn)學(xué)習(xí)習(xí)系統(tǒng)總線包括：系統(tǒng)總線包括：數(shù)據(jù)總線數(shù)據(jù)總線、地址總線地址總線、控制總線控制總線和和電源線電源線。數(shù)據(jù)總線數(shù)據(jù)總線DB（Data Bus） 數(shù)據(jù)總線用來實(shí)現(xiàn)數(shù)據(jù)傳送，一般為數(shù)據(jù)總線用來實(shí)現(xiàn)數(shù)據(jù)傳送，一般為雙向雙向傳送。傳送。 數(shù)據(jù)總線的寬度數(shù)據(jù)總線

9、的寬度，一般有，一般有8位、位、16位、位、32位、位、64位等，位等， 它是系統(tǒng)總線的一個(gè)重要指標(biāo)。它是系統(tǒng)總線的一個(gè)重要指標(biāo)。 根據(jù)數(shù)據(jù)總線的寬度可將系統(tǒng)根據(jù)數(shù)據(jù)總線的寬度可將系統(tǒng) 總線分為總線分為8位總線、位總線、16位總線、位總線、32位總線、位總線、64位總線等。位總線等。地址總線地址總線AB（Address Bus） 地址總線用于傳送地址信號(hào)，以確定所訪問的地址總線用于傳送地址信號(hào)，以確定所訪問的存儲(chǔ)單元存儲(chǔ)單元或或某個(gè)某個(gè)I/O 端口端口，地址總線一般有，地址總線一般有16位、位、20位、位、24位、位、32位等幾種寬度標(biāo)準(zhǔn)位等幾種寬度標(biāo)準(zhǔn) 地址總線地址總線確定了可訪問存儲(chǔ)空間的

10、大小確定了可訪問存儲(chǔ)空間的大小。地址總線為。地址總線為單向單向總線，總線， 只有掌管總線控制權(quán)的只有掌管總線控制權(quán)的主控部件主控部件，如：，如：CPU，DMA控制器、控制器、IOP 等，才能向地址總線等，才能向地址總線發(fā)地址碼發(fā)地址碼。 不能掌管總線控制權(quán)的部件，如存儲(chǔ)器，不能發(fā)送地址碼，只能不能掌管總線控制權(quán)的部件，如存儲(chǔ)器，不能發(fā)送地址碼，只能 從地址總線上接收地址信號(hào)，進(jìn)行地址譯碼。從地址總線上接收地址信號(hào)，進(jìn)行地址譯碼。3.2 總線的分類總線的分類需要一提的是在微處理器中，由于芯片的引腳數(shù)有限，常將需要一提的是在微處理器中，由于芯片的引腳數(shù)有限，常將地址總線地址總線與數(shù)據(jù)總線復(fù)合與數(shù)據(jù)

11、總線復(fù)合或部分復(fù)合使用，以減少芯片引腳數(shù)目?；虿糠謴?fù)合使用，以減少芯片引腳數(shù)目。例如：例如：部分復(fù)合使用時(shí)，在總線周期開始，先用部分復(fù)合使用時(shí)，在總線周期開始，先用地址地址/數(shù)據(jù)復(fù)合線數(shù)據(jù)復(fù)合線傳送傳送地址碼的地址碼的高位部分高位部分，將它送入一個(gè)地址鎖存器，同時(shí)，將它送入一個(gè)地址鎖存器，同時(shí)專用地址線專用地址線傳送傳送地址碼的地址碼的低位部分低位部分，兩部分合成為完整的地址碼兩部分合成為完整的地址碼。然后再用。然后再用地址地址/數(shù)據(jù)數(shù)據(jù)復(fù)合線復(fù)合線傳送數(shù)據(jù)。傳送數(shù)據(jù)?？刂瓶偩€控制總線CB（Control Bus） 控制線用來傳送各類控制控制線用來傳送各類控制/狀態(tài)信號(hào)。狀態(tài)信號(hào)。 各種各種不

12、同的總線標(biāo)準(zhǔn)不同的總線標(biāo)準(zhǔn)其數(shù)據(jù)總線和地址總線的差別都不大，而它其數(shù)據(jù)總線和地址總線的差別都不大，而它們的們的控制總線差別最大控制總線差別最大，各具特色。，各具特色。3.2 總線的分類總線的分類2）按傳送方向分為：）按傳送方向分為：?jiǎn)蜗蚩偩€、雙向總線。單向總線、雙向總線。3.2 總線的分類總線的分類單向總線：?jiǎn)蜗蚩偩€：總線上的信號(hào)只能向一個(gè)方向傳送，如總線上的信號(hào)只能向一個(gè)方向傳送，如地址總線地址總線。A1A2A8Y1Y2Y8G輸入輸入 輸出輸出 G G A A Y Y 0 0 10 1 0 1 高阻高阻 任意任意2）按傳送方向分為：）按傳送方向分為：?jiǎn)蜗蚩偩€、雙向總線。單向總線、雙向總線。3

13、.2 總線的分類總線的分類雙向總線：雙向總線：總線上的信號(hào)可以雙向傳送，如總線上的信號(hào)可以雙向傳送，如數(shù)據(jù)總線、控制總線數(shù)據(jù)總線、控制總線?？刂戚斎肟刂戚斎氩僮鞑僮?0101輸入信號(hào)輸入信號(hào)B 到到 A 輸入信號(hào)輸入信號(hào)A 到到 B 隔離隔離A1A2A8B1B2B8DIRGGDIR任意任意與與與與3）按數(shù)據(jù)傳送格式分為：）按數(shù)據(jù)傳送格式分為： 并行總線：并行總線：并行總線的數(shù)據(jù)線有多條，可同時(shí)傳送多個(gè)二進(jìn)制位，并行總線的數(shù)據(jù)線有多條，可同時(shí)傳送多個(gè)二進(jìn)制位， 通常數(shù)據(jù)總線上可同時(shí)傳送的二進(jìn)制位數(shù)稱為通常數(shù)據(jù)總線上可同時(shí)傳送的二進(jìn)制位數(shù)稱為數(shù)據(jù)通路數(shù)據(jù)通路 的寬度；的寬度； 系統(tǒng)總線系統(tǒng)總線一般

14、是并行總線，其數(shù)據(jù)通路的寬度與一般是并行總線，其數(shù)據(jù)通路的寬度與CPU一一 致，并為致，并為字節(jié)的整數(shù)倍字節(jié)的整數(shù)倍。 串性總線：串性總線：串性總線中的數(shù)據(jù)線只有一條，只能串行地逐位傳送數(shù)串性總線中的數(shù)據(jù)線只有一條，只能串行地逐位傳送數(shù) 據(jù)或有兩根數(shù)據(jù)線，分別實(shí)現(xiàn)兩個(gè)方向的數(shù)據(jù)傳輸。據(jù)或有兩根數(shù)據(jù)線，分別實(shí)現(xiàn)兩個(gè)方向的數(shù)據(jù)傳輸。 外部總線外部總線多用串行總線，節(jié)省線路成本，實(shí)現(xiàn)遠(yuǎn)距離傳多用串行總線，節(jié)省線路成本，實(shí)現(xiàn)遠(yuǎn)距離傳 輸，顯然串行總線的傳輸速度低于并行總線。輸，顯然串行總線的傳輸速度低于并行總線。3.2 總線的分類總線的分類3.2 總線的分類總線的分類并行傳送比串行傳送速度快，系統(tǒng)總線

15、都采用并行傳送。并行傳送比串行傳送速度快，系統(tǒng)總線都采用并行傳送。串行傳送串行傳送并行傳送并行傳送第三章第三章 系統(tǒng)總線系統(tǒng)總線3.1、總線的概念（共享分時(shí)）、總線的概念（共享分時(shí)）3.2、總線的分類、總線的分類3.3、總線的結(jié)構(gòu)、總線的結(jié)構(gòu)3.4、總線的控制、總線的控制3.5、總線的仲裁（重點(diǎn)掌握）、總線的仲裁（重點(diǎn)掌握）3.6、總線的標(biāo)準(zhǔn)、總線的標(biāo)準(zhǔn)1 、以、以CPU為中心的雙總線結(jié)構(gòu)為中心的雙總線結(jié)構(gòu)主存主存輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備CPU存儲(chǔ)總線存儲(chǔ)總線I/

16、O總線總線3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)1）結(jié)構(gòu)特點(diǎn)：兩簇總線。）結(jié)構(gòu)特點(diǎn)：兩簇總線。 CPU與內(nèi)存之間交換數(shù)據(jù)的通路，即存儲(chǔ)總線與內(nèi)存之間交換數(shù)據(jù)的通路，即存儲(chǔ)總線M-BUS。 CPU與輸入輸出設(shè)備之間交換數(shù)據(jù)的通路，即與輸入輸出設(shè)備之間交換數(shù)據(jù)的通路，即I/O-BUS。2）分析與結(jié)論）分析與結(jié)論 根據(jù)結(jié)構(gòu)特點(diǎn)畫關(guān)系圖，顯而易見，內(nèi)存與根據(jù)結(jié)構(gòu)特點(diǎn)畫關(guān)系圖，顯而易見，內(nèi)存與I/O設(shè)備之間交換數(shù)據(jù)設(shè)備之間交換數(shù)據(jù) 都要通過都要通過CPU，因此稱，因此稱面向面向CPU的雙總線結(jié)構(gòu)的雙總線結(jié)構(gòu)。優(yōu)點(diǎn)：優(yōu)點(diǎn)：是同一時(shí)間內(nèi)只能進(jìn)行一種傳送，因此控制線路簡(jiǎn)單，時(shí)間關(guān)系是同一時(shí)間內(nèi)只能進(jìn)行一種傳送，因此控制

17、線路簡(jiǎn)單，時(shí)間關(guān)系 易于處理，可以采用同步控制方式。易于處理，可以采用同步控制方式。缺點(diǎn)：缺點(diǎn)：是由于是由于I/O設(shè)備與存儲(chǔ)器交換數(shù)據(jù)要有設(shè)備與存儲(chǔ)器交換數(shù)據(jù)要有CPU的干預(yù)，因而當(dāng)?shù)母深A(yù)，因而當(dāng)I/O設(shè)設(shè) 備工作頻繁時(shí)要占用大量的備工作頻繁時(shí)要占用大量的CPU時(shí)間，從而降低了時(shí)間，從而降低了CPU的工作效的工作效 率，因此，這種結(jié)構(gòu)為多數(shù)低檔小型機(jī)所采用。率，因此，這種結(jié)構(gòu)為多數(shù)低檔小型機(jī)所采用。存儲(chǔ)器存儲(chǔ)器輸入輸入/輸出設(shè)備輸出設(shè)備CPU3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)2、單總線結(jié)構(gòu)、單總線結(jié)構(gòu)主存主存輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出

18、設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備CPU總線使用級(jí)別：總線使用級(jí)別：1）外部設(shè)備的級(jí)別最高，）外部設(shè)備的級(jí)別最高，2）CPU次之，次之，3）存儲(chǔ)器最低。）存儲(chǔ)器最低。系統(tǒng)總線系統(tǒng)總線3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)2、單總線結(jié)構(gòu)、單總線結(jié)構(gòu)CPU使用單總線取指令使用單總線取指令外部設(shè)備和存儲(chǔ)器外部設(shè)備和存儲(chǔ)器統(tǒng)一編址。統(tǒng)一編址。例如：例如：假設(shè)地址范圍假設(shè)地址范圍FF00FFFF作為作為外部設(shè)備的地址，外部設(shè)備的地址，其他為內(nèi)存地址。其他為內(nèi)存地址。這樣這樣CPU就會(huì)在不就會(huì)在不同的地址單元讀寫同的地址單元讀寫數(shù)據(jù)，對(duì)外部設(shè)備數(shù)據(jù)，對(duì)外部設(shè)備的輸入輸出操作完的輸入輸出

19、操作完全與內(nèi)存單元的操全與內(nèi)存單元的操作方法相同。作方法相同。CPU使用單總線與外設(shè)傳送數(shù)據(jù)使用單總線與外設(shè)傳送數(shù)據(jù)3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)2、單總線結(jié)構(gòu)、單總線結(jié)構(gòu)使用單總線進(jìn)行使用單總線進(jìn)行DMA操作操作在單總線結(jié)構(gòu)中，某些在單總線結(jié)構(gòu)中，某些外部設(shè)備也可以被指定地址外部設(shè)備也可以被指定地址。當(dāng)外設(shè)占用總線交換數(shù)據(jù)時(shí)，當(dāng)外設(shè)占用總線交換數(shù)據(jù)時(shí)，CPU放棄總線控制權(quán)，放棄總線控制權(quán)，讓給外設(shè)，外設(shè)得到總線控制權(quán)后，向總線發(fā)出地址信號(hào)，與其讓給外設(shè)，外設(shè)得到總線控制權(quán)后，向總線發(fā)出地址信號(hào)，與其他設(shè)備進(jìn)行數(shù)據(jù)交換。他設(shè)備進(jìn)行數(shù)據(jù)交換。1）如果外設(shè)指定的地址單元是內(nèi)存地址，）如果外設(shè)指定的地

20、址單元是內(nèi)存地址，那么內(nèi)存與外設(shè)之間將進(jìn)那么內(nèi)存與外設(shè)之間將進(jìn) 行直接內(nèi)存數(shù)據(jù)傳送，這就是行直接內(nèi)存數(shù)據(jù)傳送，這就是DMA傳送傳送 (Direct Memory Access，直接內(nèi)存存取，直接內(nèi)存存取) 3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)2、單總線結(jié)構(gòu)、單總線結(jié)構(gòu) 2）如果外設(shè)指定的地址是另一個(gè)外設(shè)，）如果外設(shè)指定的地址是另一個(gè)外設(shè)，則外設(shè)與外設(shè)進(jìn)行數(shù)據(jù)傳送。則外設(shè)與外設(shè)進(jìn)行數(shù)據(jù)傳送。使用單總線進(jìn)行兩外設(shè)間數(shù)據(jù)傳送使用單總線進(jìn)行兩外設(shè)間數(shù)據(jù)傳送3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)1）結(jié)構(gòu)特點(diǎn)：）結(jié)構(gòu)特點(diǎn)：靠一組總線（包括地址總線、數(shù)據(jù)總線和各種控制線）靠一組總線（包括地址總線、數(shù)據(jù)總線和各種控制線） 來實(shí)

21、現(xiàn)來實(shí)現(xiàn)CPU、存儲(chǔ)器、存儲(chǔ)器、I/O設(shè)備之間的數(shù)據(jù)交換。設(shè)備之間的數(shù)據(jù)交換。2）分析與結(jié)論）分析與結(jié)論 1）中央處理器不再是計(jì)算機(jī)的中心，）中央處理器不再是計(jì)算機(jī)的中心，CPU與其他設(shè)備一樣，只不過與其他設(shè)備一樣，只不過 是單總線的一個(gè)子系統(tǒng)。是單總線的一個(gè)子系統(tǒng)。 2）采用單總線結(jié)構(gòu)后系統(tǒng)功能增強(qiáng)。）采用單總線結(jié)構(gòu)后系統(tǒng)功能增強(qiáng)。 因?yàn)椴捎脝慰偩€傳送方式因?yàn)椴捎脝慰偩€傳送方式允許允許I/O設(shè)備直接與存儲(chǔ)器交換數(shù)據(jù)設(shè)備直接與存儲(chǔ)器交換數(shù)據(jù)， 除分配總線使用權(quán)時(shí)還要與除分配總線使用權(quán)時(shí)還要與CPU打交道外，基本上不影響打交道外，基本上不影響CPU， 外部設(shè)備和內(nèi)存統(tǒng)一編碼外部設(shè)備和內(nèi)存統(tǒng)一編碼

22、，CPU可以像訪問內(nèi)存一樣訪問外設(shè)可以像訪問內(nèi)存一樣訪問外設(shè)。3）存在問題）存在問題 1）單總線的工作）單總線的工作不允許有兩個(gè)主設(shè)備同時(shí)使用總線不允許有兩個(gè)主設(shè)備同時(shí)使用總線，因此，當(dāng)，因此，當(dāng)I/O 設(shè)備控制總線使用權(quán)時(shí)，設(shè)備控制總線使用權(quán)時(shí)，CPU不能從主存中讀取數(shù)據(jù)，因而降不能從主存中讀取數(shù)據(jù)，因而降 低了低了CPU的處理速度。的處理速度。 2）由于所有設(shè)備都連在一組總線上，總線負(fù)載重。）由于所有設(shè)備都連在一組總線上，總線負(fù)載重。 3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)3、以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)（當(dāng)前廣泛使用）、以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)（當(dāng)前廣泛使用）主存主存輸入輸入/輸出接口輸出接口輸入

23、輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備CPU系統(tǒng)總線系統(tǒng)總線存儲(chǔ)總線存儲(chǔ)總線3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)1）結(jié)構(gòu)特點(diǎn)）結(jié)構(gòu)特點(diǎn) 在內(nèi)存上開了兩個(gè)口子，一個(gè)與在內(nèi)存上開了兩個(gè)口子，一個(gè)與CPU相連，專供它與相連，專供它與CPU交換數(shù)據(jù)；交換數(shù)據(jù)；另一個(gè)口子與原來的單總線相通，實(shí)現(xiàn)內(nèi)存與外設(shè)的數(shù)據(jù)交換。另一個(gè)口子與原來的單總線相通，實(shí)現(xiàn)內(nèi)存與外設(shè)的數(shù)據(jù)交換。2）分析與結(jié)論）分析與結(jié)論 1）存儲(chǔ)器為計(jì)算機(jī)的中心，這種結(jié)構(gòu)為）存儲(chǔ)器為計(jì)算機(jī)的中心，這種結(jié)構(gòu)為面向存儲(chǔ)器的雙總線結(jié)構(gòu)面向存儲(chǔ)器的雙總線結(jié)構(gòu)。 2）這種結(jié)構(gòu)不是對(duì)單總線結(jié)構(gòu)的否定，而是對(duì)它很好的補(bǔ)充。）這種

24、結(jié)構(gòu)不是對(duì)單總線結(jié)構(gòu)的否定，而是對(duì)它很好的補(bǔ)充。 首先，首先，CPU通過專用總線與主存交換數(shù)據(jù)，不僅提高了通過專用總線與主存交換數(shù)據(jù)，不僅提高了CPU的的 速度，而且速度，而且減輕了系統(tǒng)總線的負(fù)擔(dān)減輕了系統(tǒng)總線的負(fù)擔(dān)。其次，主存與。其次，主存與I/O設(shè)備交換設(shè)備交換 數(shù)據(jù)，不必經(jīng)過數(shù)據(jù)，不必經(jīng)過CPU，因此又保持了單總線的主要優(yōu)點(diǎn)，因此又保持了單總線的主要優(yōu)點(diǎn)-靈活。靈活。 整個(gè)計(jì)算機(jī)系統(tǒng)由早期以整個(gè)計(jì)算機(jī)系統(tǒng)由早期以CPU為中心發(fā)展為以存儲(chǔ)器為中心，為中心發(fā)展為以存儲(chǔ)器為中心， 因此，這種總線結(jié)構(gòu)被廣泛采用。因此，這種總線結(jié)構(gòu)被廣泛采用。CPU輸入輸入/輸出設(shè)備輸出設(shè)備存儲(chǔ)器存儲(chǔ)器3.3 總

25、線的結(jié)構(gòu)總線的結(jié)構(gòu)輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸出總線（輸入輸出總線（ CPU執(zhí)行執(zhí)行I/O指令時(shí)才用到指令時(shí)才用到）CPUDMA接口接口存儲(chǔ)總線存儲(chǔ)總線DMA總線：總線：存儲(chǔ)器與高速外部設(shè)備（磁盤）之間的總線存儲(chǔ)器與高速外部設(shè)備（磁盤）之間的總線4、帶、帶DMA的三總線結(jié)構(gòu)的三總線結(jié)構(gòu)3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)DMA Direct Memory Access（存儲(chǔ)器直接訪問）（存儲(chǔ)器直接訪問）高速高速I/O設(shè)備設(shè)備DMA總線總線內(nèi)存內(nèi)存若內(nèi)存是單個(gè)存儲(chǔ)體，若內(nèi)存是單個(gè)存儲(chǔ)體，存儲(chǔ)總線與存儲(chǔ)總線與DMA總線不能同時(shí)使用?？偩€不能同時(shí)使用。CPU系統(tǒng)總線系統(tǒng)總線內(nèi)存

26、內(nèi)存輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出總線輸出總線IO處理機(jī)處理機(jī)5、帶、帶I/O處理機(jī)的三總線結(jié)構(gòu)處理機(jī)的三總線結(jié)構(gòu)存儲(chǔ)總線存儲(chǔ)總線3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)具有特殊具有特殊功能的處功能的處理器，由理器，由通道對(duì)通道對(duì)I/O統(tǒng)一管理。統(tǒng)一管理。CPU系統(tǒng)總線系統(tǒng)總線內(nèi)存內(nèi)存輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備輸入輸入/輸出接口輸出接口輸入輸入/輸出設(shè)備輸出設(shè)備擴(kuò)展總線擴(kuò)展總線6、帶、帶Cache總線和橋接器的總線結(jié)構(gòu)總線和橋接器的總線結(jié)構(gòu)C

27、ache局部總線局部總線橋橋3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)CPU系統(tǒng)總線系統(tǒng)總線內(nèi)存內(nèi)存擴(kuò)展總線（擴(kuò)展總線（ISA）7、帶高速總線的系統(tǒng)總線結(jié)構(gòu)、帶高速總線的系統(tǒng)總線結(jié)構(gòu)Cache局部總線局部總線北橋北橋高速高速 I/O南橋南橋高速總線（高速總線（PCI）高速高速 I/O低速低速 I/O低速低速 I/O低速低速 I/O3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)總線結(jié)構(gòu)舉例：總線結(jié)構(gòu)舉例： PCI總線體系結(jié)構(gòu)總線體系結(jié)構(gòu)3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu) 大多數(shù)計(jì)算機(jī)采用了大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)分層次的多總線結(jié)構(gòu)。 速度差異較大的設(shè)備速度差異較大的設(shè)備分享不同速度的總線，分享不同速度的總線， 速度相近的

28、設(shè)備速度相近的設(shè)備共享同一速度總線。共享同一速度總線。PCI總線：總線： 用于連接用于連接高速的高速的I/O設(shè)備設(shè)備。 通過通過“橋橋”芯片，上與更高速的芯片，上與更高速的CPU總線相連，下與低速的總線相連，下與低速的ISA 總線相接?？偩€相接。 PCI總線是一個(gè)總線是一個(gè)32(或或64位位)的同步總線的同步總線， 32位位(或或64位位)數(shù)據(jù)數(shù)據(jù)/地址線是同一組線，分時(shí)復(fù)用地址線是同一組線，分時(shí)復(fù)用。 PCI是一個(gè)與處理器無關(guān)的是一個(gè)與處理器無關(guān)的高速外圍總線高速外圍總線，又是至關(guān)重要的層，又是至關(guān)重要的層 間總線。它采用間總線。它采用同步時(shí)序協(xié)議同步時(shí)序協(xié)議和和集中式仲裁策略集中式仲裁策略

29、，并具有自，并具有自 動(dòng)配置能力。動(dòng)配置能力。 計(jì)算機(jī)系統(tǒng)中允許有多條計(jì)算機(jī)系統(tǒng)中允許有多條PCI總線?？偩€?？偩€結(jié)構(gòu)舉例（續(xù)）總線結(jié)構(gòu)舉例（續(xù)）3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)ISA總線：總線：Pentium機(jī)使用該總線與機(jī)使用該總線與低速低速I/O設(shè)備設(shè)備連接。連接。 主板上一般留有主板上一般留有34個(gè)個(gè)ISA總線擴(kuò)充槽，以便使用各種適配總線擴(kuò)充槽，以便使用各種適配 器卡。如聲卡、器卡。如聲卡、CD-ROM適配器、以太網(wǎng)卡等。適配器、以太網(wǎng)卡等。 該總線支持該總線支持7個(gè)個(gè)DMA通道和通道和15級(jí)可屏蔽硬件中斷。級(jí)可屏蔽硬件中斷。即插即用即插即用簡(jiǎn)稱簡(jiǎn)稱PnP。就是說，新設(shè)備應(yīng)只需簡(jiǎn)單的插入即

30、可開始運(yùn)行，。就是說，新設(shè)備應(yīng)只需簡(jiǎn)單的插入即可開始運(yùn)行，不需要用戶去撥動(dòng)開關(guān)、插拔跳線以及復(fù)雜地安裝軟件來調(diào)整和重新配不需要用戶去撥動(dòng)開關(guān)、插拔跳線以及復(fù)雜地安裝軟件來調(diào)整和重新配置系統(tǒng)。這意味著重新配置行為是自動(dòng)完成的，并且對(duì)用戶是透明的。置系統(tǒng)。這意味著重新配置行為是自動(dòng)完成的，并且對(duì)用戶是透明的。Intel和和Microsoft聯(lián)手提出了一個(gè)聯(lián)手提出了一個(gè)即插即用即插即用ISA規(guī)范規(guī)范，該規(guī)范定義了，該規(guī)范定義了ISA總線適配器卡最小實(shí)現(xiàn)功能集。總線適配器卡最小實(shí)現(xiàn)功能集。PnP ISA規(guī)范還不能做到識(shí)別什么樣的規(guī)范還不能做到識(shí)別什么樣的適配器卡插在哪個(gè)槽的地理位置，但它已能讀取和重新

31、配置這種適配器卡插在哪個(gè)槽的地理位置，但它已能讀取和重新配置這種PnP卡卡的配置數(shù)據(jù)。而且它允許的配置數(shù)據(jù)。而且它允許PnP ISA適配卡與老式的適配卡與老式的ISA總線適配器卡共總線適配器卡共存于系統(tǒng)中。存于系統(tǒng)中。 總線結(jié)構(gòu)舉例（續(xù)）總線結(jié)構(gòu)舉例（續(xù)）3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)在在PCI總線體系結(jié)構(gòu)中有總線體系結(jié)構(gòu)中有三種橋三種橋。 橋橋連接兩條總線，使彼此間相互通信。連接兩條總線，使彼此間相互通信。 橋橋又是一個(gè)又是一個(gè)總線轉(zhuǎn)換部件總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到一條總線的地址空

32、間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。同樣的一份地址表。以橋連接實(shí)現(xiàn)的以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作?？偩€并行工作。它與處理器無關(guān)，不論它與處理器無關(guān)，不論HOST總線上是單總線上是單CPU還是多還是多CPU，也不論，也不論CPU是什么型號(hào)，只要有相應(yīng)的是什么型號(hào)，只要有相應(yīng)的HOST橋芯片橋芯片(組組)，就，就可與可與PCI總線相連。總線相連。Pentium機(jī)總線系統(tǒng)中有一個(gè)核心邏輯芯片組，簡(jiǎn)稱機(jī)總線系統(tǒng)中有一個(gè)核心邏輯芯片組，簡(jiǎn)稱PCI芯片組芯片組，它，它包括包括主存控制器和主存控

33、制器和cache控制器芯片、北橋芯片和南橋芯片控制器芯片、北橋芯片和南橋芯片。這個(gè)芯。這個(gè)芯片組叫片組叫Intel 430系列、系列、440系列，它們?cè)谙到y(tǒng)中起著至關(guān)重要的作用。系列，它們?cè)谙到y(tǒng)中起著至關(guān)重要的作用。3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)PentiumPC總線結(jié)構(gòu)是一個(gè)三層次的多總線結(jié)構(gòu)，總線結(jié)構(gòu)是一個(gè)三層次的多總線結(jié)構(gòu)，即有：即有：CPU總線，總線，PCI總線，總線，ISA總線?？偩€。CPU總線：總線：64位數(shù)據(jù)線和位數(shù)據(jù)線和32位地址線的同步總線。位地址線的同步總線。PCI總線：總線：用于連接用于連接高速的高速的I/O設(shè)備設(shè)備，采用，采用集中式仲裁集中式仲裁方式。方式。ISA總線：總

34、線：用于連接用于連接低速低速I/O設(shè)備設(shè)備。3.3 總線的結(jié)構(gòu)總線的結(jié)構(gòu)CPU總線和總線和PCI總線總線的橋?yàn)榈臉驗(yàn)椤氨睒虮睒颉?，橋，橋的作用是信?hào)速度緩的作用是信號(hào)速度緩沖、電平轉(zhuǎn)換和控制沖、電平轉(zhuǎn)換和控制協(xié)議的轉(zhuǎn)換。協(xié)議的轉(zhuǎn)換。PCI總線和總線和ISA總線總線的橋?yàn)榈臉驗(yàn)椤澳蠘蚰蠘颉?，通，通過橋可以將兩類不同過橋可以將兩類不同的總線粘合在一起。的總線粘合在一起。3.1、總線的概念（共享分時(shí)）、總線的概念（共享分時(shí)）3.2、總線的分類、總線的分類3.3、總線的結(jié)構(gòu)、總線的結(jié)構(gòu)3.4、總線的控制、總線的控制3.5、總線的仲裁（重點(diǎn)掌握）、總線的仲裁（重點(diǎn)掌握）3.6、總線的標(biāo)準(zhǔn)、總線的標(biāo)準(zhǔn)第三

35、章第三章 系統(tǒng)總線系統(tǒng)總線 總線的控制總線的控制主要解決通信雙方如何獲知數(shù)據(jù)傳輸開始和傳輸結(jié)束，主要解決通信雙方如何獲知數(shù)據(jù)傳輸開始和傳輸結(jié)束， 以及通信雙方如何協(xié)調(diào)配合。以及通信雙方如何協(xié)調(diào)配合?？偩€傳輸周期（總線周期）總線傳輸周期（總線周期）一次總線操作所需要的時(shí)間。（分四個(gè)階段：申請(qǐng)、尋址、傳輸、結(jié)束）一次總線操作所需要的時(shí)間。（分四個(gè)階段：申請(qǐng)、尋址、傳輸、結(jié)束）申請(qǐng)分配階段：申請(qǐng)分配階段：主設(shè)備提出申請(qǐng)，總線仲裁機(jī)構(gòu)決定授予總線使用權(quán)。主設(shè)備提出申請(qǐng)，總線仲裁機(jī)構(gòu)決定授予總線使用權(quán)。尋址階段：尋址階段：主設(shè)備取得了總線使用權(quán)后，通過總線發(fā)出訪問從設(shè)備的主設(shè)備取得了總線使用權(quán)后，通過總

36、線發(fā)出訪問從設(shè)備的 存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)傳輸。存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)傳輸。傳輸階段：傳輸階段：主設(shè)備和從設(shè)備之間進(jìn)行數(shù)據(jù)交換。主設(shè)備和從設(shè)備之間進(jìn)行數(shù)據(jù)交換。結(jié)束階段：結(jié)束階段：主設(shè)備從系統(tǒng)總線上撤出，并讓出總線使用權(quán)。主設(shè)備從系統(tǒng)總線上撤出，并讓出總線使用權(quán)。 3.4 總線的控制總線的控制 同步通信同步通信：設(shè)置：設(shè)置統(tǒng)一的時(shí)鐘信號(hào)統(tǒng)一的時(shí)鐘信號(hào)，數(shù)據(jù)傳送時(shí)，收發(fā)雙方嚴(yán)格遵循，數(shù)據(jù)傳送時(shí)，收發(fā)雙方嚴(yán)格遵循 這個(gè)時(shí)鐘信號(hào)。（和最慢的部件同步！）這個(gè)時(shí)鐘信號(hào)。（和最慢的部件同步?。?應(yīng)用范圍：應(yīng)用范圍：總線上各部件間工作速度總線上各部件間工作速度差異較小，差異較小，其其

37、 控制較簡(jiǎn)單，但時(shí)間利用率可能不高。控制較簡(jiǎn)單，但時(shí)間利用率可能不高。 異步通信：沒有統(tǒng)一的時(shí)鐘信號(hào)異步通信：沒有統(tǒng)一的時(shí)鐘信號(hào)，數(shù)據(jù)傳送時(shí)，采用，數(shù)據(jù)傳送時(shí)，采用應(yīng)答方式應(yīng)答方式工作。工作。 應(yīng)用范圍：應(yīng)用范圍：總線上各部件總線上各部件工作速度差異較大，工作速度差異較大，傳輸時(shí)間傳輸時(shí)間 可根據(jù)需要而定，時(shí)間利用率高，控制復(fù)雜?？筛鶕?jù)需要而定，時(shí)間利用率高，控制復(fù)雜。 異步分為：異步分為：不互鎖、半互鎖、全互鎖不互鎖、半互鎖、全互鎖 半同步通信：將同步與異步相結(jié)合半同步通信：將同步與異步相結(jié)合。既有公共時(shí)鐘控制，。既有公共時(shí)鐘控制， 又允許不同速度部件諧和工作（插入等待周期。）又允許不同速度

38、部件諧和工作（插入等待周期。） 分離式通信：充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力；分離式通信：充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力； 將一個(gè)總線傳輸周期分成兩個(gè)子周期分給主從部件。將一個(gè)總線傳輸周期分成兩個(gè)子周期分給主從部件。3.4 總線的控制總線的控制 讀讀命令命令T1總線傳輸周期總線傳輸周期（讀）（讀）T2T3T4 時(shí)鐘時(shí)鐘 地址地址 數(shù)據(jù)數(shù)據(jù)同步通信同步通信：事件在總線上出現(xiàn)的時(shí)刻由：事件在總線上出現(xiàn)的時(shí)刻由總線時(shí)鐘信號(hào)總線時(shí)鐘信號(hào)來確定，來確定， 所有的事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿，所有的事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿， 大多數(shù)事件只能占據(jù)大多數(shù)事件只能占據(jù)單一總線時(shí)鐘周期單一總線時(shí)鐘周期。 數(shù)據(jù)數(shù)據(jù)T

39、1總線傳輸周期總線傳輸周期（寫）（寫）T2T3T4 時(shí)鐘時(shí)鐘 地址地址 寫寫命令命令同步通信同步通信：事件在總線上出現(xiàn)的時(shí)刻由：事件在總線上出現(xiàn)的時(shí)刻由總線時(shí)鐘信號(hào)總線時(shí)鐘信號(hào)來確定，來確定， 所有的事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿，所有的事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿， 大多數(shù)事件只能占據(jù)大多數(shù)事件只能占據(jù)單一總線時(shí)鐘周期單一總線時(shí)鐘周期。不互鎖不互鎖半互鎖半互鎖全互鎖全互鎖主主設(shè)設(shè)備備從從設(shè)設(shè)備備請(qǐng)請(qǐng)求求回回答答異步通信：異步通信：后一事件的出現(xiàn)取決于前一事件的出現(xiàn)，即建立在后一事件的出現(xiàn)取決于前一事件的出現(xiàn)，即建立在應(yīng)答式應(yīng)答式 或或互鎖機(jī)制互鎖機(jī)制基礎(chǔ)上，這種系統(tǒng)中基礎(chǔ)上，這種系統(tǒng)中不需要統(tǒng)一的

40、時(shí)鐘信號(hào)不需要統(tǒng)一的時(shí)鐘信號(hào)， 總線周期的長(zhǎng)度可變?？偩€周期的長(zhǎng)度可變。半同步通信：半同步通信： 同步：同步：發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)，接收方用系統(tǒng)時(shí)鐘后沿判斷識(shí)別；發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)，接收方用系統(tǒng)時(shí)鐘后沿判斷識(shí)別； 異步：異步：允許不同速度的設(shè)備和諧工作，增加一條等待響應(yīng)信號(hào)允許不同速度的設(shè)備和諧工作，增加一條等待響應(yīng)信號(hào)Wait， 當(dāng)當(dāng)Wait為低電平時(shí)，等待一個(gè)為低電平時(shí)，等待一個(gè) T。 讀讀 命令命令WAIT 地址地址 數(shù)據(jù)數(shù)據(jù) 時(shí)鐘時(shí)鐘總線傳輸周期（讀）總線傳輸周期（讀）T1T2TWTWT3T4同步、異步、半同步通信的共同點(diǎn)：同步、異步、半同步通信的共同點(diǎn)：一個(gè)總線傳輸周期

41、中：一個(gè)總線傳輸周期中：1）主設(shè)備發(fā)地址主設(shè)備發(fā)地址 、發(fā)命令、發(fā)命令（占用總線，總線忙）（占用總線，總線忙）2）從設(shè)備準(zhǔn)備數(shù)據(jù)）從設(shè)備準(zhǔn)備數(shù)據(jù)（占用總線，總線閑占用總線，總線閑）3）從設(shè)備向主設(shè)備發(fā)數(shù)據(jù)）從設(shè)備向主設(shè)備發(fā)數(shù)據(jù)（占用總線，總線忙）（占用總線，總線忙）分離式通信：（充分提高了總線的有效占用）分離式通信：（充分提高了總線的有效占用）一個(gè)總線傳輸周期分兩個(gè)子周期一個(gè)總線傳輸周期分兩個(gè)子周期子周期子周期1：主設(shè)備主設(shè)備 申請(qǐng)申請(qǐng) 占用總線占用總線，然后，然后 放棄總線放棄總線 的使用權(quán)；的使用權(quán)；子周期子周期2：從設(shè)備從設(shè)備 申請(qǐng)申請(qǐng) 占用總線占用總線，將，將傳輸傳輸?shù)臄?shù)據(jù)送至總線上。

42、的數(shù)據(jù)送至總線上。1. 各設(shè)備有權(quán)申請(qǐng)占用總線各設(shè)備有權(quán)申請(qǐng)占用總線2. 采用同步方式通信，不等對(duì)方回答采用同步方式通信，不等對(duì)方回答3. 各設(shè)備準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線各設(shè)備準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4. 總線被占用時(shí)，無空閑總線被占用時(shí)，無空閑3.4 總線的控制總線的控制第三章第三章 系統(tǒng)總線系統(tǒng)總線3.1、總線的概念（共享分時(shí)）、總線的概念（共享分時(shí)）3.2、總線的分類、總線的分類3.3、總線的結(jié)構(gòu)、總線的結(jié)構(gòu)3.4、總線的控制、總線的控制3.5、總線的仲裁（重點(diǎn)掌握）、總線的仲裁（重點(diǎn)掌握）3.6、總線的標(biāo)準(zhǔn)、總線的標(biāo)準(zhǔn)連接到總線上的功能部件有連接到總線上的功能部件有主主、從從兩種形態(tài)。兩種

43、形態(tài)。如：如：CPU使用總線可以主動(dòng)，也可以被動(dòng)，但是存儲(chǔ)器只能被動(dòng)。使用總線可以主動(dòng)，也可以被動(dòng)，但是存儲(chǔ)器只能被動(dòng)。主設(shè)備主設(shè)備可以啟動(dòng)一個(gè)總線周期可以啟動(dòng)一個(gè)總線周期，從設(shè)備從設(shè)備只能響應(yīng)主設(shè)備的請(qǐng)求只能響應(yīng)主設(shè)備的請(qǐng)求。每次總線操作，只能有一個(gè)主設(shè)備占用總線控制權(quán)每次總線操作，只能有一個(gè)主設(shè)備占用總線控制權(quán)，但同一時(shí)間里，但同一時(shí)間里可以有一個(gè)或多個(gè)從設(shè)備。可以有一個(gè)或多個(gè)從設(shè)備。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須有為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須有總線仲裁部件總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備使用總線。以某種方式選擇其中一個(gè)主設(shè)備使用總線。對(duì)多個(gè)主設(shè)備提出的

44、總線請(qǐng)求，一般采用對(duì)多個(gè)主設(shè)備提出的總線請(qǐng)求，一般采用優(yōu)先級(jí)優(yōu)先級(jí)或或公平策略公平策略進(jìn)行進(jìn)行仲裁仲裁。除除CPU外，外，輸入輸出設(shè)備也可以提出總線請(qǐng)求輸入輸出設(shè)備也可以提出總線請(qǐng)求。對(duì)輸入輸出設(shè)備的總線請(qǐng)求采用優(yōu)先級(jí)策略對(duì)輸入輸出設(shè)備的總線請(qǐng)求采用優(yōu)先級(jí)策略。3.5 總線的仲裁總線的仲裁按照總線仲裁電路的位置不同，仲裁分為按照總線仲裁電路的位置不同，仲裁分為集中式集中式和和分布式仲裁分布式仲裁兩類。兩類。集中式仲裁總線控制：集中式仲裁總線控制：總線控制邏輯電路集中在一起。總線控制邏輯電路集中在一起。分布式仲裁總線控制：分布式仲裁總線控制：總線控制邏輯電路分散在總線上各部件中?？偩€控制邏輯電路

45、分散在總線上各部件中。1）、集中式仲裁）、集中式仲裁 集中式仲裁中每個(gè)總線上的部件有兩條線連仲裁器：集中式仲裁中每個(gè)總線上的部件有兩條線連仲裁器：一條是送往仲裁器的一條是送往仲裁器的總線請(qǐng)求信號(hào)線總線請(qǐng)求信號(hào)線BR，一條是仲裁器送出的一條是仲裁器送出的總線授權(quán)信號(hào)線總線授權(quán)信號(hào)線BG。(1) 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞?2) 計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式(3) 獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式3.5 總線的仲裁總線的仲裁 (1) 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞教攸c(diǎn)：特點(diǎn)：總線授權(quán)信號(hào)總線授權(quán)信號(hào)BG串行地從一個(gè)串行地從一個(gè)I/O接口傳送到下一個(gè)接口傳送到下一個(gè)I/O接口。接口。 假如假如BG到達(dá)的接口

46、無總線請(qǐng)求，則繼續(xù)往下查詢；到達(dá)的接口無總線請(qǐng)求，則繼續(xù)往下查詢； 假如假如BG到達(dá)的接口有總線請(qǐng)求，則該到達(dá)的接口有總線請(qǐng)求，則該I/O接口獲得了總線控制權(quán)。接口獲得了總線控制權(quán)。 離仲裁器離仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)最近的設(shè)備具有最高優(yōu)先級(jí)，通過接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)。，通過接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)。優(yōu)點(diǎn)優(yōu)點(diǎn): 只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，易擴(kuò)充設(shè)備。只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，易擴(kuò)充設(shè)備。缺點(diǎn)缺點(diǎn): 詢問鏈電路中，如果第詢問鏈電路中，如果第i個(gè)設(shè)備接口有故障，第個(gè)設(shè)備接口有故障，第i個(gè)以后的設(shè)備就不能工作。個(gè)以后的設(shè)備就不能工作。 查詢鏈的優(yōu)

47、先級(jí)是查詢鏈的優(yōu)先級(jí)是固定的固定的，各個(gè)設(shè)備使用總線不公平。，各個(gè)設(shè)備使用總線不公平。3.5 總線的仲裁總線的仲裁BS 總線忙總線忙BR 總線請(qǐng)求總線請(qǐng)求BG 總線同意總線同意總總線線控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口13.5 總線的仲裁總線的仲裁 (1) 鏈?zhǔn)讲樵兎绞剑ㄟ^程演示）鏈?zhǔn)讲樵兎绞剑ㄟ^程演示）BS 總線忙總線忙BR 總線請(qǐng)求總線請(qǐng)求BG 總線同意總線同意（1）當(dāng)某個(gè)設(shè)備請(qǐng)求使用總線時(shí)，在該設(shè)備所屬的請(qǐng)求線上）當(dāng)某個(gè)設(shè)備請(qǐng)求使用總線時(shí)，在該設(shè)備所屬的請(qǐng)求線上發(fā)出發(fā)出BRi信號(hào)信號(hào) 。（2）CPU根據(jù)優(yōu)先原

48、則同意后，根據(jù)優(yōu)先原則同意后，回答回答B(yǎng)Gi信號(hào)信號(hào)。（3）鏈?zhǔn)讲樵兏髟O(shè)備鏈?zhǔn)讲樵兏髟O(shè)備，遇到第一個(gè)請(qǐng)求的設(shè)備對(duì)其授權(quán)總線控制，遇到第一個(gè)請(qǐng)求的設(shè)備對(duì)其授權(quán)總線控制， 該設(shè)備該設(shè)備下降自己的下降自己的BRi信號(hào)信號(hào)，并，并上升上升SACK信號(hào)信號(hào)證實(shí)已收到證實(shí)已收到BGi 信號(hào)。信號(hào)。（4）CPU接到接到SACK信號(hào)后信號(hào)后下降下降BGi作為回答作為回答。（5）在）在BBSY為為“0”時(shí)該設(shè)備時(shí)該設(shè)備上升上升BBSY表示該設(shè)備獲得了總線控制權(quán)。表示該設(shè)備獲得了總線控制權(quán)。（6）設(shè)備用完總線后，）設(shè)備用完總線后，下降下降BBSY和和SACK，釋放總線。，釋放總線。CPU外設(shè)外設(shè)3.5 總線的仲裁

49、總線的仲裁外設(shè)外設(shè)BS 總線忙總線忙BR 總線請(qǐng)求總線請(qǐng)求BG 總線同意總線同意 (1) 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞娇偩€總線(2) 計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式 1）總線上的任一設(shè)備要求使用總線時(shí)，通過總線上的任一設(shè)備要求使用總線時(shí)，通過BR線發(fā)出總線請(qǐng)求。線發(fā)出總線請(qǐng)求。 2）中央仲裁器接到請(qǐng)求信號(hào)以后，在中央仲裁器接到請(qǐng)求信號(hào)以后，在BBSY線為線為“0”的情況下讓的情況下讓計(jì)數(shù)器計(jì)數(shù)器開開 始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。 每個(gè)設(shè)備接口都有一個(gè)每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址設(shè)備地址判別電路，當(dāng)判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值地址線上的計(jì)數(shù)值

50、與與請(qǐng)求總請(qǐng)求總 線的設(shè)備地址相一致線的設(shè)備地址相一致時(shí)，該設(shè)備置時(shí)，該設(shè)備置BBSY線線“1”，獲得了總線使用權(quán)，此，獲得了總線使用權(quán)，此 時(shí)中止計(jì)數(shù)查詢。時(shí)中止計(jì)數(shù)查詢。 每次計(jì)數(shù)可以從每次計(jì)數(shù)可以從“0”開始，也可以從上次終止點(diǎn)開始。開始，也可以從上次終止點(diǎn)開始。 如果從如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，順序固定。開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，順序固定?如果從上次終止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。如果從上次終止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。3.5 總線的仲裁總線的仲裁BS 總線忙總線忙BR 總線請(qǐng)求總線請(qǐng)求總線同意總線同意 換成換成 設(shè)備

51、地址線設(shè)備地址線 0總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口0BSBRI/O接口接口1I/O接口接口n設(shè)備地址設(shè)備地址I/O接口接口1 計(jì)數(shù)器計(jì)數(shù)器設(shè)備地址設(shè)備地址 13.5 總線的仲裁總線的仲裁(2) 計(jì)數(shù)器定時(shí)查詢方式（動(dòng)態(tài)演示）計(jì)數(shù)器定時(shí)查詢方式（動(dòng)態(tài)演示）BS 總線忙總線忙BR 總線請(qǐng)求總線請(qǐng)求總線同意總線同意 換成換成 設(shè)備地址線設(shè)備地址線(3) 獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式每一個(gè)共享總線的設(shè)備均有一對(duì)每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線總線請(qǐng)求線BRi和和總線授權(quán)線總線授權(quán)線BGi。 當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。中央仲裁器中當(dāng)設(shè)備要求使用總線時(shí)

52、，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。中央仲裁器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。優(yōu)點(diǎn)：優(yōu)點(diǎn)：響應(yīng)速度快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)響應(yīng)速度快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè) 設(shè)備接一個(gè)設(shè)備地查詢。設(shè)備接一個(gè)設(shè)備地查詢。 其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程 序來改變優(yōu)先次序；還可以用屏蔽序來改變優(yōu)先次序；還可以用屏蔽(禁止禁止)某個(gè)請(qǐng)求的辦法，不響某個(gè)請(qǐng)求的辦法，不響 應(yīng)來自無效設(shè)備的請(qǐng)求。應(yīng)來自無效設(shè)備的請(qǐng)求。3

53、.5 總線的仲裁總線的仲裁BS 總線忙總線忙BR 總線請(qǐng)求總線請(qǐng)求BG 總線同意總線同意排隊(duì)器排隊(duì)器排隊(duì)器排隊(duì)器總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口0I/O接口接口1I/O接口接口nBR0 BG0BR1BG1BRnBGn3.5 總線的仲裁總線的仲裁BR 總線請(qǐng)求總線請(qǐng)求BG 總線同意總線同意(3) 獨(dú)立請(qǐng)求方式（動(dòng)態(tài)演示）獨(dú)立請(qǐng)求方式（動(dòng)態(tài)演示）2）分布式仲裁）分布式仲裁 不需要中央仲裁器不需要中央仲裁器，每主動(dòng)部件都有自己的仲裁號(hào)和仲裁器。，每主動(dòng)部件都有自己的仲裁號(hào)和仲裁器。 當(dāng)有總線請(qǐng)求時(shí)，把當(dāng)有總線請(qǐng)求時(shí)，把各自唯一的仲裁號(hào)各自唯一的仲裁號(hào)發(fā)到發(fā)到共享的仲裁總

54、線共享的仲裁總線上，上， 每個(gè)仲裁器把從仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。每個(gè)仲裁器把從仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。 如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)。 最后，獲勝者的仲裁號(hào)保留在仲裁總線上。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。 顯然，分布式仲裁是以顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略優(yōu)先級(jí)仲裁策略為基礎(chǔ)。為基礎(chǔ)。3.5 總線的仲裁總線的仲裁第三章第三章 系統(tǒng)總線系統(tǒng)總線3.1、總線的概念（共享分時(shí)）、總線的概念（共享分時(shí)）3.2、總線的分類、總線的分類3.3、總線的結(jié)構(gòu)、總線的結(jié)構(gòu)3.4、總線的控制、總線的控制3.5、總

55、線的仲裁（重點(diǎn)掌握）、總線的仲裁（重點(diǎn)掌握）3.6、總線的標(biāo)準(zhǔn)、總線的標(biāo)準(zhǔn) 早期計(jì)算機(jī)生產(chǎn)廠家生產(chǎn)的計(jì)算機(jī)系統(tǒng)中，其總線只供自己和少數(shù)早期計(jì)算機(jī)生產(chǎn)廠家生產(chǎn)的計(jì)算機(jī)系統(tǒng)中，其總線只供自己和少數(shù)配套廠家使用，相互間缺乏互換性，阻礙了計(jì)算機(jī)的推廣。配套廠家使用，相互間缺乏互換性，阻礙了計(jì)算機(jī)的推廣。 隨著微型計(jì)算機(jī)技術(shù)的發(fā)展和普及，對(duì)隨著微型計(jì)算機(jī)技術(shù)的發(fā)展和普及，對(duì)標(biāo)準(zhǔn)化標(biāo)準(zhǔn)化的需求日益增強(qiáng)，許的需求日益增強(qiáng)，許多廠家都采用了開放式策略，明確定義并多廠家都采用了開放式策略，明確定義并公開了總線標(biāo)準(zhǔn)公開了總線標(biāo)準(zhǔn)，使其他廠家，使其他廠家也能按此標(biāo)準(zhǔn)生產(chǎn)各種插件與配套產(chǎn)品。也能按此標(biāo)準(zhǔn)生產(chǎn)各種插件與

56、配套產(chǎn)品。 用戶可以按照總線標(biāo)準(zhǔn)選購(gòu)所需設(shè)備，組裝成所需的系統(tǒng)。用戶可以按照總線標(biāo)準(zhǔn)選購(gòu)所需設(shè)備，組裝成所需的系統(tǒng)。 美國(guó)電氣電子工程師協(xié)會(huì)美國(guó)電氣電子工程師協(xié)會(huì)（IEEE）先后制定了許多廣為流行的總線）先后制定了許多廣為流行的總線標(biāo)準(zhǔn)，這些總線標(biāo)準(zhǔn)一般是先由某些廠家開發(fā)出來，并已經(jīng)得到社會(huì)較標(biāo)準(zhǔn)，這些總線標(biāo)準(zhǔn)一般是先由某些廠家開發(fā)出來，并已經(jīng)得到社會(huì)較大程度的認(rèn)同后，再由大程度的認(rèn)同后，再由IEEE進(jìn)行標(biāo)準(zhǔn)化并予以推薦。進(jìn)行標(biāo)準(zhǔn)化并予以推薦。PC機(jī)常用的總線標(biāo)準(zhǔn)：機(jī)常用的總線標(biāo)準(zhǔn)：PC總線（總線（8位）、位）、AT總線（總線（16位，常稱為工業(yè)標(biāo)準(zhǔn)位，常稱為工業(yè)標(biāo)準(zhǔn)AT總線，簡(jiǎn)稱為總線，簡(jiǎn)稱

57、為ISA總線總線），），EISA總線（總線（32位，擴(kuò)展工業(yè)標(biāo)準(zhǔn)位，擴(kuò)展工業(yè)標(biāo)準(zhǔn)AT總線），總線），PCI總線總線等。等。3.6 總線的標(biāo)準(zhǔn)總線的標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)數(shù)據(jù)線數(shù)據(jù)線總線時(shí)鐘總線時(shí)鐘帶寬帶寬ISA168 MHz（獨(dú)立）（獨(dú)立）33 MBpsEISA328 MHz（獨(dú)立）（獨(dú)立）33 MBpsVESA(VL-BUS)3232 MHz（CPU）133 MBpsPCI326433 MHz（獨(dú)立）（獨(dú)立）64 MHz（獨(dú)立）（獨(dú)立）132 MBps528 MBpsAGP3266.7 MHz（獨(dú)立）（獨(dú)立）133 MHz（獨(dú)立）（獨(dú)立）266 MBps533 MBpsRS-232串行通信串行

58、通信總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口串行接口總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)普通無屏蔽雙絞線普通無屏蔽雙絞線帶屏蔽雙絞線帶屏蔽雙絞線最高最高1.5 Mbps (USB1.0)12 Mbps (USB1.0)480 Mbps (USB2.0)3.6 總線的標(biāo)準(zhǔn)總線的標(biāo)準(zhǔn)正在發(fā)展的正在發(fā)展的Futurebus+總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)是是VME國(guó)際貿(mào)易協(xié)會(huì)、國(guó)際貿(mào)易協(xié)會(huì)、IEEE微微處理機(jī)標(biāo)準(zhǔn)委員會(huì)等團(tuán)體以及來自公司、大學(xué)的專家們協(xié)作開發(fā)的。處理機(jī)標(biāo)準(zhǔn)委員會(huì)等團(tuán)體以及來自公司、大學(xué)的專家們協(xié)作開發(fā)

59、的。其目標(biāo)是開發(fā)一種真正開放的總線標(biāo)準(zhǔn)，使之能支持其目標(biāo)是開發(fā)一種真正開放的總線標(biāo)準(zhǔn)，使之能支持64位地址空間，位地址空間，64位、位、128位、位、256位數(shù)據(jù)傳輸，位數(shù)據(jù)傳輸，為下一代的多處理機(jī)系統(tǒng)提供一個(gè)為下一代的多處理機(jī)系統(tǒng)提供一個(gè)穩(wěn)定的平臺(tái)。穩(wěn)定的平臺(tái)。 Futurebus+的重要意義在于，它很可能取代當(dāng)代微處理機(jī)的總的重要意義在于，它很可能取代當(dāng)代微處理機(jī)的總線策略。線策略。 Futurebus+是一個(gè)是一個(gè)高性能的異步總線標(biāo)準(zhǔn)高性能的異步總線標(biāo)準(zhǔn)。 Futurebus+總線是迄今為止最復(fù)雜的總線標(biāo)準(zhǔn)，覆蓋了物理層總線是迄今為止最復(fù)雜的總線標(biāo)準(zhǔn)，覆蓋了物理層和邏輯層。它既可用于和邏

60、輯層。它既可用于CPU總線，也可用于高速外圍總線而與總線，也可用于高速外圍總線而與PCI總總線競(jìng)爭(zhēng)。線競(jìng)爭(zhēng)。 Futurebus+和和PCI都支持很高的數(shù)據(jù)傳輸率，但都支持很高的數(shù)據(jù)傳輸率，但PCI的總線物理的總線物理范圍較小，適合于低成本的小系統(tǒng)范圍較小，適合于低成本的小系統(tǒng)(如如PC機(jī)機(jī))，而，而Futurebus+的目標(biāo)的目標(biāo)是提供靈活和寬廣的能力，以滿足各類高性能系統(tǒng)的需求，適合于高是提供靈活和寬廣的能力，以滿足各類高性能系統(tǒng)的需求，適合于高成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)。成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)。3.6 總線的標(biāo)準(zhǔn)總線的標(biāo)準(zhǔn)小結(jié)：總線的性能指標(biāo)小結(jié)：總線的性能指標(biāo)1. 總線寬度總線寬度2.