數(shù)字集成電路課件

1、EE141 Digital Integrated Circuits2ndIntroduction1Jan M. RabaeyAnantha ChandrakasanBorivoje NikolicJuly 30, 2002EE141 Digital Integrated Circuits2ndIntroduction自我介紹自我介紹研究方向：數(shù)字集成電路設(shè)計(jì)研究方向：數(shù)字集成電路設(shè)計(jì)Email：xin_chen南航郵箱南航郵箱辦公室：辦公室：4院行政樓院行政樓414實(shí)驗(yàn)室：實(shí)驗(yàn)室：4院行政樓院行政樓407我叫陳鑫2EE141 Digital Integrated Circuits2ndIntr

2、oduction3q數(shù)字集成電路介紹數(shù)字集成電路介紹 CMOS 器件和生產(chǎn)工藝；器件和生產(chǎn)工藝；CMOS反相反相器和門電路；傳輸延遲、噪聲容限和器和門電路；傳輸延遲、噪聲容限和功耗；時(shí)序電路分析；算法、互聯(lián)和功耗；時(shí)序電路分析；算法、互聯(lián)和存儲(chǔ)器；可編程邏輯陣列；設(shè)計(jì)方法存儲(chǔ)器；可編程邏輯陣列；設(shè)計(jì)方法q從本門課程你將學(xué)到什么從本門課程你將學(xué)到什么? 分別從不同的質(zhì)量指標(biāo)，比如成本、分別從不同的質(zhì)量指標(biāo)，比如成本、速度、功耗和可靠性來對(duì)數(shù)字電路進(jìn)速度、功耗和可靠性來對(duì)數(shù)字電路進(jìn)行思考、設(shè)計(jì)和優(yōu)化。行思考、設(shè)計(jì)和優(yōu)化。EE141 Digital Integrated Circuits2ndInt

3、roduction4q介紹介紹: 數(shù)字設(shè)計(jì)的問題數(shù)字設(shè)計(jì)的問題qCMOS 反相器反相器q組合邏輯結(jié)構(gòu)組合邏輯結(jié)構(gòu)q時(shí)序邏輯結(jié)構(gòu)時(shí)序邏輯結(jié)構(gòu)q設(shè)計(jì)方法設(shè)計(jì)方法q互連互連: 電阻電阻R、電感、電感L 和和 電容電容Cq時(shí)序時(shí)序q行為模塊行為模塊q存儲(chǔ)器和陣列結(jié)構(gòu)存儲(chǔ)器和陣列結(jié)構(gòu)EE141 Digital Integrated Circuits2ndIntroduction課程要求課程要求q認(rèn)真聽講認(rèn)真聽講q帶一本作業(yè)本帶一本作業(yè)本q如果有興趣，多看課外書如果有興趣，多看課外書EE141 Digital Integrated Circuits2ndIntroduction參考書參考書l王志功,集成電

4、路設(shè)計(jì),電子工業(yè)出版社,2009l劉恩科，半導(dǎo)體物理學(xué)，國防工業(yè)出版社，2008l施敏，半導(dǎo)體制造基礎(chǔ)，安徽大學(xué)出版社，2007l施敏，現(xiàn)代半導(dǎo)體器件物理，科學(xué)出版社，2001l賽因特，集成電路掩模設(shè)計(jì)：基礎(chǔ)版圖技術(shù)，2006lAlan Hastings ，模擬電路版圖的藝術(shù)，電子工業(yè)出版社，2011l李可為，集成電路封裝技術(shù)，電子工業(yè)出版社，2007l拉扎維，模擬CMOS集成電路設(shè)計(jì)，電子工業(yè)出版社lRabaey Jan，數(shù)字集成電路設(shè)計(jì)，電子工業(yè)出版社l陳春章，數(shù)字集成電路物理設(shè)計(jì)，科學(xué)出版社，2008lH.Bhatagra，高級(jí)ASIC芯片綜合，清華大學(xué)出版社，2007EE141 Dig

5、ital Integrated Circuits2ndIntroduction7q什么是什么是ICq將來會(huì)如何發(fā)將來會(huì)如何發(fā)展？展？EE141 Digital Integrated Circuits2ndIntroduction8Babbage DifferenceEngine I（1832）25,000個(gè)機(jī)械部件個(gè)機(jī)械部件總成本總成本 17,470EE141 Digital Integrated Circuits2ndIntroduction9它的計(jì)算速度比機(jī)它的計(jì)算速度比機(jī)電機(jī)器提高了電機(jī)器提高了一千一千倍倍l功耗大功耗大傳言說，每當(dāng)這臺(tái)計(jì)算機(jī)啟動(dòng)的時(shí)候，費(fèi)城的燈都變暗了l易損壞易損壞每天

6、都有幾個(gè)管件燒壞，差不多一半的時(shí)間功能受損EE141 Digital Integrated Circuits2ndIntroduction10第一個(gè)晶體管Bell Labs, 1948EE141 Digital Integrated Circuits2ndIntroduction11Bipolar logic1960sECL 3-input GateMotorola 1966EE141 Digital Integrated Circuits2ndIntroductionASIC發(fā)展歷程發(fā)展歷程l1964年：Intel摩爾提出摩爾定律，預(yù)測(cè)晶體管集成度將會(huì)每18個(gè)月增加1倍；12EE141 Di

7、gital Integrated Circuits2ndIntroduction13集成電路發(fā)展概況集成電路發(fā)展概況P-IV,手機(jī)手機(jī)芯片芯片等等P-III專用處理專用處理器器,虛擬虛擬現(xiàn)實(shí)機(jī)現(xiàn)實(shí)機(jī),靈巧傳感靈巧傳感器器16位位32位位微處理器微處理器,復(fù)雜外復(fù)雜外圍電路圍電路 8位微處位微處理器理器,ROM RAM計(jì)數(shù)器計(jì)數(shù)器,復(fù)接復(fù)接器器,加加法器法器平面器平面器件件,邏邏輯門輯門,觸發(fā)器觸發(fā)器結(jié)型晶結(jié)型晶體管和體管和二極管二極管結(jié)型結(jié)型晶體晶體管管典型產(chǎn)典型產(chǎn)品品50M10M1M-10M20K-1M1K-20K100-1K1011產(chǎn)品芯產(chǎn)品芯片上大片上大約晶體約晶體管數(shù)目管數(shù)目SoCGS

8、I巨大巨大ULSI甚大甚大VLSI超大超大LSIMSISSI分立元分立元件件晶體晶體管管工藝工藝200320001990198019711966196119501947年份年份EE141 Digital Integrated Circuits2ndIntroduction1419711000個(gè)晶體管個(gè)晶體管1 MHz 的運(yùn)算速度的運(yùn)算速度EE141 Digital Integrated Circuits2ndIntroduction15Intel 奔騰奔騰45500萬個(gè)晶體管萬個(gè)晶體管EE141 Digital Integrated Circuits2ndIntroduction16EE141

9、 Digital Integrated Circuits2ndIntroductionEE141 Digital Integrated Circuits2ndIntroduction鍵合鍵合(連接到封裝的引腳連接到封裝的引腳)EE141 Digital Integrated Circuits2ndIntroduction封裝、成品封裝、成品19EE141 Digital Integrated Circuits2ndIntroduction20 20072007年英特爾推出年英特爾推出45nm45nm正式量正式量產(chǎn)工藝，產(chǎn)工藝，45nm45nm技術(shù)是全新的技技術(shù)是全新的技術(shù)，可以讓摩爾定律至少再

10、服術(shù)，可以讓摩爾定律至少再服役役1010年年。EE141 Digital Integrated Circuits2ndIntroduction集成電路集成電路信息家電信息家電智能玩具智能玩具軍事電子軍事電子通信設(shè)備通信設(shè)備移動(dòng)存貯移動(dòng)存貯工控設(shè)備工控設(shè)備智能儀表智能儀表汽車電子汽車電子網(wǎng)絡(luò)設(shè)備網(wǎng)絡(luò)設(shè)備消費(fèi)電子消費(fèi)電子軍事國防軍事國防電子商務(wù)電子商務(wù)工業(yè)控制工業(yè)控制集成電路的應(yīng)用領(lǐng)域集成電路的應(yīng)用領(lǐng)域EE141 Digital Integrated Circuits2ndIntroduction集成電路的發(fā)展特點(diǎn)集成電路的發(fā)展特點(diǎn) 九十年代以來，集成電路工藝發(fā)展非常迅速，已從九十年代以來，集成電

11、路工藝發(fā)展非常迅速，已從亞微米亞微米(0.5到到1微米微米)、深亞微米、深亞微米(小于小于0.5微米微米)到超深亞到超深亞微米或納米微米或納米(小于小于0.25微米微米)。其主要特點(diǎn)：。其主要特點(diǎn)： 特征尺寸越來越小特征尺寸越來越小 芯片面積越來越大芯片面積越來越大 單片上的晶體管數(shù)越來越多單片上的晶體管數(shù)越來越多 時(shí)鐘頻率越來越高時(shí)鐘頻率越來越高 電源電壓越來越低電源電壓越來越低 布線層數(shù)越來越多布線層數(shù)越來越多 I/O引線越來越多引線越來越多EE141 Digital Integrated Circuits2ndIntroductionq特征尺寸特征尺寸:微米微米亞微米亞微米深亞微米深亞微

12、米,目前的主流目前的主流工藝是工藝是0.35、0.25和和0.18微米，微米，0.15微米和微米和0.13微米已開始走向規(guī)?；a(chǎn)；微米已開始走向規(guī)?；a(chǎn)；q電路規(guī)模：電路規(guī)模：SSI SOC；q晶圓的尺寸增加，當(dāng)前的主流晶圓的尺寸為晶圓的尺寸增加，當(dāng)前的主流晶圓的尺寸為8英寸，英寸，正在向正在向12英寸晶圓邁進(jìn)；英寸晶圓邁進(jìn)；q集成電路的規(guī)模不斷提高，最先進(jìn)的集成電路的規(guī)模不斷提高，最先進(jìn)的CPU（P-IV）已超過已超過4000萬晶體管，萬晶體管，DRAM已達(dá)已達(dá)Gb規(guī)模；規(guī)模；EE141 Digital Integrated Circuits2ndIntroduction24EE141

13、Digital Integrated Circuits2ndIntroduction251,000,000100,00010,0001,000101001197519801985 19901995 20002005 2010808680286i386i486PentiumPentium ProKPentium IIPentium IIICourtesy, IntelEE141 Digital Integrated Circuits2ndIntroduction40048008808080858086286386486Pentium procP60.0010.010.11101001000197

14、01980199020002010年年晶體管數(shù)目晶體管數(shù)目 (MT)2X growth in 1.96 years!晶體管數(shù)目在領(lǐng)先的微處理器技術(shù)中每?jī)赡攴环w管數(shù)目在領(lǐng)先的微處理器技術(shù)中每?jī)赡攴环珻ourtesy, IntelEE141 Digital Integrated Circuits2ndIntroduction2740048008808080858086286386486Pentium procP611010019701980199020002010年芯片尺寸芯片尺寸(mm)7% growth per year2X growth in 10 years為了滿足摩爾定律芯片尺寸

15、增長(zhǎng)了為了滿足摩爾定律芯片尺寸增長(zhǎng)了14%Courtesy, IntelEE141 Digital Integrated Circuits2ndIntroduction28P6Pentium proc486386286808680858080800840040.111010010001000019701980199020002010年年頻率頻率 (Mhz)技術(shù)領(lǐng)先的微處理器每?jī)赡觐l率翻一番技術(shù)領(lǐng)先的微處理器每?jī)赡觐l率翻一番Doubles every2 yearsCourtesy, IntelEE141 Digital Integrated Circuits2ndIntroduction29P6

16、Pentium proc486386286808680858080800840040.1110100197119741978198519922000年年功率功率 (Watts)技術(shù)領(lǐng)先的微處理器功率持續(xù)增長(zhǎng)技術(shù)領(lǐng)先的微處理器功率持續(xù)增長(zhǎng)Courtesy, IntelEE141 Digital Integrated Circuits2ndIntroduction305KW 18KW 1.5KW 500W 40048008808080858086286386486Pentium proc0.1110100100010000100000197119741978 198519922000 200420

17、08年年功率功率 (Watts)功率輸出和損耗將會(huì)受到抑制功率輸出和損耗將會(huì)受到抑制Courtesy, IntelEE141 Digital Integrated Circuits2ndIntroduction3140048008808080858086286386486Pentium procP611010010001000019701980199020002010年年功率密度功率密度(W/cm2)Hot PlateNuclearReactorRocketNozzle功率密度太高以至于只能讓接頭處于低溫功率密度太高以至于只能讓接頭處于低溫Courtesy, IntelEE141 Digita

18、l Integrated Circuits2ndIntroduction32數(shù)字移動(dòng)電話市場(chǎng)數(shù)字移動(dòng)電話市場(chǎng)(手機(jī)配備手機(jī)配備)1996 1997 1998 1999 2000單元 48M 86M 162M 260M 435MAnalog BasebandDigital Baseband(DSP + MCU)PowerManagementSmall Signal RFPowerRF手機(jī)EE141 Digital Integrated Circuits2ndIntroduction “微觀難題微觀難題” 超高速設(shè)計(jì)超高速設(shè)計(jì) 內(nèi)部互連內(nèi)部互連 噪聲，串?dāng)_噪聲，串?dāng)_ 可靠性，工藝性可靠性，工藝性

19、功率損耗功率損耗 時(shí)鐘分配時(shí)鐘分配每一項(xiàng)看起來都有點(diǎn)困難每一項(xiàng)看起來都有點(diǎn)困難 “宏觀問題宏觀問題” 上市時(shí)間上市時(shí)間 成千上萬的門成千上萬的門 高水平的抽象高水平的抽象 復(fù)用復(fù)用 IP: 可移植性可移植性 可預(yù)見性可預(yù)見性 等等還有很多問題需要解決還有很多問題需要解決! DSM 1/DSM?DSM=deep submicronEE141 Digital Integrated Circuits2ndIntroduction341101001,00010,000100,0001,000,00010,000,000200319811983198519871989199119931995199719

20、992001200520072009101001,00010,000100,0001,000,00010,000,000100,000,000Logic Tr./ChipTr./Staff Month.xxxxxxx21%/Yr. compoundProductivity growth ratex58%/Yr. compoundedComplexity growth rate10,0001,0001001010.10.010.001每塊芯片上的邏輯晶體每塊芯片上的邏輯晶體 (M)0.010.11101001,00010,000100,000復(fù)雜度復(fù)雜度(K) Trans./Staff - Mo

21、.Source: Sematech復(fù)雜性超過設(shè)計(jì)生產(chǎn)力復(fù)雜性超過設(shè)計(jì)生產(chǎn)力復(fù)雜度復(fù)雜度Courtesy, ITRS RoadmapEE141 Digital Integrated Circuits2ndIntroduction35q以每代以每代0.7的技術(shù)縮水的技術(shù)縮水q隨著每一代芯片可以整合兩倍甚至更多的功隨著每一代芯片可以整合兩倍甚至更多的功能，而芯片的成本并沒有明顯提高。能，而芯片的成本并沒有明顯提高。q成本以一個(gè)平方函數(shù)概率下降成本以一個(gè)平方函數(shù)概率下降q但是但是 如何設(shè)計(jì)芯片使其擁有越來越多的功能如何設(shè)計(jì)芯片使其擁有越來越多的功能? 工程設(shè)計(jì)的人數(shù)并沒有每?jī)赡昃头豆こ淘O(shè)計(jì)的人數(shù)并沒

22、有每?jī)赡昃头秖因此，需要更有效地設(shè)計(jì)方法因此，需要更有效地設(shè)計(jì)方法 基于基于SoC的設(shè)計(jì)方法的設(shè)計(jì)方法 提高提高EDA的設(shè)計(jì)效率的設(shè)計(jì)效率 分工更加細(xì)化分工更加細(xì)化EE141 Digital Integrated Circuits2ndIntroductionSoC是什么？是什么？qSoCSoC（System on a Chip),System on a Chip),系統(tǒng)芯片，片上系統(tǒng)，系統(tǒng)芯片，片上系統(tǒng)，單芯片系統(tǒng)。單芯片系統(tǒng)。q它是一種實(shí)現(xiàn)復(fù)雜系統(tǒng)功能的超大規(guī)模集成電路。它是一種實(shí)現(xiàn)復(fù)雜系統(tǒng)功能的超大規(guī)模集成電路。q系統(tǒng)芯片系統(tǒng)芯片SoCSoC不僅包括復(fù)雜硬件電路部分，而且包不僅包括復(fù)雜

23、硬件電路部分，而且包含軟件部分。含軟件部分。q復(fù)雜硬件電路一般內(nèi)含一個(gè)或多個(gè)芯核（特指微處復(fù)雜硬件電路一般內(nèi)含一個(gè)或多個(gè)芯核（特指微處理器理器MPUMPU、微控制器、微控制器MCUMCU或數(shù)字信號(hào)處理器或數(shù)字信號(hào)處理器DSPDSP等作等作為軟件執(zhí)行載體的特殊為軟件執(zhí)行載體的特殊IPIP核），而且在設(shè)計(jì)中大量核），而且在設(shè)計(jì)中大量復(fù)用第三方的復(fù)用第三方的IPIP核。核。q一般采用超深亞微米工藝技術(shù)來實(shí)現(xiàn)一般采用超深亞微米工藝技術(shù)來實(shí)現(xiàn)。EE141 Digital Integrated Circuits2ndIntroduction集成電路走向系統(tǒng)芯片集成電路走向系統(tǒng)芯片37解調(diào)/糾錯(cuò)傳輸反向多路

24、器MPEG解碼DRAMDRAM聲頻接口視頻接口IBMCPUSTBPSCIIEEE1284GPIO,etcDRAM衛(wèi)星/電纜第二代將來第三代SoCSystem On A ChipEE141 Digital Integrated Circuits2ndIntroduction系統(tǒng)芯片系統(tǒng)芯片SoC結(jié)構(gòu)示意圖結(jié)構(gòu)示意圖EE141 Digital Integrated Circuits2ndIntroductionSoC設(shè)計(jì)方法包括三個(gè)方面設(shè)計(jì)方法包括三個(gè)方面39軟硬件協(xié)同設(shè)計(jì)軟硬件協(xié)同設(shè)計(jì)：系統(tǒng)芯片需從系統(tǒng)出發(fā)，：系統(tǒng)芯片需從系統(tǒng)出發(fā)，主要體現(xiàn)在系統(tǒng)的定義與描述、軟硬件評(píng)主要體現(xiàn)在系統(tǒng)的定義與描述、

25、軟硬件評(píng)估函數(shù)與劃分算法、協(xié)同分析驗(yàn)證與測(cè)試、估函數(shù)與劃分算法、協(xié)同分析驗(yàn)證與測(cè)試、綜合與優(yōu)化、可測(cè)性與功耗管理設(shè)計(jì)技術(shù)綜合與優(yōu)化、可測(cè)性與功耗管理設(shè)計(jì)技術(shù)等等。等等。EE141 Digital Integrated Circuits2ndIntroductionSoC設(shè)計(jì)方法包括三個(gè)方面設(shè)計(jì)方法包括三個(gè)方面40深亞微米設(shè)計(jì)深亞微米設(shè)計(jì)：首先面臨的是時(shí)序收斂問題：首先面臨的是時(shí)序收斂問題（timing closure），原來對(duì)性能影響次要的二），原來對(duì)性能影響次要的二級(jí)物理效應(yīng)成為不可忽視的因素，需要更精確的級(jí)物理效應(yīng)成為不可忽視的因素，需要更精確的器件與連線模型；原來器件延遲是主要延遲，現(xiàn)器

26、件與連線模型；原來器件延遲是主要延遲，現(xiàn)在連線延遲是主要部分，而且在后端物理設(shè)計(jì)才在連線延遲是主要部分，而且在后端物理設(shè)計(jì)才能準(zhǔn)確知道，造成了將前端設(shè)計(jì)與后端設(shè)計(jì)分離能準(zhǔn)確知道，造成了將前端設(shè)計(jì)與后端設(shè)計(jì)分離的傳統(tǒng)的傳統(tǒng)IC設(shè)計(jì)方法會(huì)由于設(shè)計(jì)迭代過程不收斂而設(shè)計(jì)方法會(huì)由于設(shè)計(jì)迭代過程不收斂而導(dǎo)致設(shè)計(jì)失敗。亞深微米設(shè)計(jì)方法必須把前端的導(dǎo)致設(shè)計(jì)失敗。亞深微米設(shè)計(jì)方法必須把前端的上層設(shè)計(jì)與后端的物理設(shè)計(jì)集成。再者就是信號(hào)上層設(shè)計(jì)與后端的物理設(shè)計(jì)集成。再者就是信號(hào)完整性問題、可靠性分析。完整性問題、可靠性分析。EE141 Digital Integrated Circuits2ndIntroducti

27、onSoC設(shè)計(jì)方法包括三個(gè)方面設(shè)計(jì)方法包括三個(gè)方面41IP復(fù)用與互連復(fù)用與互連：由于：由于IP可能來自不同的設(shè)可能來自不同的設(shè)計(jì)者，為了使各家開發(fā)的計(jì)者，為了使各家開發(fā)的IP模塊可以被廣模塊可以被廣泛采用，產(chǎn)生了一些國際組織來協(xié)調(diào)泛采用，產(chǎn)生了一些國際組織來協(xié)調(diào)IP標(biāo)標(biāo)準(zhǔn)核互連方案的制定，如虛擬插座接口聯(lián)準(zhǔn)核互連方案的制定，如虛擬插座接口聯(lián)盟（盟（VSIA）成立了系統(tǒng)級(jí)設(shè)計(jì)、）成立了系統(tǒng)級(jí)設(shè)計(jì)、IP保護(hù)、保護(hù)、片內(nèi)總線、混合信號(hào)設(shè)計(jì)、實(shí)現(xiàn)片內(nèi)總線、混合信號(hào)設(shè)計(jì)、實(shí)現(xiàn)/驗(yàn)證、制驗(yàn)證、制造相關(guān)的測(cè)試等造相關(guān)的測(cè)試等6個(gè)開發(fā)工作組來制定設(shè)計(jì)個(gè)開發(fā)工作組來制定設(shè)計(jì)重用標(biāo)準(zhǔn)。重用標(biāo)準(zhǔn)。EE141 Dig

28、ital Integrated Circuits2ndIntroductionIP核是什么？核是什么？IPIP（Intellectual PropertyIntellectual Property）：知識(shí)產(chǎn)權(quán)）：知識(shí)產(chǎn)權(quán)有獨(dú)立功能的、經(jīng)過驗(yàn)證的集成電路設(shè)計(jì)；有獨(dú)立功能的、經(jīng)過驗(yàn)證的集成電路設(shè)計(jì)；為了易于重用而按嵌入式要求專門設(shè)計(jì)；為了易于重用而按嵌入式要求專門設(shè)計(jì)；面積、速度、功耗、工藝容差上都是優(yōu)化的；面積、速度、功耗、工藝容差上都是優(yōu)化的；符合符合IPIP標(biāo)準(zhǔn)。標(biāo)準(zhǔn)。EE141 Digital Integrated Circuits2ndIntroduction三種三種IP特點(diǎn)比較特點(diǎn)比較

29、43EE141 Digital Integrated Circuits2ndIntroduction 什么是什么是SoPC44qSoPC(System on Programmable Chip)稱為可編程片上系統(tǒng)技術(shù)稱為可編程片上系統(tǒng)技術(shù),實(shí)現(xiàn)載體是實(shí)現(xiàn)載體是FPGA。qSoPC技術(shù)技術(shù)2002年由年由FPGA器件廠商器件廠商Altera公司提出，這項(xiàng)技術(shù)的目標(biāo)是將一個(gè)完整公司提出，這項(xiàng)技術(shù)的目標(biāo)是將一個(gè)完整的電子系統(tǒng)實(shí)現(xiàn)在一塊的電子系統(tǒng)實(shí)現(xiàn)在一塊FPGA中。中。qSoPC的設(shè)計(jì)同樣以的設(shè)計(jì)同樣以IP為基礎(chǔ)，以為基礎(chǔ)，以HDL語言語言為形式，依靠為形式，依靠EDA工具，采用自頂而下的工具，采用

30、自頂而下的方法自動(dòng)設(shè)計(jì)。方法自動(dòng)設(shè)計(jì)。EE141 Digital Integrated Circuits2ndIntroduction45行為行為行為綜合行為綜合圖形生成圖形生成邏輯綜合邏輯綜合布局與布線布局與布線功能功能邏輯邏輯掩膜掩膜版圖版圖90年代高層次設(shè)計(jì)自動(dòng)化年代高層次設(shè)計(jì)自動(dòng)化80年代計(jì)算機(jī)輔助工程年代計(jì)算機(jī)輔助工程70年代計(jì)算機(jī)輔助設(shè)計(jì)年代計(jì)算機(jī)輔助設(shè)計(jì)IC設(shè)計(jì)方法與工具變革設(shè)計(jì)方法與工具變革EE141 Digital Integrated Circuits2ndIntroductionEDA設(shè)計(jì)流程設(shè)計(jì)流程q編碼：將要實(shí)現(xiàn)的功能用編碼：將要實(shí)現(xiàn)的功能用Verilog語言實(shí)現(xiàn)。語

31、言實(shí)現(xiàn)。q目前目前Verilog描述層次為描述層次為RTL（Register Transfer Level）級(jí)，）級(jí)，用用Verilog描述寄存器存儲(chǔ)二進(jìn)制數(shù)據(jù)和寄存器之間的邏輯操作描述寄存器存儲(chǔ)二進(jìn)制數(shù)據(jù)和寄存器之間的邏輯操作以實(shí)現(xiàn)電路功能。以實(shí)現(xiàn)電路功能。q注：注：EDA工具正力圖實(shí)現(xiàn)更高層次語言例如工具正力圖實(shí)現(xiàn)更高層次語言例如C語言的電路實(shí)現(xiàn)語言的電路實(shí)現(xiàn)。但是目前還未成熟。但是目前還未成熟。EE141 Digital Integrated Circuits2ndIntroductionEDA設(shè)計(jì)流程設(shè)計(jì)流程q仿真：通過功能仿真驗(yàn)證仿真：通過功能仿真驗(yàn)證Verilog代碼是否代碼是否能

32、夠正確的功能。能夠正確的功能。EE141 Digital Integrated Circuits2ndIntroductionEDA設(shè)計(jì)流程設(shè)計(jì)流程q邏輯綜合：將邏輯綜合：將Verilog代碼綜合成門級(jí)網(wǎng)表代碼綜合成門級(jí)網(wǎng)表，即用，即用AND，OR等門實(shí)現(xiàn)的電路等門實(shí)現(xiàn)的電路。EE141 Digital Integrated Circuits2ndIntroductionEDA設(shè)計(jì)流程設(shè)計(jì)流程q形式驗(yàn)證：驗(yàn)證目標(biāo)電路是否和期望中的形式驗(yàn)證：驗(yàn)證目標(biāo)電路是否和期望中的電路一致。電路一致。EE141 Digital Integrated Circuits2ndIntroductionEDA設(shè)計(jì)流程

33、設(shè)計(jì)流程q靜態(tài)時(shí)序分析：分析時(shí)序電路是否能夠以靜態(tài)時(shí)序分析：分析時(shí)序電路是否能夠以期望中的工作頻率工作。比如是否能夠以期望中的工作頻率工作。比如是否能夠以500MHz工作或者是工作或者是400MHz。EE141 Digital Integrated Circuits2ndIntroductionq布局布線：將門級(jí)網(wǎng)表映射到物理可實(shí)現(xiàn)布局布線：將門級(jí)網(wǎng)表映射到物理可實(shí)現(xiàn)的版圖。的版圖。 EDA設(shè)計(jì)流程設(shè)計(jì)流程EE141 Digital Integrated Circuits2ndIntroductionRelation of F&F(無生產(chǎn)線與代工的關(guān)系無生產(chǎn)線與代工的關(guān)系)Layout

34、ChipDesignkitsInternetFoundryFabless設(shè)計(jì)單位設(shè)計(jì)單位代工單位代工單位EE141 Digital Integrated Circuits2ndIntroduction工藝設(shè)計(jì)文件工藝設(shè)計(jì)文件(PDK,process Design kits)53q工藝電路模擬用的器件工藝電路模擬用的器件SPICE參數(shù)參數(shù)q版圖設(shè)計(jì)用的層次定義版圖設(shè)計(jì)用的層次定義q設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則qT、R、C等原件的通孔（等原件的通孔（via）、焊盤基本結(jié)構(gòu)的）、焊盤基本結(jié)構(gòu)的版圖與設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查版圖與設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查（DRC,design rule check）q參數(shù)提取

35、（參數(shù)提?。‥XTraction）q版圖電路圖對(duì)照（版圖電路圖對(duì)照（LVS，layout-Vs-schematic）EE141 Digital Integrated Circuits2ndIntroduction54行為行為行為綜合行為綜合圖形生成圖形生成邏輯綜合邏輯綜合布局與布線布局與布線功能功能邏輯邏輯掩膜掩膜版圖版圖90年代高層次設(shè)計(jì)自動(dòng)化年代高層次設(shè)計(jì)自動(dòng)化80年代計(jì)算機(jī)輔助工程年代計(jì)算機(jī)輔助工程70年代計(jì)算機(jī)輔助設(shè)計(jì)年代計(jì)算機(jī)輔助設(shè)計(jì)本門課內(nèi)容EE141 Digital Integrated Circuits2ndIntroduction數(shù)字電路的質(zhì)量評(píng)價(jià)數(shù)字電路的質(zhì)量評(píng)價(jià)q集成電路

36、的成本集成電路的成本q穩(wěn)定性穩(wěn)定性q性能性能q功耗和能耗功耗和能耗EE141 Digital Integrated Circuits2ndIntroduction56q NRE (non-recurrent engineering) 非非重復(fù)性工程成本重復(fù)性工程成本 設(shè)計(jì)時(shí)間和成本，掩膜的生成設(shè)計(jì)時(shí)間和成本，掩膜的生成 一次性成本因素一次性成本因素q 重復(fù)性成本重復(fù)性成本 硅加工、硅加工、 包裝、包裝、 測(cè)試測(cè)試 與體積成正比與體積成正比 與芯片面積成正比與芯片面積成正比EE141 Digital Integrated Circuits2ndIntroduction57EE141 Digita

37、l Integrated Circuits2ndIntroduction58單芯片晶片F(xiàn)rom http:/上升到12” (30cm)EE141 Digital Integrated Circuits2ndIntroduction59每個(gè)晶體管的制造成本每個(gè)晶體管的制造成本 (摩爾定律摩爾定律)EE141 Digital Integrated Circuits2ndIntroduction60No. of good chips per wafer 100%Total number of chips per waferDie yield yield Dieper wafer DiescostWa

38、fer cost Diearea die2diameterwafer area diediameter/2wafer per wafer Dies2EE141 Digital Integrated Circuits2ndIntroduction61area dieareaunit per defects1yield die 大約為 3 4area) (die cost diefEE141 Digital Integrated Circuits2ndIntroduction62i(t)電感耦合電感耦合 電容耦合電容耦合電源和地之間電源和地之間存在的噪聲存在的噪聲v(t)VDDEE141 Digi

39、tal Integrated Circuits2ndIntroduction63電壓傳輸特性電壓傳輸特性V(x)V(y)VOHVOLVM VOHVOLfV(y)=V(x)開關(guān)閾值開關(guān)閾值標(biāo)稱電壓值標(biāo)稱電壓值VOH = f(VOL)VOL = f(VOH)VM = f(VM)EE141 Digital Integrated Circuits2ndIntroduction64VILVIHVin斜率 = -1斜率 = -1VOLVOHVout“ 0”VOLVILVIHVOH未定義區(qū)域“ 1”EE141 Digital Integrated Circuits2ndIntroduction65高噪聲容限

40、低噪聲容限VIH VIL未定義區(qū)域未定義區(qū)域10VOH VOLNMHNMLGate OutputGate InputEE141 Digital Integrated Circuits2ndIntroduction66v0v1v3finv(v)f(v)v3outv2in有再生性的無再生性的v2v1f(v)finv(v)v3outv0inEE141 Digital Integrated Circuits2ndIntroduction67 一連串的反相器v0v1v2v3v4v5v62V (Volt)4v0v1v2t (nsec)02 11356810模擬響應(yīng)EE141 Digital Integra

41、ted Circuits2ndIntroduction68q絕對(duì)的噪聲容限值是具有欺騙性的 一個(gè)浮動(dòng)的節(jié)點(diǎn)比受低阻抗驅(qū)動(dòng)的節(jié)點(diǎn)更容易受到干擾(在電壓方面)。q抗干擾度是一個(gè)更重要的指標(biāo) 抑制噪聲源的能力。q關(guān)鍵指標(biāo):噪聲傳遞函數(shù)、驅(qū)動(dòng)設(shè)備的輸出設(shè)備和接收設(shè)備的輸入阻抗。EE141 Digital Integrated Circuits2ndIntroduction69N扇出 N扇入 MMEE141 Digital Integrated Circuits2ndIntroduction70Ri = Ro = 0扇出 = NMH = NML = VDD/2 g = VinVoutEE141 Digi

42、tal Integrated Circuits2ndIntroduction71NMHVin (V)Vout(V)NMLVM0.01.02.03.04.05.01.02.03.04.05.0VOHVIHVOLVILEE141 Digital Integrated Circuits2ndIntroduction72VouttftpHLtpLHtrtVint90%10%50%50%tp=(tpLH+tpHL)/2EE141 Digital Integrated Circuits2ndIntroduction73v0v1v5v1v2v0v3v4v5T = 2 * tp * NEE141 Digita

43、l Integrated Circuits2ndIntroduction74voutvinCRtp = ln (2) t = 0.69 RC 50%t =RC tp = ln (9) t = 2.2 RC 10%90%EE141 Digital Integrated Circuits2ndIntroduction75瞬時(shí)功率: p(t) = v(t)i(t) = Vsupplyi(t)功率峰值: Ppeak = Vsupplyipeak平均功率: TttTttsupplysupplyavedttiTVdttpTP)(1EE141 Digital Integrated Circuits2ndIn

44、troduction76功率延遲結(jié)果(PDP) =E = 每次運(yùn)算的能量 = Pav tp 能量延遲結(jié)果(EDP) = 門的質(zhì)量標(biāo)準(zhǔn) = E tp EE141 Digital Integrated Circuits2ndIntroduction77VddVoutisupplyCLE0-1 = CLVdd2PMOSNETWORKNMOSA1ANNETWORKE01P t dt0TVddisupplyt dt0TVddCLdVout0VddCLVdd2=EcapPcapt dt0TVouticapt dt0TCLVoutdVout0Vdd12- -CLVdd2=voutvinCLREE141 Digital Integrated Circuits2ndIntroduction78q數(shù)字集成電路已經(jīng)走了很長(zhǎng)的路，然而仍數(shù)字集成電路已經(jīng)走了很長(zhǎng)的路，然而仍有一些潛能需要在有一些潛能需要在未來幾十年未來幾十年里發(fā)掘。里發(fā)掘。q接下來所面臨一些更有趣的挑戰(zhàn)接下來所面臨一