嵌入式的實驗報告

1、嵌入式實驗報告專 業(yè)： 電子信息工程 班 級： 學(xué) 號： 姓 名： 2014年5月實驗一、LED控制實驗一、實驗?zāi)康?、通過實驗掌握LED 的顯示控制方法；2、通過實驗加深對數(shù)碼管動態(tài)顯示工作原理的掌握。二、實驗內(nèi)容編寫程序使實驗板上八段數(shù)碼管顯示任意四位0到9的字符。三、實驗原理1) 八段數(shù)碼管嵌入式系統(tǒng)中，經(jīng)常使用八段數(shù)碼管來顯示數(shù)字或符號，由于它具有顯示清晰、亮度高、使用電壓低、壽命長的特點，因此使用非常廣泛。􀁺 結(jié)構(gòu)八段數(shù)碼管由八個發(fā)光二極管組成，其中七個長條形的發(fā)光管排列成“日”字形，右下角一個點形的發(fā)光管作為顯示小數(shù)點用，八段數(shù)碼管能顯示所有數(shù)字及部份英文字母。見

2、圖1。圖1􀁺 工作原理以共陽極八段數(shù)碼管為例，當(dāng)控制某段發(fā)光二極管的信號為低電平時，對應(yīng)的發(fā)光二極管點亮，當(dāng)需要顯示某字符時，就將該字符對應(yīng)的所有二極管點亮；共陰極二極管則相反，控制信號為高電平時點亮。2) 電路原理本實驗電路中使用的是共陰極八段數(shù)碼管。數(shù)碼管的顯示由芯片74ls40進(jìn)行驅(qū)動，它的DIG1DIG8 引腳輸出LED顯示所需的位驅(qū)動信號，而SEGASEGG 及DP 引腳輸出LED 顯示所需的段驅(qū)動信號。圖2 八段數(shù)碼管連接電路四、實驗步驟使用USB下載線連接實驗平臺主板上的Jtag口和PC機的USB口，并用USB連接線連接實驗平臺主板上的USB口和主機的另一個US

3、B口（作為電源連接）使用杜邦 線連接實驗主板的擴展口和數(shù)碼管多孔板。1）.建立項目文件夾E:/work/sy1并編譯設(shè)計文件。2）.建立Verilog HDL文件工程。3）.編譯成功后進(jìn)行仿真測試。4）.引腳鎖定。5）.全程編譯。6）.下載測試。五、實驗過程及結(jié)果LCD仿真之前： 仿真：實驗二、矩陣屏顯示實驗一、實驗?zāi)康? 實現(xiàn)CPLD 對LCM 的控制；2 了解LCM 的工作時序和LCM 控制器相關(guān)指令。二、實驗內(nèi)容1 實現(xiàn)CPLD對LCM 的控制，使LCM 能夠正常工作；2 顯示字符：CPLD testing now！(也可自定設(shè)定)。三、實驗要求1 對靜態(tài)顯示字符的位置進(jìn)行調(diào)整，分別實現(xiàn)

4、左對齊和居中對齊。四、實驗原理1 實驗平臺介紹該實驗的平臺為：實驗?zāi)赴搴蚅CM 模塊。LCM 是指液晶顯示驅(qū)動模塊，它由三部分組成，包括LCD 控制器、LCD 驅(qū)動器和LCD 顯示裝置。其中，LCD 控制器用于與MAX II 芯片進(jìn)行溝通，LCD 驅(qū)動器負(fù)責(zé)點亮LCD 顯示裝置。目前的LCM 模塊一般將LCD 控制器、LCD 驅(qū)動器集成到一塊IC 芯片上。本實驗通過編程，由母板提供時鐘及其它必要的控制信號及數(shù)據(jù)信號，實現(xiàn)與LCD 控制器的溝通。2 LCD 控制器、驅(qū)動器集成芯片介紹雖然不同廠家的LCM 上的此類IC 芯片各不相同，但是其基本原理是一致的。在此以HD44780 為例，對此類集成I

5、C進(jìn)行介紹。（1） 硬件工作原理圖1 為HD44780 的內(nèi)部示意圖。各部分功能如下：圖1、HD44780 內(nèi)部示意圖（2） DDRAM 數(shù)據(jù)顯示用的RAM（Data Display RAM）這塊存儲器是用來存放我們要LCM 顯示的資料，只要將標(biāo)準(zhǔn)的ASCII 碼放入DDRAM 中，內(nèi)部線路會自動以該ASCII 碼為地址，對照表8.1，將相應(yīng)的數(shù)據(jù)送到顯示器上。DDRAM 有80bytes 空間，共可顯示80 個字。其記憶體地址與實際顯示位置的排列順序與LCM 型號有關(guān)。如圖2（A）為16 字*1 行的LCM，它的地址從00H 到0FH；（B）為20 字*2 行的LCM，第一行地址從40H 到

6、53H；（C）為20 字*4 行的LCM，其地址的排列如圖所示。圖2、地址與顯示位置對應(yīng)圖i. CGROM 字符產(chǎn)生器的ROM（Character Generator ROM）這一塊儲存器存儲了192 個5*7 的點矩陣字型，CGROM 的字型僅能讀出不能寫入。字型或字符排列方式也ASCII碼相同。如字符碼41H 為A 字符。字符與字符碼對照表如表1。ii. CGRAM 字符、字型產(chǎn)生器的RAM（Character Generator RAM）這一塊貯存體是供使用儲存自行制造特殊造型的造型碼的RAM，CGRAM 共有512bits（64*8bits）。一個5*7點矩陣字符型需8*8bits，所

7、以CGRAM 最多可存8 個造型。iii. IR-指令寄存器（Instruction Register）IR 寄存器負(fù)責(zé)存儲Cyclone II 要寫給LCM 的指令碼。當(dāng)Cyclone II 要下一個命令到IR 寄存器時，必須要控制LCM 的RS、R/W 及E 這三個引腳。當(dāng)RS 及R/W 引腳信號為0，E 引腳信號由1 變?yōu)? 時，就會把在DB0-DB7引腳上的數(shù)據(jù)存入IR 寄存器。字符與字符碼對照表如下：iv. DR-數(shù)據(jù)寄存器（Data Register）當(dāng)RS及R/W 引腳信號為1，E 引腳信號由1 變?yōu)? 時，LCM 會將DR 寄存器內(nèi)的資料由DB0-DB7 輸出以供MAX II

8、讀?。划?dāng)RS 引腳信號為1，R/W 引腳信號為0，E 引腳信號由1 變?yōu)? 時就會把在DB0-DB7 引腳上的數(shù)據(jù)存入DR 寄存器。v. BF-忙碌信號（Busy Flag）BF 的功能為告訴Cyclone II，LCM 內(nèi)部是否正忙著處理資料，當(dāng)BF=1 時，表示LCM 內(nèi)部正在處理資料，不能接受Cyclone II 送來的指令或數(shù)據(jù)。LCM 設(shè)置BF 的原因為外部處理器（Cyclone II）處理一個指令的時間很短，只需幾微秒，而LCM 得花40us1.64ms 的時間，所以處理器要寫數(shù)據(jù)或指令到LCM 之前，必須先查看BF 是否為0。vi. AC-地址計數(shù)器（Address Counte

9、r）AC 的工作是負(fù)責(zé)計數(shù)寫到CGRAM 或DDRAM 的數(shù)據(jù)地址，DDRAM 的CGRAM 讀出數(shù)據(jù)的地址。（3） 控制器指令介紹五、 實驗方案及實現(xiàn)在LCD 上顯示靜態(tài)字符串程序流程圖如下，進(jìn)行靜態(tài)字符的對齊設(shè)置在Set address 這一步驟中進(jìn)行，即設(shè)置LCM 起始字符的顯示位置。六、 實驗步驟本實驗是在開發(fā)系統(tǒng)母板及LCM 模塊聯(lián)合平臺上進(jìn)行，管腳分配關(guān)系見PDF文檔。實驗步驟如下：1.建立項目文件夾E:/work/sy2并編譯設(shè)計文件。2.建立Verilog HDL文件工程。3.編譯成功后進(jìn)行仿真測試。4.引腳鎖定。5.全程編譯。6.下載測試。七、實驗結(jié)果實驗三 

10、60;觸摸屏控制實驗一、實驗?zāi)康?1、通過實驗掌握ADC0809的工作原理、流程及其操作控制；2、通過實驗加深對ADC0809工作時序的掌握。二、實驗設(shè)備1、硬件：CPLD實驗開發(fā)平臺，USB下載線，ADC0809模塊接口電路(自制)，PC 機；2、軟件：Quartus_II開發(fā)環(huán)境，Windows 98/2000/NT/XP。三、實驗內(nèi)容設(shè)計分壓電路，利用基于CPLD控制的ADC 模塊（ADC0809），把分壓值轉(zhuǎn)換為數(shù)字信號，并通過LED發(fā)光二極管觀察轉(zhuǎn)換結(jié)果。四、實驗原理1） A/D 轉(zhuǎn)換的一般步驟圖 1 模擬量到數(shù)字量的轉(zhuǎn)換過程模擬信號進(jìn)行A/D 轉(zhuǎn)換的時候，從啟動轉(zhuǎn)換到轉(zhuǎn)換結(jié)束輸出數(shù)

11、字量，需要一定的轉(zhuǎn)換時間，在這個轉(zhuǎn)換時間內(nèi)，模擬信號要基本保持不變。否則轉(zhuǎn)換精度沒有保證，特別當(dāng)輸入信號頻率較高時，會造成很大的轉(zhuǎn)換誤差。要防止這中誤差的產(chǎn)生，必須在A/D 轉(zhuǎn)換開始時將輸入信號的電平保持住，而在A/D 轉(zhuǎn)換結(jié)束后，又能跟蹤輸入信號的變化。因此，一般的A/D 轉(zhuǎn)換過程是通過取樣、保持、量化和編碼這四個步驟完成的。一般取樣和保持主要由采樣保持器來完成，而量化編碼就由A/D 轉(zhuǎn)換器完成。本實驗采用ADC0809做A/D轉(zhuǎn)換實驗。ADC0809是一種8路模擬輸入、8位數(shù)字輸出的逐次逼近法A/D器件，轉(zhuǎn)換時間約100us，轉(zhuǎn)換精度為±1/512，適用于多路數(shù)據(jù)采集系統(tǒng)。ADC

12、0809片內(nèi)有三態(tài)輸出的數(shù)據(jù)鎖存器，故可以與CPLD直接接口。五、ADC轉(zhuǎn)換控制流程框圖：               六、實驗步驟1.建立項目文件夾E:/work/sy3并編譯設(shè)計文件。2.建立Verilog HDL文件工程。3.編譯成功后進(jìn)行仿真測試。4.引腳鎖定。5.全程編譯。6.下載測試。7. 調(diào)節(jié)電位器改變模擬量輸入的值，在數(shù)碼管最后二位應(yīng)顯示轉(zhuǎn)換好的相應(yīng)的數(shù)字量。其模擬量與數(shù)字量對應(yīng)關(guān)系的典型值為：000H  &#

13、160;2.5V80H     5VFFH七、實驗結(jié)果實驗四、實時時鐘實驗一、實驗?zāi)康?、了解基于CPLD的數(shù)字電子時鐘實現(xiàn)原理及設(shè)計方法。2、掌握Quartus_II 環(huán)境下的模塊程序設(shè)計方法。二、實驗儀器1、硬件：CPLD實驗開發(fā)平臺，USB下載線，PC 機；2、軟件：Quartus_II開發(fā)環(huán)境，Windows 98/2000/NT/XP。三、實驗原理  1）  數(shù)字電子時鐘的基本結(jié)構(gòu)秒 數(shù)字電子時鐘是由分頻器、計數(shù)器、譯碼器和顯示器電路所組成的。晶體振蕩器產(chǎn)生的時標(biāo)信號經(jīng)過分頻器形成秒信號，秒信號輸入計數(shù)器

14、進(jìn)行計數(shù)，并把累計結(jié)果以“時”、“分”“秒”的數(shù)字顯示出來。數(shù)字鐘的邏輯圖如下：十位顯示個位顯示十位顯示個位顯示十位顯示個位顯示譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器計數(shù)器計數(shù)器計數(shù)器計數(shù)器計數(shù)器計數(shù)器   時分 分頻與整形電路50MHz時鐘脈沖輸入 2）計數(shù)電路數(shù)字鐘的讀數(shù)電路是用兩個六十進(jìn)制和一個二十四進(jìn)制(或十二進(jìn)制)計數(shù)器實現(xiàn)的。六十進(jìn)制計數(shù)器應(yīng)由一個十進(jìn)制計數(shù)器與一個六進(jìn)制計數(shù)器組成，分別對秒(或分)的個位和十位進(jìn)行計數(shù)。本實驗用二十四進(jìn)制計數(shù)器作為“時”位計數(shù)器，它的計數(shù)序列是00，01，02，23，00，也就是當(dāng)計數(shù)器計到23時59分59秒時，若再輸入一個秒脈沖，計數(shù)器就進(jìn)到00時00分00秒。數(shù)字鐘計數(shù)電路的設(shè)計可用反饋歸零法。當(dāng)計數(shù)器正常讀數(shù)時，反饋門不起作用，只有當(dāng)進(jìn)位脈沖到來時，反饋信號隨即將計數(shù)電路清零，實現(xiàn)相應(yīng)模的循環(huán)計數(shù)。以六十進(jìn)制為例，當(dāng)計數(shù)器從00,01,02，,59計數(shù)時，反饋門不起作用，只有當(dāng)?shù)?0個脈沖到來時，反饋信號隨即將計數(shù)電路清零，實現(xiàn)模為60的循環(huán)計數(shù)。四、實驗內(nèi)容與步驟實驗內(nèi)容1：正