北京信息科技大學FPGA復雜可編程邏輯器件指導書_第1頁
北京信息科技大學FPGA復雜可編程邏輯器件指導書_第2頁
北京信息科技大學FPGA復雜可編程邏輯器件指導書_第3頁
北京信息科技大學FPGA復雜可編程邏輯器件指導書_第4頁
北京信息科技大學FPGA復雜可編程邏輯器件指導書_第5頁
已閱讀5頁,還剩14頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、復雜可編程邏輯器件及數(shù)字系統(tǒng)設(shè)計王曉飛 編著北京機械工業(yè)學院電子信息工程系二零零四年六月第六章 實驗內(nèi)容 本章提供了多個層次不同的實驗,實驗中應(yīng)注意掌握實現(xiàn)方法和技巧,并運用實驗裝置進行功能驗證。實驗一 熟悉軟硬件環(huán)境及使用一、 實驗?zāi)康? 學習MAX+plus 軟件的基本操作;2 學習原理圖和AHDL兩種設(shè)計輸入方法;3 初步掌握器件設(shè)計輸入、編譯、仿真、下載的過程;4 學習實驗裝置的使用方法。二、實驗要求 選用課上或書中的例題,按照第二章所述練習MAX+plus 軟件的使用:分別選用原理圖輸入方式和AHDL輸入方式進行電路功能設(shè)計;掌握CPLD的開發(fā)步驟設(shè)計輸入、設(shè)計實現(xiàn)、設(shè)計驗證;按照第

2、五章所述了解實驗裝置的工作原理和使用方法。實驗二 組合邏輯電路的設(shè)計一、 實驗?zāi)康? 設(shè)計8段譯碼器、兩路4位二進制比較器,并在實驗裝置上驗證所設(shè)計的電路;2 學習用AHDL語句進行邏輯描述。二、實驗要求 用AHDL中真值表的設(shè)計方法設(shè)計8段譯碼器、用布爾方程的設(shè)計方法設(shè)計兩路4位二進制比較器,對CPLD器件進行配置及下載來驗證自己的設(shè)計,驗證電路的外圍器件可選用按鍵輸入、指示燈輸出。8段譯碼器的邏輯功能輸入輸出in3.0dpgfedcba000111111100000110201011011301001111401100110501101101601111101700000111801111

3、111901101111A01110111B01111100C00111001D01011110E01111001F01110001兩路4位二進制比較器邏輯功能輸入輸出a3.0b3.0HLEa3.0> b3.0100a3.0< b3.0010a3.0= b3.0001實驗三 時序邏輯電路的設(shè)計一、 實驗?zāi)康?設(shè)計8位鎖存器、60分頻器,并在實驗裝置上驗證所設(shè)計的電路;2了解時序邏輯電路的設(shè)計特點。二、實驗要求 用原理圖輸入方式設(shè)計8位鎖存器、用AHDL輸入方式設(shè)計60分頻器。驗證電路的外圍器件可選用按鍵輸入、數(shù)碼管輸出。思考題:如何消除險象競爭?實驗四 數(shù)字電路系統(tǒng)實驗設(shè)計交通燈控

4、制器一、 實驗?zāi)康?設(shè)計一個簡易交通燈控制器,并在實驗裝置上驗證所設(shè)計的電路;2學習層次化設(shè)計方法。二、實驗要求位于十字路口的交通燈,在A方向和B方向各有紅、黃、綠三盞燈,亮滅順序如表所示,1表示亮,0表示滅,假設(shè)燈亮滅時間均為1S。本實驗設(shè)計輸入方法、驗證器件不限,最終需建立一個元件符號。A方向B方向紅燈黃燈綠燈紅燈黃燈綠燈100001100010010010010100001100010100010010100010思考題:如何實現(xiàn)各燈亮滅時間可調(diào)?實驗五 數(shù)字電路系統(tǒng)實驗設(shè)計一個方波信號輸出電路一、 實驗?zāi)康?設(shè)計一個方波信號產(chǎn)生電路,并在實驗裝置上驗證所設(shè)計的電路;2建立自頂向下的設(shè)計

5、思路。二、實驗要求設(shè)計一個占空比為20、周期為1S的方波信號,并用末位數(shù)碼管進行指示當方波信號為高電平時,數(shù)碼管顯示2;當方波信號為低電平時,數(shù)碼管顯示8。實驗六 數(shù)字電路系統(tǒng)實驗設(shè)計兩人擲骰子比較點大小的游戲電路一、 實驗?zāi)康?設(shè)計一個游戲電路并在實驗裝置上驗證所設(shè)計的電路;2建立自頂向下的設(shè)計思路。二、實驗要求A、 B兩人玩擲骰子的游戲,當A的點數(shù)大于B的點數(shù)時,輸出H=“1”、L=E=“0”;當A的點數(shù)小于B的點數(shù)時,輸出L=“1”、H=E=“0”;當A的點數(shù)等于B的點數(shù)時,輸出E=“1”、H=L=“0”;并同時用兩個數(shù)碼管顯示A、B兩人的點數(shù)。實驗七 數(shù)字電路系統(tǒng)實驗設(shè)計一個CPU計數(shù)

6、比較系統(tǒng)一、 實驗?zāi)康?設(shè)計一個計數(shù)比較系統(tǒng),并在實驗裝置上驗證所設(shè)計的電路;2建立自頂向下的設(shè)計思路。二、實驗要求cp1和cp2為兩個時鐘輸入端,keep=1時啟動2個8位計數(shù)器,keep=0時,計數(shù)器停止計數(shù)并保持當前計數(shù)值。/R=0時,CPU讀入數(shù)據(jù)。C=0時,CPU讀入A口值;C=1時,CPU讀入B口值。完成虛框以外的電路的設(shè)計。 思考題:1.若CPU的寫信號參與控制,并口的D70將成為雙向口,如何設(shè)計? 2不讀不寫時如何使并口的D70呈高阻態(tài)?實驗八 數(shù)字電路系統(tǒng)實驗設(shè)計CPU接口電路一、 實驗?zāi)康?設(shè)計一個CPU接口電路,并在實驗裝置上驗證所設(shè)計的電路;2了解CPU接口電路的工作原

7、理;3掌握自頂向下的設(shè)計方法。二、實驗要求 如圖示一個微機系統(tǒng)接口電路芯片:D7D0與CPU數(shù)據(jù)線相連,A、RD、WR來自CPU控制線。當RD=0時,CPU通過D7D0讀入IN7IN0的數(shù)據(jù);當WR=O時,CPU通過D7D0將數(shù)據(jù)寫入OUT7OUT0。當A=0時,輸出OUT7OUT0呈高阻態(tài)。設(shè)計框內(nèi)電路。 思考題:三態(tài)門、緩沖器、鎖存器的使用場合?第五章 CPLD實驗電路系統(tǒng)CPLD實驗電路系統(tǒng)主要包括以下幾個部分:下載電路用于將計算機中的二進制位碼流文件下載至CPLD芯片中,以使CPLD按照所設(shè)計的電路功能工作;系統(tǒng)的輸入時鐘、鍵、A/D等;系統(tǒng)的輸出指示燈、數(shù)碼管、LCD、D/A等;CP

8、U接口。 51 下載電路52 CPLD管腳的分配 本節(jié)以FLEX10K10TC144為例,介紹CPLD與外圍其它元器件的連接,連接的元器件種類繁多,主要包括鍵自鎖按鍵、撥碼開關(guān)、脈沖按鍵、小鍵盤;指示燈紅黃綠發(fā)光二極管、點陣式顯示器;數(shù)碼管;LCD顯示器;聲報警蜂鳴器;時鐘輸入電路;單片機圖5.2.1 FLEX10K10TC144管腳連接圖53 開關(guān)輸入該電路包含8個帶指示燈的自鎖按鍵和16個撥碼開關(guān)。按鍵沒有按下時,指示燈處于熄滅狀態(tài),表明輸入CPLD的電平為“0”,按鍵按下時,指示燈發(fā)光,表明輸入CPLD的電平為“1”。撥碼開關(guān)撥至“OFF”時,輸入CPLD的電平為“0”;撥碼開關(guān)撥至“O

9、N”時,輸入CPLD的電平為“1”。圖5.3.1 開關(guān)電路54 脈沖輸入 PS1PS4為四個帶指示燈的復位按鍵。PS1、PS2沒有按下時,對應(yīng)于按鍵的指示燈發(fā)光,輸入到CPLD中的PS1點和PS2點的電位由上拉電阻嵌位在高電平;當按鍵按下時,指示燈熄滅,CPLD中的PS1點和PS2點的電位為低電平;放開按鍵后,該點電位又變成低電平,至此為CPLD輸入了一個負脈沖。同樣的道理,使用PS3和PS4會為CPLD輸入正脈沖。DOWN、UP為不帶指示燈的復位按鍵,工作原理同上。圖5.4.1 脈沖輸入電路55 鍵盤 通常狀態(tài)下,CPLD回讀鍵盤的列線值為“111”。由CPLD依次掃描輸出C1C2C3C4=

10、“0111”、“1011”、“1101”、“1110”,當某行線為“0”,回讀某列線也為“0”時,即可知道此鍵的位置。比如CPLD輸出C1C2C3C4=“1011”、而回讀列線RK2為“0”時,表明鍵“2”按下。圖5.5.1 鍵盤電路56 指示燈電路CPLD輸出管腳通過電流驅(qū)動電路和限流電阻接指示燈的陽極端,這里指示燈的陰極端同樣受CPLD的控制,當然也可直接接地。圖5.6.1 指示燈電路57 8×8點陣式發(fā)光二極管該發(fā)光二極管陣列由8個紅色和8個綠色發(fā)光二極管組成,每個點由一紅一綠兩個發(fā)光二極管組成,兩者共陰極,由CPLD控制。當某點的紅綠發(fā)光二極管同時點亮時,該點就可呈黃色顯示。

11、圖5.7.1 8×8點陣式發(fā)光二極管電路58 蜂鳴器電路BUZZER與CPLD連接,當BUZZER為“1”時,蜂鳴器發(fā)聲。圖5.8.1 蜂鳴器電路59 CPU接口電路圖中給出了CPLD與8051單片機及ADC0804模數(shù)轉(zhuǎn)換器和AD7528數(shù)模轉(zhuǎn)換器的連接電路,通過該電路可實現(xiàn)模擬量的采集、運算、閉環(huán)控制等。 圖5.9.1 CPU接口電路510 數(shù)碼管顯示電路 圖5.10.1 數(shù)碼管顯示電路511 CPLD管腳分配表實驗裝置的面板如圖5.11.1所示,各輸入輸出器件與CPLD管腳連接如表5 11.1所示。實驗裝置面板圖表5.11.1 輸入輸出器件與CPLD管腳連接表外圍器件名稱外圍器

12、件符號CPLD管腳號說明紅色指示燈L17黃色指示燈L28綠色指示燈L39紅色指示燈L410黃色指示燈L511綠色指示燈L612紅色指示燈L713黃色指示燈L814綠色指示燈L917紅色指示燈L1018黃色指示燈L1119綠色指示燈L1220141L1L12的共陰極,高電平有效6個數(shù)碼管a23b26c27d28e29f30g31dp3274138A(DE1)3374138的輸出y0y5分別接數(shù)碼管的共陰極c1c6(c6為低位) B(DE2)36C(DE3)37蜂鳴器BUZZER46紅骰子指示燈L137L148L159L1610L1711L1812L1913綠骰子指示燈L2014L2117L221

13、8L2319L2420L2521L2622142L134L26的共陰極,高電平有效液晶顯示器EN130RS122RW128D0131D1132D2133D3135D4136D5137D6138D7140黃色時鐘指示燈L27(10MHZ)23L28(1MHZ)26L29(100KHZ)27L30(10KHZ)28L31(1KHZ)29L32(100HZ)30L33(10HZ)31L34(1HZ)3274138a3374138的輸出y6為L27L34的共陰極 b36c37UP鍵121按下時接低電平,放開時接高電平DOWN鍵125OSC5510MHZ晶振頻率8´8點陣式LED顯示器Row1

14、88 陽極公共端Row289Row390Row491Row592Row695Row796Row897CR198紅色陰極端,高電平有效綠色陰極端,高電平有效CR299CR3100CR4101CR5102CR6109CR7110CR8111CG1112CG2113CG3114CG4116CG5117CG6118CG7119CG81208051CPUP0.0131P0.1132P0.2133P0.3135P0.4136P0.5137P0.6138P0.7140P1.017P1.118P1.219P1.320P1.421P1.522P1.6141P1.7142P2.07P2.18P2.29P2.310P2.411P2.512P2.613P2.714P3.041P3.1144P3.298P3.399P3.4100P3.5101P3.6122P3.7128按鍵SW147按鍵按下時接高電平,放開時接低電平SW248SW349SW451SW559SW660SW762SW863撥碼開關(guān)SW964撥至ON接高電平SW1065SW1167SW1268SW1369SW1470SW1572SW1673SW1778SW1879SW1980SW2081SW2182SW2283SW2386SW2487脈沖按鍵PS154PS1、PS2按下接低電平,放開接高電平;PS3、PS4按下接高電平,

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論