北京郵電大學(xué)數(shù)字電路2016期末試卷答案

1、班級(jí)： 學(xué)號(hào)： 班內(nèi)序號(hào)： 姓名：-裝- -訂- -線-北京郵電大學(xué)20152016學(xué)年第二學(xué)期數(shù)字電路與邏輯設(shè)計(jì)考試試題（A卷）考試注意事項(xiàng)一、學(xué)生參加考試須帶學(xué)生證或?qū)W院證明，未帶者不準(zhǔn)進(jìn)入考場(chǎng)。學(xué)生必須按照監(jiān)考教師指定座位就坐。二、書(shū)本、參考資料、書(shū)包等與考試無(wú)關(guān)的東西一律放到考場(chǎng)指定位置。三、學(xué)生不得另行攜帶、使用稿紙，要遵守北京郵電大學(xué)考場(chǎng)規(guī)則，有考場(chǎng)違紀(jì)或作弊行為者，按相應(yīng)規(guī)定嚴(yán)肅處理。四、學(xué)生必須將答題內(nèi)容做在試卷上，草稿紙上一律無(wú)效。地方不夠時(shí)做在背面，并在前面標(biāo)明。考試課程數(shù)字電路與邏輯設(shè)計(jì)考試時(shí)間2016/ 5/ 288:00-10:00題號(hào)一二三四五六七八九總分滿分308

2、101010661010100得分閱卷教師一、選擇、填空、判斷題（30分，每空1分）1. 和CMOS相比，ECL最突出的優(yōu)勢(shì)在于D 。A. 可靠性高 B. 抗干擾能力強(qiáng)B. 功耗低 D. 速度快2. 三極管的飽和深度主要影響其開(kāi)關(guān)參數(shù)中的C 。A. 延遲時(shí)間td B. 上升時(shí)間trC. 存儲(chǔ)時(shí)間ts D. 下降時(shí)間tf3. 用或非門(mén)組成的基本RS觸發(fā)器的所謂“狀態(tài)不確定”是發(fā)生在R、S 上加入信號(hào)D 。A. R=0, S=0 B. R=0, S=1C. R=1, S=0 D. R=1, S=14. 具有檢測(cè)傳輸錯(cuò)誤功能的編碼是：C 。A. 格雷碼B. 余3碼C. 奇偶校驗(yàn)碼5. 運(yùn)用邏輯代數(shù)的

3、反演規(guī)則，求函數(shù)F=AB+(CD+EG)的反函數(shù)F：B 。A.A+BC+DE+GB.A+B(C+D)(E+G)C.A+B(C+D)(E+G)6. 下列敘述中錯(cuò)誤的有：C 。A. 邏輯函數(shù)的標(biāo)準(zhǔn)積之和式具有唯一性。B. 邏輯函數(shù)的最簡(jiǎn)形式可能不唯一。C. 任意兩不同的最小項(xiàng)之和恒等于1。7. 函數(shù)F=(A+B+C)(A+D)(C+D)(B+D+E)的最簡(jiǎn)或與式為：A 。A.F=(A+B+C)(A+D)(C+D)B.F=(A+B+C)(A+D)C.F=ABC+AD+CD8. 邏輯函數(shù)FA,B,C,D=(1,3,4,5,6,8,9,12,14)，判斷當(dāng)輸入變量ABCD分別從(1) 01101100，

4、(2) 11111010時(shí)是否存在功能冒險(xiǎn)：B 。A. 存在，存在 B. 不存在，存在C.不存在，不存在9. 對(duì)于K3的M序列發(fā)生器，反饋函數(shù)為Q2Q0，則產(chǎn)生M序列：C 。A. 1010100B. 1110101C. 111010010. 在進(jìn)行異步時(shí)序電路的分析時(shí)，由于各個(gè)觸發(fā)器的時(shí)鐘信號(hào)不同，因此我們應(yīng)該把時(shí)鐘信號(hào)引入觸發(fā)器的特征方程，對(duì)于D觸發(fā)器，正確的是：A 。A.B.C.11. 集電極開(kāi)路與非門(mén)(OC門(mén))的輸出端可以直接相連實(shí)現(xiàn)線連接邏輯，這種線連接邏輯是：C 。A. 線或 B. 與非 C. 線與12. 各種A/D轉(zhuǎn)換器電路類(lèi)型中轉(zhuǎn)換速度最快的是A 。A. 并聯(lián)比較型 B. 逐次漸

5、進(jìn)型 C. 雙積分型 D. 計(jì)數(shù)型13. 把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù),可以使用B 。A. 寄存器 B. 移位寄存器C. 計(jì)數(shù)器 D. 存儲(chǔ)器14. 在進(jìn)行狀態(tài)編碼時(shí)，優(yōu)先級(jí)最高的相鄰編碼規(guī)則是A 。A. 行相鄰 B. 列相鄰 C. 輸出相鄰15. 在數(shù)字系統(tǒng)中8位二進(jìn)制數(shù)稱(chēng)為一個(gè)字節(jié)，若用一個(gè)字節(jié)對(duì)信息進(jìn)行編碼，最多可表示 A 種信息?A. 256種 B. 8種 C.128種16. 卡諾圖有兩個(gè)特殊的方格，分別稱(chēng)為0重心(全0格)和1重心(全1格)，在卡諾圖化簡(jiǎn)法中，包含1重心的圈對(duì)應(yīng)的乘積項(xiàng)B A僅包含反變量.B僅包含原變量.C既有反變量，又有原變量.17. 模數(shù)轉(zhuǎn)換要經(jīng)過(guò)采樣、保

6、持、量化、編碼四個(gè)過(guò)程，說(shuō)明保持電路的作用。C A. 意義不大，可以省略。B. 實(shí)現(xiàn)幅度數(shù)字化，用數(shù)字量近似表示模擬量。C. 保證在量化編碼期間，輸入信號(hào)幅度不變。18. 連續(xù)異或2016個(gè)1的結(jié)果是0。19. 八路數(shù)據(jù)分配器，其地址輸入（選擇控制）端有3個(gè)。20. 三態(tài)門(mén)的三種輸出狀態(tài)為高電平、低電平和高阻態(tài)。21. 有K個(gè)D觸發(fā)器構(gòu)成的扭環(huán)計(jì)數(shù)器，其有效的計(jì)數(shù)狀態(tài)共2k個(gè)；而由k個(gè)D觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其不使用的狀態(tài)為_(kāi)2k-k_個(gè)。22. 若用8K8位的SRAM芯片MCM6264組成64K16位的存儲(chǔ)器系統(tǒng)，共需16片芯片。23. 有一個(gè)維持阻塞D觸發(fā)器，當(dāng)時(shí)鐘脈沖上升沿到來(lái)時(shí)，為了

7、保證可靠地接收數(shù)據(jù)D，要求D必須比上升沿提前一段時(shí)間出現(xiàn)，這個(gè)時(shí)間稱(chēng)為建立時(shí)間；時(shí)鐘上升沿到來(lái)后，仍需D信號(hào)維持一段時(shí)間，這個(gè)時(shí)間稱(chēng)為保持時(shí)間。24. 一個(gè)8位D/A轉(zhuǎn)換器的最小輸出電壓VLSB=0.01V，當(dāng)輸入代碼為01001101時(shí)，輸出電壓為0.77V。25. 具有n位地址輸入和m位數(shù)據(jù)輸出的EPROM可以產(chǎn)生一組有m個(gè)輸出的n變量邏輯函數(shù)。（）26. 僅由邏輯門(mén)構(gòu)成的電路一定是組合邏輯電路。（X）27. 異步計(jì)數(shù)器與同步計(jì)數(shù)器比較，異步計(jì)數(shù)器的主要優(yōu)點(diǎn)之一是工作速度高。（X）28. 主從JK觸發(fā)器，當(dāng)CP=1期間JK發(fā)生多次變化，則主觸發(fā)器的輸出會(huì)隨之發(fā)生多次變化（X）二（8分）EC

8、L門(mén)多輸出函數(shù)設(shè)計(jì)試用兩個(gè)ECL門(mén)（或和或非輸出端均為雙輸出）如圖2.1所示，利用ECL門(mén)的線或功能，不加任何外置門(mén)電路，在圖上通過(guò)連接實(shí)現(xiàn)四輸出函數(shù)：F1=AB,F2=AB,F3=AB,F4=AB圖2.1答案：評(píng)分：某個(gè)輸出正確給2分（其他方案酌情扣分）三（10分）異步時(shí)序電路的分析分析圖3.1所示的異步計(jì)數(shù)器，按照?qǐng)D3.1的形式(1) 寫(xiě)出觸發(fā)器的激勵(lì)方程；(2) 寫(xiě)出觸發(fā)器的狀態(tài)方程；(3) 畫(huà)出狀態(tài)轉(zhuǎn)移表和狀態(tài)轉(zhuǎn)移圖；(4) 說(shuō)明是幾進(jìn)制的計(jì)數(shù)器。圖3.1狀態(tài)轉(zhuǎn)移表000001010011100101110111狀態(tài)轉(zhuǎn)移圖答案：根據(jù)電路，觸發(fā)器的激勵(lì)方程為：（2分）觸發(fā)器的狀態(tài)方程為：

9、（2分）狀態(tài)轉(zhuǎn)移表（2分）000001001010010011011100100000101001110010111011狀態(tài)轉(zhuǎn)移圖（2分）該電路為五進(jìn)制計(jì)數(shù)器。（2分）四(10分）同步時(shí)序邏輯電路的設(shè)計(jì)用D觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)三位循環(huán)碼計(jì)數(shù)器，其編碼表及轉(zhuǎn)換順序如表4.1所示。1.根據(jù)狀態(tài)轉(zhuǎn)移表和進(jìn)位輸出Y填寫(xiě)卡諾圖；2.寫(xiě)出觸發(fā)器的下一狀態(tài)方程；3.寫(xiě)出激勵(lì)方程；4.寫(xiě)出輸出方程。（可不畫(huà)電路圖）表4.1答案：根據(jù)表4.1可以畫(huà)出電路下一狀態(tài)和輸出的卡諾圖，如圖解4.1（a）。（每圖1分，共4分）利用卡諾圖化簡(jiǎn)，得到電路的狀態(tài)方程和輸出方程分別為 (4.1) Y=Q2nQ1nQ0n (4

10、.2) （3分） (4.3) （3分） 根據(jù)式（4.1）和式（4.3）畫(huà)出的三位循環(huán)碼計(jì)數(shù)器電路如圖解4.2所示。解4.1解4.2五（10分）圖5.1是用一片同步計(jì)數(shù)器74LS169和一片八選一數(shù)據(jù)選擇器74LS151組成的序列信號(hào)發(fā)生器，請(qǐng)分析：（1）74LS169組成的計(jì)數(shù)器的模值；（2）列出輸出函數(shù)F的真值表；（2）寫(xiě)出輸出F所產(chǎn)生的序列信號(hào)（從計(jì)數(shù)器的預(yù)置值開(kāi)始）。表5.1 74LS169的功能表11保持原狀態(tài)00預(yù)置011加計(jì)數(shù)001減計(jì)數(shù)表5.2 74LS151的功能表使能輸入選擇地址輸入數(shù)據(jù)輸入輸出STA2A1A0D7 D0YW1010000D7 D0D0D00001D7 D0D

11、1D10010D7 D0D2D20011D7 D0D3D30100D7 D0D4D40101D7 D0D5D50110D7 D0D6D60111D7 D0D7D7 圖5.1序列信號(hào)發(fā)生器邏輯圖0 1 1 0解： 74LS169連接為模10的計(jì)數(shù)器（3分）。計(jì)數(shù)器采用加計(jì)數(shù)且使用進(jìn)位輸出端進(jìn)行同步預(yù)置。由于74LS169為同步預(yù)置，預(yù)置值為0110，計(jì)數(shù)狀態(tài)為0110，0111，1110，1111。根據(jù)所使用計(jì)數(shù)狀態(tài)列出表5.2所示的輸出序列F的真值表。表5.2 輸出函數(shù)的真值表（4分）01101011111000010010101001011111000110111110111111輸出的序列

12、信號(hào)為1100010111。（3分）六.（6分）一般時(shí)序邏輯電路的設(shè)計(jì)在某種系統(tǒng)中，正常工作時(shí)要求連續(xù)0的數(shù)目為偶數(shù)，連續(xù)1的數(shù)目為奇數(shù)。用一個(gè)同步時(shí)序電路檢測(cè)它的工作，工作不正常時(shí)輸出為1。示例如下：輸入X：00100011101100輸出Z：00000010001010試用4個(gè)狀態(tài)描述該系統(tǒng)的工作,做出這個(gè)同步時(shí)序電路的原始狀態(tài)圖。（設(shè)：狀態(tài)A為初始狀態(tài)并表示收到偶數(shù)個(gè)0；狀態(tài)B為收到奇數(shù)個(gè)0；狀態(tài)C為收到偶數(shù)個(gè)1；狀態(tài)D為收到奇數(shù)個(gè)1）答案：七（6分）將下列表7.1的狀態(tài)轉(zhuǎn)移表用隱含表法進(jìn)行化簡(jiǎn)（填寫(xiě)隱含表，并畫(huà)出簡(jiǎn)化后的狀態(tài)表）。表7.1答案：隱含表3分，簡(jiǎn)化的狀態(tài)表3分。八（10分）

13、用中規(guī)模器件設(shè)計(jì)比較器在圖8.1所示三位二進(jìn)制譯碼器（此三八譯碼器是高電平輸出有效，即輸出1有效）和八選一數(shù)據(jù)選擇器上，不使用外圍元件，通過(guò)適當(dāng)連接，組成一個(gè)三位數(shù)碼比較器，要求數(shù)碼a2a1a0=b2b1b0時(shí)輸出F=0，否則，F(xiàn)=1，標(biāo)明各引腳的輸入、輸出信號(hào)，并簡(jiǎn)述理由。圖8.1答案：設(shè)計(jì)思路是當(dāng)三位二進(jìn)制的輸入a2a1a0等于八選一數(shù)據(jù)選擇器的地址端輸入S2S1S0（即b2b1b0）時(shí)，譯碼器輸出的對(duì)應(yīng)輸入端將被選擇器選通輸出。如此圖，三八譯碼器是高電平輸出有效，即輸出1有效，如a2a1a0=101時(shí)，Y5輸出為1，而其他輸出為0，,譯碼器按位與數(shù)據(jù)選擇器連接，則數(shù)據(jù)選擇器的Y的輸出為最終的比較器輸出Y。如下圖。評(píng)分：輸入信號(hào)連接正確：4分（兩個(gè)信號(hào)可互換）兩器件間連接正確：4分輸出端選用正確：2分九中規(guī)模時(shí)序電路設(shè)計(jì)(10分)74LS169是4位二進(jìn)制可逆計(jì)數(shù)器，功能表見(jiàn)表5.1所示（第五題功能表）。74LS169的進(jìn)位和借位輸出為，當(dāng)加計(jì)數(shù)狀態(tài)為1111時(shí)，或減計(jì)數(shù)達(dá)到0000狀態(tài)，端輸出寬度為一個(gè)時(shí)鐘周期的負(fù)脈沖。圖9.1為74LS169構(gòu)成的計(jì)數(shù)器。要求：用兩片74LS