基于FPGA的VGA接口顯示的設(shè)計與實現(xiàn)

1、編號 基于FPGA的VGA接口顯示的設(shè)計與實現(xiàn)Design and implementation of VGA interface based on FPGA display學(xué) 生 姓 名王 雪專 業(yè)控制科學(xué)與工程學(xué) 號S120400520指 導(dǎo) 教 師楊曉慧學(xué) 院電子信息工程學(xué)院二一三年六月 摘要利用現(xiàn)場可編程邏輯器件FPGA產(chǎn)生VGA時序信號和彩條圖像信號,并將其作為信號源,應(yīng)用于彩色等離子顯示器的電路開發(fā),方便彩色等離子顯示器驅(qū)動控制電路的調(diào)試。FPGA芯片具有可靠性高、編程靈活、體積小等優(yōu)點，實驗經(jīng) 過 軟硬件調(diào)試，最終在顯示器上顯示彩條正確圖像。利用此原理，可以設(shè)計更多的彩色圖像，且

2、可將采集的圖像進行實時顯示，將此作為信號源，應(yīng)用于顯示器電路的開發(fā)或某些嵌入式系統(tǒng)中，進行視頻設(shè)備的調(diào)試與性能分析或系統(tǒng)中信號處理模塊的調(diào)試與性能分析等。關(guān)鍵詞：FPGA VGA接口 時序控制 彩條信號Abstract VGA-timing signals and color strip image were obtained by using FPGA.The signals were used as sources when developing the circuits of color plasma displaypanel, and it took great convenience

3、 to the debugging of the driving and controlling circuit of color plasma display panel.The FPGA chip has the advantages of high reliability, small volume, flexible programming,just because of this,the test could achieve the desired results,display scree displays color bar signals.According to this p

4、rinciple, we can design color image more, and make the image real-time display, such as the signal source, used in display circuit development or some embedded systems, video equipment debugging and performance analysis of the system signal processing module debugging and performance analysis.Keywor

5、ds:FPGA, VGA interface,timing control, color bar signals 目錄摘要1Abstract2第一章 引 言4第二章 VGA顯示接口的方案設(shè)計和原理52.1 VGA接口52.2 VGA顯示原理52.3 VGA信號時序62.4 VGA顯示方案實現(xiàn)7第三章 系統(tǒng)模塊設(shè)計83.1系統(tǒng)模塊原理圖83.2 分頻模塊83.3 VGA彩條信號產(chǎn)生模塊83.4 實驗結(jié)果12第四章 結(jié) 論13致 謝14參考文獻15第一章 引 言視頻圖形陣列（VGA）作為一種標(biāo)準(zhǔn)的顯示接口已經(jīng)得到廣泛的應(yīng)用。利用現(xiàn)場可編程邏輯器件產(chǎn)生VGA時序信號和彩條圖像信號，并將其作為信號源，

6、應(yīng)用于電視機或計算機等彩色顯示器的電路開發(fā)，方便彩色顯示器驅(qū)動控制電路的調(diào)試。計算機顯示器的顯示有許多標(biāo)準(zhǔn)，常見的有VGA，SVGA等。在這里嘗試用FPGA實現(xiàn)VGA圖像顯示控制器，這一過程通過編程實現(xiàn)，之后通過軟件的測試和仿真，當(dāng)軟件驗證無誤后完成硬件的下載驗證，最終在CRT顯示器上實現(xiàn)輸出，基本原理就是利用FPGA的可編程原理和VGA的時序控制原理，這在產(chǎn)品開發(fā)設(shè)計中有許多實際應(yīng)用。第2章 VGA顯示接口的方案設(shè)計和原理2.1 VGA接口VGA（Video Graphics Array）作為一種標(biāo)準(zhǔn)的顯示接口已經(jīng)得到非常廣泛的應(yīng)用。VGA在任何時刻都必須工作在某一顯示模式下，其顯示模式分為

7、字符顯示模式和圖形顯示模式，而在應(yīng)用中討論的是圖形顯示模式。VGA顯示卡端的接口為 15 針母插座,接口如圖2-1所示。該端口通過標(biāo)準(zhǔn)的監(jiān)視電纜直接連接到 PC 監(jiān)視器或平板 LCD 上。圖2-1為VGA接口。圖2-1 VGA接口2.2 VGA顯示原理常見的彩色顯示器一般由陰極射線管(CRT)構(gòu)成,彩色由GRB(Green Red Blue)基色組成。顯示采用逐行掃描的方式解決,陰極射線槍發(fā)出電子束打在涂有熒光粉的熒光屏上,產(chǎn)生GRB基色,合成一個彩色像素。掃描從屏幕的左上方開始,從左到右,從上到下,逐行掃描,每掃完一行,電子束回到屏幕的左邊下一行的起始位置,在這期間,CRT對電子束進行消隱,

8、每行結(jié)束時,用行同步信號進行行同步;掃描完所有行,用場同步信號進行場同步,并使掃描回到屏幕的左上方,同時進行場消隱,并預(yù)備進行下一次的掃描。VGA顯示原理圖如圖2-2所示。在本文中，F(xiàn)PGA 通過串聯(lián)電阻直接驅(qū)動 5 個 VGA 信號。每個顏色信號串一個電阻，每位的顏色信號分別是 VGA_RED，VGA_GREEN，VGA_BLUE。每個電阻與終端的 75 歐電纜電阻相結(jié)合，確保顏色信號保持在VGA規(guī)定的0V0.7V之間。VGA_HSYNC 和VGA_VSYNC 信號使用 LVTTL 或 LVCMOS3I/O 標(biāo)驅(qū)動電平。通過VGA_RED，VGA_GREEN，VGA_BLUE 置高或低來產(chǎn)生

9、 8 種顏色。實際應(yīng)用中，VGA_RED，VGA_GREEN 和 VGA_BLUE 可以接到 DAC 的輸出，每個 DAC 用 8 bit 或更多的比特控制，3 條色彩控制線根據(jù)DAC 輸出的電壓大小配合實現(xiàn)更多種顏色的顯示。VGA 顯示的原理是利用水平掃描信號和豎直信號實現(xiàn)二維平面的像素掃描顯示，以 640480 像素的掃描顯示示意圖為例，當(dāng)水平掃描信號 VGA_HSYNC 信號為高時，VGA 顯示器從左向右依次掃描當(dāng)前行的 640 個像素點。每掃描完一行，VGA_HSYNC 信號電平拉低，水平掃描位置回到最左端。圖2-2 VGA顯示基本原理圖2.3 VGA信號時序普通的VGA顯示器，其引出

10、線共含5個信號：G,R,B三基色信號；HS：行同步信號；VS：場同步信號。 對于5個信號的時序驅(qū)動，以及VGA顯示器，要嚴(yán)格遵循“VGA工業(yè)標(biāo)準(zhǔn)”，即640*480*60Hz模式。通常我們用的顯示器都滿足工業(yè)標(biāo)準(zhǔn)，因此設(shè)計VGA控制器是要參考顯示器的技術(shù)規(guī)格。圖2-3為VGA行掃描、場掃描的時序圖。 圖2-3 VGA行掃描、場掃描時序 VGA工業(yè)標(biāo)準(zhǔn)所要求的頻率：1) 時鐘頻率（Clock frequency）：25.175Hz（像素輸出的頻率）；2) 行頻（Line frequency）：31469Hz;3) 場頻（Field frequency）：59.94Hz（每秒圖像刷新頻率） 表 2

11、-1 行、場掃描時序要求 2.4 VGA顯示方案實現(xiàn)本文以FPGA芯片作為中央控制器控制整個系統(tǒng)的處理,根據(jù)自頂向下的設(shè)計流程,按照層次化、結(jié)構(gòu)化的設(shè)計方法可以將FPGA系統(tǒng)劃分為以下幾個模塊:頂層模塊、分頻模塊、VGA控制模塊。FPGA系統(tǒng)功能的實現(xiàn)框圖如圖2-4所示。 圖2-4 FPGA系統(tǒng)功能實現(xiàn)框圖 系統(tǒng)工作原理為系統(tǒng)加電FPGA芯片讀入配置信息,配置完成后, FPGA進入工作狀態(tài),將要顯示的信息初始化到單口RAM中,由系統(tǒng)時鐘產(chǎn)生時序,程序根據(jù)時序信息控制VGA接口輸出行、場同步及顏色信息到顯示器上。 第三章 系統(tǒng)模塊設(shè)計3.1系統(tǒng)模塊原理圖 系統(tǒng)主要有分頻模塊、VGA彩條信號產(chǎn)生模

12、塊以及顯示設(shè)備構(gòu)成，系統(tǒng)模塊頂層原理框圖如圖3-1所示。圖3-1 系統(tǒng)頂層原理框圖3. 2 分頻模塊 3.2.1 PLL分頻模塊原理圖 VGA工業(yè)標(biāo)準(zhǔn)所要求的頻率為25.175Hz，而FPGA芯片輸出的頻率為50MHz,因而必須對FPGA輸出頻率進行分頻，采用二分頻即可，利用鎖相環(huán)的分頻功能得到，分頻模塊如圖3-2所示。圖3-2 PLL分頻模塊原理3.3 VGA彩條信號產(chǎn)生模塊 3.3.1系統(tǒng)控制原理 VGA時序信號產(chǎn)生包括行點計數(shù)器x_cnt(計數(shù)個數(shù)用nx表示)、場點計數(shù)器y_cnt(計數(shù)個數(shù)用ny表示)、行同步信號hsync、場同步信號vsync、有效顯示區(qū)Visible area等。其

13、中行點計數(shù)器是800進制計數(shù)器,場點計數(shù)器是525進制計數(shù)器。根據(jù)VGA時序的工業(yè)標(biāo)準(zhǔn)行、場同步信號有4種狀態(tài):同步脈沖信號(Sync),顯示后沿信號(Back Porch),可視顯示區(qū)(Visible area),顯示前沿(FrontPorch)。這4種狀態(tài)具有很清晰的時序規(guī)律,可以用有限狀態(tài)機來實現(xiàn)這4種狀態(tài)的轉(zhuǎn)換,用h_state來表示行同步狀態(tài)機的4種狀態(tài): h_sync, h_back, h_visible,h_fron;t v_state來表示場同步狀態(tài)機的4種狀態(tài): v_sync, v_back, v_visible, v_front。行、場計數(shù)器的值決定了狀態(tài)機在何時進行狀態(tài)翻

14、轉(zhuǎn)。 豎彩條發(fā)生模塊根據(jù)行點數(shù)器h cnt的計數(shù)值來產(chǎn)生彩條,它對行點數(shù)計數(shù)器的數(shù)值進行判斷,每80條豎線生成一種豎彩條,共8種豎彩條紅、綠、黃、藍、粉、青、灰和黑。圖3-3 VGA控制 3.3.2 仿真波形圖3-4 仿真波形圖 3.3.3 模塊程序使用verilogHDL 硬件語言描述波特率發(fā)生器的完整代碼如下： moduleVGA_controller ( /VGA Side oVGA_R, oVGA_G,oVGA_B,oVGA_H_SYNC,oVGA_V_SYNC, / Control SignaliCLK, iRST_N);/Horizontal Parameter( Pixel )p

15、arameterH_SYNC_CYC=11d96;parameterH_SYNC_BACK=11d48;parameterH_SYNC_ACT=11d640;/646parameterH_SYNC_FRONT=11d16;parameterH_SYNC_TOTAL=11d800;/Virtical Parameter( Line )parameterV_SYNC_CYC=11d2;parameterV_SYNC_BACK=11d32;parameterV_SYNC_ACT=11d480;/484parameterV_SYNC_FRONT=11d11;parameterV_SYNC_TOTAL=

16、11d525;/Start OffsetparameterX_START=H_SYNC_CYC+H_SYNC_BACK;parameterY_START=V_SYNC_CYC+V_SYNC_BACK;/VGA SideoutputregoVGA_R;outputregoVGA_G;outputregoVGA_B;outputregoVGA_H_SYNC;outputregoVGA_V_SYNC;/Control SignalinputiCLK;inputiRST_N;/Internal Registers and Wiresreg10:0H_Cont;reg10:0V_Cont;wire 10

17、:0 x_position;assign x_position=H_Cont-X_START;/generate color always (H_Cont)begin if(x_position80) oVGA_R,oVGA_G,oVGA_B=3b001; else if(x_position160) oVGA_R,oVGA_G,oVGA_B=3b010; else if(x_position240) oVGA_R,oVGA_G,oVGA_B=3b011; else if(x_position320) oVGA_R,oVGA_G,oVGA_B=3b100; else if(x_position

18、400) oVGA_R,oVGA_G,oVGA_B=3b101; else if(x_position480) oVGA_R,oVGA_G,oVGA_B=3b110; else if(x_position560) oVGA_R,oVGA_G,oVGA_B=3b111; else oVGA_R,oVGA_G,oVGA_B=3b000;end/ H_Sync Generator, Ref. 25.175 MHz Clockalways(posedge iCLK or negedge iRST_N)begin if(!iRST_N) begin H_Cont = 11d0; oVGA_H_SYNC

19、= 1b0; end else begin / H_Sync Counter if( H_Cont H_SYNC_TOTAL ) H_Cont = H_Cont+11d1; else H_Cont = 11d0; / H_Sync Generator if( H_Cont H_SYNC_CYC ) oVGA_H_SYNC = 1b0; else oVGA_H_SYNC = 1b1; endend/ V_Sync Generator, Ref. H_Syncalways(posedge iCLK or negedge iRST_N)begin if(!iRST_N) begin V_Cont =

20、 11d0; oVGA_V_SYNC = 1b0; end else begin / When H_Sync Re-start if(H_Cont=11d0) begin / V_Sync Counter if( V_Cont V_SYNC_TOTAL ) V_Cont = V_Cont+11d1; else V_Cont = 11d0; / V_Sync Generator if( V_Cont V_SYNC_CYC ) oVGA_V_SYNC = 1b0; else oVGA_V_SYNC = 1b1; end endendEndmodule3.4 實驗結(jié)果嘗試用FPGA實現(xiàn)VGA圖像顯示控制器，經(jīng)過查閱相關(guān)資料，制定系統(tǒng)方案，硬件設(shè)計和軟件設(shè)計以及系統(tǒng)調(diào)試得到實驗結(jié)果為顯示器顯示紅、綠、黃、藍、粉、青、灰和黑八種豎向條文。第4章 結(jié) 論在調(diào)試電路時，使用FPGA中多余的邏輯產(chǎn)生VGA信號和彩條，所產(chǎn)生的信號穩(wěn)定可靠，為電路調(diào)試帶來了很多方便。在實際應(yīng)用中，還可以對彩條信號產(chǎn)生模塊方便的進行修改。比如，可以修改行、場計數(shù)器的判斷值來調(diào)整彩條的大小，增加控制信號的位數(shù)，以及增加延時跳變的功能，使輸出的彩條信號發(fā)生變化。此外，我們還可以用VGA接口讓顯示器顯示圖形、圖片和文字等。 致 謝 通過