數(shù)字電子技術(shù)基礎(chǔ)第3章實(shí)用教案

1、3.1 數(shù)字集成電路(jchng-dinl)的分類 數(shù)字集成電路按其內(nèi)部有源器件的不同可以(ky)分為兩大類。 一類為雙極型晶體管集成電路，它主要有晶體管晶體管邏輯(TTL-Transistor Transistor Logic)、射極耦合邏輯(ECL-Emitter Coupled Logic)和集成注入邏輯(I2L-Integrated Injection Logic)等幾種類型。 另一類為MOS(Metal Oxide Semiconductor)集成電路， 其有源器件采用金屬氧化物半導(dǎo)體場效應(yīng)管，它又可分為NMOS、 PMOS和CMOS等幾種類型。 第1頁/共83頁第一頁，共83頁。

2、目前數(shù)字系統(tǒng)中普遍使用TTL和CMOS集成電路。 TTL集成電路工作速度高、 驅(qū)動(dòng)能力強(qiáng)，但功耗大、集成度低； MOS集成電路集成度高、功耗低。超大規(guī)模集成電路基本上都是MOS集成電路，其缺點(diǎn)是工作速度略低。目前已生產(chǎn)了BiCMOS器件，它由雙極型晶體管電路和MOS型集成電路構(gòu)成，能夠充分發(fā)揮兩種電路的優(yōu)勢(yush)， 缺點(diǎn)是制造工藝復(fù)雜。 第2頁/共83頁第二頁，共83頁。 小規(guī)模集成電路(SSI-Small Scale Integration)， 每片組件內(nèi)包含10100個(gè)元件(或1020個(gè)等效(dn xio)門)。 中規(guī)模集成電路(MSI-Medium Scale Integratio

3、n)，每片組件內(nèi)含1001000個(gè)元件(或20100個(gè)等效(dn xio)門)。 大規(guī)模集成電路(LSI-Large Scale Integration)， 每片組件內(nèi)含1000100 000個(gè)元件(或1001000個(gè)等效(dn xio)門)。 超大規(guī)模集成電路(VLSI-Very Large Scale Integration)， 每片組件內(nèi)含100 000個(gè)元件(或1000個(gè)以上等效(dn xio)門)。 第3頁/共83頁第三頁，共83頁。 目前常用的邏輯門和觸發(fā)器屬于SSI， 常用的譯碼器、 數(shù)據(jù)選擇器、 加法器、 計(jì)數(shù)器、 移位寄存器等組件(z jin)屬于MSI。 常見的LSI、 V

4、LSI有只讀存儲(chǔ)器、 隨機(jī)存取存儲(chǔ)器、 微處理器、 單片微處理機(jī)、 位片式微處理器、 高速乘法累加器、 通用和專用數(shù)字信號(hào)處理器等。 此外還有專用集成電路ASIC， 它分標(biāo)準(zhǔn)單元、 門陣列和可編程邏輯器件PLD。 PLD是近十幾年來迅速發(fā)展的新型數(shù)字器件， 目前應(yīng)用十分廣泛， 第4頁/共83頁第四頁，共83頁。3.2 TTL集成(j chn)邏輯門 與非門的工作(gngzu)原理 圖 3-1 典型(dinxng)TTL與非門電路 第5頁/共83頁第五頁，共83頁。 輸入級(jí)。由多發(fā)射極管V1和電阻R1組成，其作用是對(duì)輸入變量A、B、C實(shí)現(xiàn)邏輯與，所以它相當(dāng)一個(gè)與門。 多射極管V1的結(jié)構(gòu)如圖3-2

5、(a)所示，其等效電路如圖3-2(b)所示。設(shè)二極管V1V4 的正向管壓降為0.7 V，當(dāng)輸入信號(hào)A、B、C中有一個(gè)或一個(gè)以上為低電平(0.3V)時(shí)， UP1=1V，Uc=0.3V； 當(dāng)A、B、C全部為高電平(3.6V)時(shí)， UP1=4.3V，Uc=3.6V?？梢?，僅當(dāng)所有輸入都為高時(shí)，輸出(shch)才為高，只要有一個(gè)輸入為低，輸出(shch)便是低，所以起到了與門的作用。 第6頁/共83頁第六頁，共83頁。圖 3-2 多射極晶體管的結(jié)構(gòu)(jigu)及其等效電路 NNNNPP型襯底cbe3e2e1(a)R1bUCCe1e2e3cA B CR1V1V2V3e1e2e3c(b)ABCV4P1bU

6、CC第7頁/共83頁第七頁，共83頁。 中間級(jí)。由V2、R2、R3組成，在V2的集電極與發(fā)射極分別可以得到兩個(gè)相位相反的電壓，以滿足輸出級(jí)的需要(xyo)。 輸出級(jí)。由V3、V4、V5和R4、R5組成，這種電路形式稱推拉式電路，它不僅輸出阻抗低，帶負(fù)載能力強(qiáng)， 而且可以提高工作速度。 第8頁/共83頁第八頁，共83頁。 1. 輸入全部為高電位(3.6 V) 當(dāng)輸入端全部為高電位3.6V時(shí)，由于V1的基極電壓Ub1最多不能超過2.1V(Ub1=Ubc1+Ube2+Ube5)，所以V1所有的發(fā)射結(jié)反偏；這時(shí)V1的集電結(jié)正偏，V1管的基極電流(dinli)Ib1流向集電極并注入V2的基極， mARU

7、EIbcb131 . 25111第9頁/共83頁第九頁，共83頁。 此時(shí)的V1是處于倒置(反向)運(yùn)用(ynyng)狀態(tài)(把實(shí)際的集電極用作發(fā)射極，而實(shí)際的發(fā)射極用作集電極)，其電流放大系數(shù)反很小(反0.05)，因此Ib2=Ic1=(1+反)Ib1Ib1，由于Ib1較大足以使V2管飽和，且V2管發(fā)射極向V5管提供基流， 使V5也飽和，這時(shí)V2的集電極壓降為 VUUUbecesc17 . 03 . 0522這個(gè)電壓加至V3管基極，可以使V3導(dǎo)通。此時(shí)V3射極電位Ue3=Uc2-Ube30.3V，它不能驅(qū)動(dòng)V4，所以V4截止(jizh)。V5由V2提供足夠的基流，處于飽和狀態(tài)，因此輸出為低電位： V

8、UUUcesOLO3 . 05第10頁/共83頁第十頁，共83頁。 2. 輸入端至少有一個(gè)為低電位(0.3 V) 當(dāng)輸入端至少有一個(gè)為低電位(0.3V)時(shí)，相應(yīng)低電位的發(fā)射結(jié)正偏，V1的基極電位Ub1被鉗在1V，因而使V1其余(qy)的發(fā)射結(jié)反偏截止。此時(shí)V1的基極電流Ib1經(jīng)過導(dǎo)通的發(fā)射結(jié)流向低電位輸入端，而V2的基極只可能有很小的反向基極電流進(jìn)入V1的集電極，所以Ic10，但V1的基流Ib1很大， 因此這時(shí)V1處于深飽和狀態(tài)： VUUcces3 . 0, 011因而V2、V5均截止。此時(shí)V2的集電極電位(din wi)Uc2UCC=5V， 足以使V3、V4導(dǎo)通，因此輸出為高電位(din w

9、i)： VUUUUUbebecOHO6 . 37 . 07 . 05432第11頁/共83頁第十一頁，共83頁。 綜上所述，當(dāng)輸入端全部為高電位(3.6V)時(shí)，輸出為低電位(0.3V)，這時(shí)V5飽和，電路處于開門狀態(tài)；當(dāng)輸入端至少有一個(gè)(y )為低電位(0.3 V)時(shí)，輸出為高電位(3.6 V)，這時(shí)V5截止，電路處于關(guān)門狀態(tài)。 由此可見，電路的輸出和輸入之間滿足與非邏輯關(guān)系： CBAF表 3-1 TTL與非門各級(jí)( j)工作狀態(tài) 輸 入 V1V2V3V4V5輸 出 與非門狀態(tài) 全部為高電位 倒置工作 飽和 導(dǎo)通 截止 飽和 低電位UOL 開門 至少有一個(gè)為低電位 深飽和 截止 微飽和 導(dǎo)通

10、截止 高電位UOH 關(guān)門 第12頁/共83頁第十二頁，共83頁。 TTL與非門具有較高的開關(guān)速度，主要原因有兩點(diǎn)： 一是由于采用了多射極管V1,它縮短了V2和V5的開關(guān)時(shí)間。當(dāng)輸入端全部為高電位時(shí)，V1處于倒置工作狀態(tài)。此時(shí)V1向V2提供了較大的基極電流，使V2、V5迅速導(dǎo)通飽和；當(dāng)某一輸入端突然從高電位變到低電位時(shí)，Ib1轉(zhuǎn)而流向V1低電位輸入端，即為V1正向工作的基流，該瞬間將產(chǎn)生一股很大的集電極電流Ic1，正好為V2和V5提供了很大的反向基極電流，使V2和V5基區(qū)的存儲(chǔ)(cn ch)電荷迅速消散，因而加快了V2和V5的截止過程，提高了開關(guān)速度。 第13頁/共83頁第十三頁，共83頁。 二

11、是由于采用了推拉式輸出電路，加速了V5管存儲(chǔ)電荷的消散過程。當(dāng)V2由飽和轉(zhuǎn)為截止時(shí)，V3和V4導(dǎo)通。由于V3、 V4是復(fù)合射隨，相當(dāng)于V5集電極只有很小電阻，此時(shí)瞬間電流很大，從而加速了V5管脫離飽和的速度，使V5迅速截止。 此外，由于采用推拉式輸出級(jí)，與非門輸出低電平時(shí)V5處于(chy)深飽和狀態(tài)，輸出電阻很低；而輸出高電平時(shí)V3、V4導(dǎo)通，組成射極跟隨器，其輸出電阻也很低，因此無論哪種狀態(tài)輸出電阻都很低，都有很強(qiáng)的帶負(fù)載能力。 第14頁/共83頁第十四頁，共83頁。與非門的特性(txng)與參數(shù) 1. 電壓傳輸(chun sh)特性 電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即U

12、O=f(uI)函數(shù)關(guān)系，它可以用圖3-3所示的曲線表示。由圖可見，曲線大致分為四段： AB段(截止(jizh)區(qū))：當(dāng)UI0.6V時(shí)，V1工作在深飽和狀態(tài)，Uces10.1V，Ube20.7V，故V2、 V5截止(jizh)，V3、V4均導(dǎo)通， 輸出高電平UOH=3.6V。 第15頁/共83頁第十五頁，共83頁。圖 3-3 TTL與非門的電壓(diny)傳輸特性 AUOHBCDEUOLUI(V)UO(V)0.32.7UOFFUTUON第16頁/共83頁第十六頁，共83頁。 BC段(線性區(qū))：當(dāng)0.6VUI1.3V時(shí)，0.7VUb21.4V， V2開始導(dǎo)通，V5尚未導(dǎo)通。此時(shí)V2處于放大(fng

13、d)狀態(tài)，其集電極電壓Uc2隨著UI的增加而下降，并通過V3、V4射極跟隨器使輸出電壓UO也下降 ，下降斜率近似等于-R2/R3。 CD段(轉(zhuǎn)折區(qū))：1.3VUI1.4V，當(dāng)UI略大于1.3V時(shí)，V5開始導(dǎo)通，此時(shí)V2發(fā)射極到地的等效電阻為R3Rbe5，比V5截止時(shí)的R3小得多，因而V2放大(fngd)倍數(shù)增加，近似為-R2/(R3Rbe5)， 因此Uc2迅速下降，輸出電壓UO也迅速下降，最后V3、V4截止， V5進(jìn)入飽和狀態(tài)。 DE段(飽和區(qū))：當(dāng)UI1.4V時(shí)，隨著UI增加V1進(jìn)入倒置工作狀態(tài)，V3導(dǎo)通，V4截止，V2、V5飽和，因而輸出低電平UOL=0.3V。 第17頁/共83頁第十七頁

14、，共83頁。 從電壓傳輸特性可以得出以下幾個(gè)重要參數(shù)： 輸出高電平UOH和輸出低電平UOL。 電壓傳輸特性的截止區(qū)的輸出電壓UOH=3.6V，飽和區(qū)的輸出電壓UOL=0.3V。一般產(chǎn)品規(guī)定UOH2.4V、UOL0.4V時(shí)即為合格(hg)。 閾值電壓UT。 閾值電壓也稱門檻電壓。電壓傳輸特性上轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓UT1.3V，可以將UT看成與非門導(dǎo)通(輸出低電平)和截止(輸出高電平)的分界線。 第18頁/共83頁第十八頁，共83頁。 開門電平UON和關(guān)門(gunmn)電平UOFF。 開門電平UON是保證輸出電平達(dá)到額定低電平(0.3V)時(shí)，所允許輸入高電平的最低值，即只有當(dāng)UIUON時(shí)，輸

15、出才為低電平。通常UON=1.4V，一般產(chǎn)品規(guī)定UON1.8V。 關(guān)門(gunmn)電平UOFF是保證輸出電平為額定高電平(2.7V左右)時(shí)，允許輸入低電平的最大值，即只有當(dāng)UIUOFF時(shí)， 輸出才是高電平。通常UOFF1V，一般產(chǎn)品要求UOFF0.8V。 第19頁/共83頁第十九頁，共83頁。 噪聲容限UNL、UNH。 實(shí)際應(yīng)用中，由于外界干擾、電源波動(dòng)等原因，可能使輸入電平UI偏離規(guī)定值。為了保證電路可靠工作(gngzu)，應(yīng)對(duì)干擾的幅度有一定限制，稱為噪聲容限。 低電平噪聲容限是指在保證輸出高電平的前提下，允許疊加在輸入低電平上的最大噪聲電壓(正向干擾)，用UNL表示： UNL=UOFF

16、-UIL 若UOFF=0.8V, UIL=0.3V，則UNL=0.5V。 高電平噪聲容限是指在保證輸出低電平的前提下，允許疊加在輸入高電平上的最大噪聲電壓(負(fù)向干擾)， 用UNH表示： ONIHNHUUU若UON=1.8V，UIH=3V，則UNH=1.2V。 第20頁/共83頁第二十頁，共83頁。圖 3-4 TTL與非門輸入(shr)特性 2. 輸入特性 輸入特性是指輸入電流與輸入電壓之間的關(guān)系曲線，即II=f(uI)的函數(shù)(hnsh)關(guān)系。 典型的輸入特性如圖3-4所示。 第21頁/共83頁第二十一頁，共83頁。 設(shè)輸入電流II由信號(hào)源流入V1發(fā)射極時(shí)方向(fngxing)為正，反之為負(fù)。從

17、圖3- 4看出，當(dāng)UIUT時(shí)II為負(fù)，即II流入信號(hào)源，對(duì)信號(hào)源形成灌電流負(fù)載。當(dāng)UIUT時(shí)II為正，II流入TTL門，對(duì)信號(hào)源形成拉電流負(fù)載。 輸入短路電流IIS。 當(dāng)UI=0時(shí)的輸入電流稱為輸入短路電流，典型值約為-1.5mA。 第22頁/共83頁第二十二頁，共83頁。 輸入漏電流IIH。 當(dāng)UIUT時(shí)的輸入電流稱為輸入漏電流，即V1倒置工作時(shí)的反向(fn xin)漏電流，其電流值很小，約為10 A。 應(yīng)注意，當(dāng)UI7V以后V1的ce結(jié)將發(fā)生擊穿，使II猛增。此外當(dāng)UI-1V時(shí)，V1的be結(jié)也可能燒毀。這兩種情況下都會(huì)使與非門損壞，因此在使用時(shí)，尤其是混合使用電源電壓不同的集成電路時(shí)，應(yīng)采

18、取相應(yīng)的措施，使輸入電位鉗制在安全工作區(qū)內(nèi)。 第23頁/共83頁第二十三頁，共83頁。3. 輸入負(fù)載(fzi)特性 圖 3-5 TTL與非門輸入(shr)負(fù)載 R1I1UCCUIRIUB1Ib1V2V5R3第24頁/共83頁第二十四頁，共83頁。圖 3-6 TTL與非門輸 0UI(V)UOFF1.4ROFFRONRI(k )第25頁/共83頁第二十五頁，共83頁。 由圖可見，當(dāng)RI較小時(shí)，UI隨RI增加而升高，此時(shí)V5截止， 忽略(hl)V2基極電流的影響，可近似認(rèn)為 IIbeCCIRRRUUU11 當(dāng)RI很小時(shí)UI很小，相當(dāng)于輸入(shr)低電平，輸出高電平。為了保持電路穩(wěn)定地輸出高電平，必

19、須使UIUOFF，即 OFFIIbeCCIURRRUUU11OFFbeCCOFFIUUURUR11故 第26頁/共83頁第二十六頁，共83頁。 若UOFF=0.8V，R1=3k，可求得RI0.7k，這個(gè)電阻值稱為關(guān)門電阻ROFF?？梢?kjin)，要使與非門穩(wěn)定地工作在截止?fàn)顟B(tài)，必須選取RIROFF。 當(dāng)RI較大時(shí)，UI進(jìn)一步增加，但它不能一直隨RI增加而升高。因?yàn)楫?dāng)UI=1.4 V時(shí)，Ub1=2.1V，此時(shí)V5已經(jīng)導(dǎo)通，由于受V1集電結(jié)和V2、V5發(fā)射結(jié)的鉗位作用，Ub1將保持在2.1V，致使UI也不能超過1.4V，見圖3-6。 為了保證與非門穩(wěn)定地輸出低電平，應(yīng)該有UIUON。此時(shí)求得的輸

20、入電阻稱為開門電阻，用RON表示。對(duì)于典型TTL與非門，RON=2k，即RIRON時(shí)才能保證與非門可靠導(dǎo)通。 第27頁/共83頁第二十七頁，共83頁。4. 輸出特性 圖 3-7 TTL與非門輸出(shch)低電平的輸出(shch)特性 V2V5ILRLUCCUO(V)IL(mA)10203040123第28頁/共83頁第二十八頁，共83頁。 與非門處于開態(tài)時(shí)，輸出低電平，此時(shí)(c sh)V5飽和，輸出電流IL從負(fù)載流進(jìn)V5，形成灌電流；當(dāng)灌電流增加時(shí)，V5飽和程度減輕，因而UOL隨IL增加略有增加。V5輸出電阻約1020。 若灌電流很大，使V5脫離飽和進(jìn)入放大狀態(tài)，UOL將很快增加，這是不允許

21、的。通常為了保證UOL0.35V，應(yīng)使IL25mA。 第29頁/共83頁第二十九頁，共83頁。 與非門處于關(guān)態(tài)時(shí)，輸出高電平。此時(shí)V5截止，V3微飽和，V4導(dǎo)通，負(fù)載電流為拉電流，如圖3-8(a)、(b)。從特性曲線(qxin)可見，當(dāng)拉電流IL5mA時(shí)，V3、V4處于射隨器狀態(tài)，因而輸出高電平UOH變化不大。當(dāng)IL5mA時(shí)，V3進(jìn)入深飽和，由于IR5IL，UOH=UCC-Uces3-Ube4-ILR5，故UOH將隨著IL的增加而降低。因此，為了保證穩(wěn)定地輸出高電平，要求負(fù)載電流IL14mA，允許的最小負(fù)載電阻RL約為170。 第30頁/共83頁第三十頁，共83頁。圖 3-8 TTL與非門輸出

22、(shch)高電平時(shí)的輸出(shch)特性 V3V4ILRLUCCUO(V)IL(mA)10203040123IR5R5(a)(b)0第31頁/共83頁第三十一頁，共83頁。 5. 扇入系數(shù)和扇出系數(shù) 扇入系數(shù)是指門的輸入端數(shù)。扇出系數(shù)NO是指一個(gè)門能驅(qū)動(dòng)(q dn)同類型門的個(gè)數(shù)。當(dāng)TTL門的某個(gè)輸入端為低電平時(shí)， 其輸入電流約等于IIS(輸入短路電流)；當(dāng)輸入端為高電平時(shí)， 輸入電流為IIH(輸入漏電流)。而IIS比IIH大得多，因此按最壞的情況考慮，當(dāng)測出輸出端為低電平時(shí)允許灌入的最大負(fù)載電流ILmax后，則可求出驅(qū)動(dòng)(q dn)門的扇出系數(shù)NO： ISLOIINmax第32頁/共83頁

23、第三十二頁，共83頁。 6. 平均延遲時(shí)間tpd 平均延遲時(shí)間是衡量門電路速度的重要指標(biāo)(zhbio)，它表示輸出信號(hào)滯后于輸入信號(hào)的時(shí)間。 通常將輸出電壓由高電平跳變?yōu)榈碗娖降膫鬏斞舆t時(shí)間稱為導(dǎo)通延遲時(shí)間tPHL，將輸出電壓由低電平跳變?yōu)楦唠娖降膫鬏斞舆t時(shí)間稱為截止延遲時(shí)間tPLH。tPHL和tPLH是以輸入、輸出波形對(duì)應(yīng)邊上等于最大幅度50%的兩點(diǎn)時(shí)間間隔來確定的， 如圖3-9所示。tpd為tPLH和tPHL的平均值： )(21PLHPHLpdttt通常(tngchng)，TTL門的tpd在340ns之間。 第33頁/共83頁第三十三頁，共83頁。圖 3-9 TTL與非門的平均(pngjn

24、)延遲時(shí)間 第34頁/共83頁第三十四頁，共83頁。門電路的改進(jìn)(gijn) 1. 74S系列 74S系列又稱肖特基系列。 采用了肖特基抗飽和(boh)三極管。肖特基抗飽和(boh)三極管由普通的雙極型三極管和肖特基勢壘二極管SBD(Schottky Barrier Diode)組合而成，如圖3-11所示。圖(a)中SBD的正向壓降約為0.3V，而且開關(guān)速度比一般PN結(jié)二極管高許多。在晶體管的bc結(jié)上并聯(lián)一個(gè)SBD便構(gòu)成抗飽和(boh)晶體管，或稱肖特基晶體管，符號(hào)如圖3-11(b)所示。由于SBD的引入，晶體管不會(huì)進(jìn)入深飽和(boh)，其Ube限制在0.3V左右，從而縮短存儲(chǔ)時(shí)間，提高了開關(guān)

25、速度。圖3-10電路中除V4管以外，所有晶體管都采用了肖特基晶體管。 第35頁/共83頁第三十五頁，共83頁。圖 3-10 肖特基與非門電路(dinl) FR12.8kR2R450AB3.5kECR3RcVD1VD2900V4V6250Rb500V3V2V5V1第36頁/共83頁第三十六頁，共83頁。3-11 肖特基抗飽和三極管(a) 電路(dinl)圖； (b) 電路(dinl)符號(hào) iDibiSBD(a)(b)第37頁/共83頁第三十七頁，共83頁。 增加了有源泄放網(wǎng)絡(luò)(如圖3-10中虛線所示)。該網(wǎng)絡(luò)的主要作用有兩個(gè)：第一，改善電壓傳輸特性，即克服圖3-3中傾斜段BC， 使整個(gè)傳輸特性轉(zhuǎn)

26、換段(B、C、D)的斜率均勻一致，從而接近理想開關(guān)(kigun)，低電平噪聲容限也得到提高；第二，加速V5的轉(zhuǎn)換過程并且減輕V5的飽和深度，從而提高了整個(gè)電路的開關(guān)(kigun)速度。 圖3-10中輸入端加有阻尼二極管VD1、VD2，主要是為了減少輸入連線上的負(fù)尖峰干擾脈沖。 第38頁/共83頁第三十八頁，共83頁。 2. 74LS系列 性能比較好的門電路應(yīng)該是工作(gngzu)速度既快，功耗又小的門電路。因此，通常用功耗和傳輸延遲時(shí)間的乘積(簡稱功耗延遲積或pd積)來評(píng)價(jià)門電路性能的優(yōu)劣。功耗延遲積越小，門電路的綜合性能就越好。 74LS系列又稱低功耗肖特基系列。為了降低功耗，它主要是大幅度

27、提高了電路的各個(gè) 電阻的阻值。為了縮短延遲時(shí)間，提高開關(guān)速度，它延用了74S系列的兩個(gè)方法使用抗飽和三極管和引入有源泄放電路，同時(shí)還采用了將輸入端的多發(fā)射極三極管也用SBD代替等措施。因此，74LS系列成為功耗延遲積較小的系列(一般tpd5 ns，功耗僅有2 mW) 并得到廣泛應(yīng)用。 第39頁/共83頁第三十九頁，共83頁。 3. 74AS、 74ALS系列 74AS系列和74ALS系列均是目前性能較好的TTL門電路。 74AS系列是為了進(jìn)一步縮短延遲時(shí)間而設(shè)計(jì)的改進(jìn)系列， 其電路結(jié)構(gòu)與74LS系列相似，但電路中采用了很低的電阻值， 從而提高了工作速度，其缺點(diǎn)是功耗較大。 74ALS系列是為了

28、獲得更小的延遲功耗積而設(shè)計(jì)的改進(jìn)系列。為了降低功耗，電路中采用了較高的電阻值。更主要(zhyo)的是在生產(chǎn)工藝上進(jìn)行了改進(jìn)，同時(shí)在電路結(jié)構(gòu)上也進(jìn)行了局部改進(jìn)，因而使器件達(dá)到高性能，它的功耗延遲積是TTL電路所有系列中最小的一種。 此外，還有各種54系列的TTL門電路。其電路結(jié)構(gòu)和電氣性能參數(shù)與74系列相同，主要(zhyo)區(qū)別在于54系列比74系列的工作溫度范圍更寬(74系列為070 ，54系列為-55+125 )， 電源允許的工作范圍也更大(74系列為5 V(15%)，54系列為5 V(110%)。 第40頁/共83頁第四十頁，共83頁。集電極開路(kil)門和三態(tài)門 輸出端不能直接和地線或

29、電源線(+5 V)相連。因?yàn)楫?dāng)輸出端與地短路時(shí)，會(huì)造成V3、V4管的電流過大而損壞；當(dāng)輸出端與+5 V電源線短接時(shí)，V5管會(huì)因電流過大而損壞。 兩個(gè)TTL門的輸出端不能直接并接在一起。因?yàn)楫?dāng)兩個(gè)門并接時(shí)，若一個(gè)門輸出為高電平，另一個(gè)門輸出低電平，就會(huì)有一個(gè)很大的電流從截止(jizh)門的V4管流到導(dǎo)通門的V5管(見圖3-12)。這個(gè)電流不僅會(huì)使導(dǎo)通門的輸出低電平抬高， 而且會(huì)使它因功耗過大而損壞。 集電極開路門和三態(tài)門是允許輸出端直接并聯(lián)在一起的兩種TTL門，并且用它們還可以構(gòu)成線與邏輯及線或邏輯。 第41頁/共83頁第四十一頁，共83頁。圖 3-12 TTL門輸出(shch)端并聯(lián)情況 UO

30、ILV2V5門2門1V3V4UCC第42頁/共83頁第四十二頁，共83頁。 1. 集電極開路(kil)門 集電極開路(kil)門又稱OC(Open Collector)門，其電路及符號(hào)如圖3-13所示。 圖 3-13 OC門電路 LABV1V5V2RbV6ECRcR2R1(a)ABLABL(b)(c)&第43頁/共83頁第四十三頁，共83頁。圖 3-14 OC門線與邏輯(lu j)ABCDFUCC&RL第44頁/共83頁第四十四頁，共83頁。 OC門的輸出端可以直接并接，如圖3-14所示。圖中只要有一個(gè)(y )門的輸出為低電平，則F輸出為低，只有所有門的輸出為高電平，F(xiàn)輸出才為

31、高，因此相當(dāng)在輸出端實(shí)現(xiàn)了線與的邏輯功能： CDABCDABF 外接上拉電阻RL的選取(xunq)應(yīng)保證輸出高電平時(shí)，不低于輸出高電平的最小值UOHmin；輸出低電平時(shí)，不高于輸出低電平的最大值UOLmax。 第45頁/共83頁第四十五頁，共83頁。圖 3-15 外接上拉電阻(dinz)RL的選取 (a)IIHUCC&11121mIIHIIHIOHIOHIOHRLIRL(b)IISUCC&11121mIISIISIOLRLIRL3.6V12n第46頁/共83頁第四十六頁，共83頁。IHOHOHCCLmInIUURminmax 當(dāng)所有OC門都為截止?fàn)顟B(tài)(輸出(shch)高電平)時(shí)

32、，流過RL的電流IRL如圖3-15(a)所示。可求得 其中ILmax是導(dǎo)通OC門V5管允許的最大灌電流，IIS為負(fù)載門的輸入短路(dunl)電流，m為負(fù)載門的個(gè)數(shù)。 綜合以上兩種情況，RL的選取應(yīng)滿足： maxminLLLRRR第47頁/共83頁第四十七頁，共83頁。圖 3-16 OC門應(yīng)用(yngyng)舉例 利用OC門可以方便地構(gòu)成鋸齒波發(fā)生器，如圖3-16(a)所示； 也可以驅(qū)動(dòng)發(fā)光二極管，如圖3-16(b)所示。但由于有上拉電阻RL存在，降低了系統(tǒng)的開關(guān)速度，故OC門只適用(shyng)于速度不高的場合。 CUOUIUCCRC(a)&UI200+5V(b)UIUO第48頁/共8

33、3頁第四十八頁，共83頁。 2. 三態(tài)門 普通TTL門的輸出只有兩種狀態(tài)邏輯 0 和邏輯 1，這兩種狀態(tài)都是低阻輸出。三態(tài)邏輯(TSL)輸出門除了具有這兩個(gè)狀態(tài)外， 還具有高阻輸出的第三狀態(tài)(或稱禁止?fàn)顟B(tài))，這時(shí)輸出端相當(dāng)于懸空(xunkng)。圖3-17(a)是一種三態(tài)與非門的電路圖， 其符號(hào)如圖3 - 17(b)所示。從電路圖中看出，它由兩部分組成。上半部分是三輸入與非門，下半部為控制部分，是一個(gè)快速非門，控制輸入端為G，其輸出F一方面接到與非門的一個(gè)輸入端，另一方面通過二極管VD1和與非門的V3管基極相連。 第49頁/共83頁第四十九頁，共83頁。圖 3-17 三態(tài)與非門電路(dinl)

34、、符號(hào)及真值表 (a)AFUCCV4V5VD1V3V2V1BR1R3R5R4FVD2V8V7V6GABAB&GFGF(b)(c)GA BF1 000001010011高阻1110R2ENV9第50頁/共83頁第五十頁，共83頁。 當(dāng)G=0時(shí)，V7、V8管截止(jizh)，F(xiàn)輸出高電位，二極管VD截止(jizh)，它對(duì)與非門不起作用，這時(shí)三態(tài)門和普通與非門一樣，F(xiàn) =AB。 當(dāng)G=1時(shí)，V7、V8飽和，F(xiàn)輸出低電位，這時(shí)因V1的一個(gè)輸入為低，使V2、V5截止(jizh)，同時(shí)因F=0，VD1導(dǎo)通，使Uc2被鉗制在1V左右，致使V4也截止(jizh)。這樣V4、V5都截止(jizh)， 輸

35、出端呈現(xiàn)高阻抗，相當(dāng)于懸空或斷路狀態(tài)。該電路的真值表如圖3-17(c)所示。 三態(tài)門有兩種控制模式：一種是控制端G為低電平時(shí)，三態(tài)門工作，G為高電平時(shí)禁止，如圖3-18(a)所示；另一種是控制端G為高電平時(shí)三態(tài)門工作，G為低電平時(shí)禁止，如圖3-18(b)所示。 第51頁/共83頁第五十一頁，共83頁。圖 3-18 各種( zhn)三態(tài)邏輯門的符號(hào) AGF1ENABGF&ENABGF&EN三態(tài)緩沖門三態(tài)與門三態(tài)與非門AGF1EN三態(tài)倒相門(a)AGF1ENABGF&ENABGF&EN三態(tài)緩沖門三態(tài)與門三態(tài)與非門AGF1EN三態(tài)倒相門(b)第52頁/共83頁第五十二

36、頁，共83頁。 三態(tài)門的主要用途是可以實(shí)現(xiàn)在同一個(gè)公用(gngyng)通道上輪流傳送n個(gè)不同的信息，如圖3-19(a)所示，這個(gè)公共通道通常稱為總線，各個(gè)三態(tài)門可以在控制信號(hào)的控制下與總線相連或脫離。 掛接總線的三態(tài)門任何時(shí)刻只能有一個(gè)控制端有效，即一個(gè)門傳輸數(shù)據(jù)，因此特別適用于將不同的輸入數(shù)據(jù)分時(shí)傳送給總線的情況。 也可以利用三態(tài)門實(shí)現(xiàn)雙向傳輸，如圖3-19(b)所示。當(dāng)G=0時(shí)，1門工作，2門禁止，數(shù)據(jù)從A傳送到B；當(dāng)G=1時(shí)，1門禁止，2門工作，數(shù)據(jù)可以從B傳送到A。 第53頁/共83頁第五十三頁，共83頁。圖 3-19 三態(tài)門應(yīng)用(yngyng) (b)A11G1A21G2數(shù)據(jù)線(a)

37、An1Gn12GAB第54頁/共83頁第五十四頁，共83頁。3.3 MOS集成(j chn)邏輯門 1. 電路結(jié)構(gòu)及工作原理 CMOS反相器電路如圖3-20(a)所示，它由兩個(gè)增強(qiáng)型MOS場效應(yīng)管組成，其中V1為NMOS管，稱驅(qū)動(dòng)管，V2為PMOS管，稱負(fù)載管。圖3-20(b)是CMOS反相器的簡化電路。 NMOS管的柵源開啟電壓UTN為正值，PMOS管的柵源開啟電壓是負(fù)值，其數(shù)值(shz)范圍在25V之間。為了使電路能正常工作，要求電源電壓UDD(UTN+|UTP|)。UDD可在318V之間工作，其適用范圍較寬。 第55頁/共83頁第五十五頁，共83頁。圖 3-20 CMOS反相器 UDDU

38、OUIV2(P溝道)V1(N溝道)(a)UDDUOUIV2V1(b)第56頁/共83頁第五十六頁，共83頁。 當(dāng)UI=UIL=0V時(shí)，UGS1=0，因此V1管截止，而此時(shí)|UGS2|UTP|，所以V2導(dǎo)通，且導(dǎo)通內(nèi)阻(ni z)很低，所以UO=UOHUDD， 即輸出為高電平。 當(dāng)UI=UIH=UDD時(shí)，UGS1=UDDUTN，V1導(dǎo)通，而UGS2=0|UTP|，因此V2截止。此時(shí)UO=UOL0，即輸出為低電平。 可見，CMOS反相器實(shí)現(xiàn)了邏輯非的功能。 CMOS反相器在工作時(shí)，由于在靜態(tài)下UI無論是高電平還是低電平，V1和V2中總有一個(gè)截止，且截止時(shí)阻抗極高， 流過V1和V2的靜態(tài)電流很小，因

39、此CMOS反相器的靜態(tài)功耗非常低，這是CMOS電路最突出的優(yōu)點(diǎn)。 第57頁/共83頁第五十七頁，共83頁。 2. CMOS反相器的主要特性 CMOS反相器的電壓傳輸特性如圖3-21所示。該特性曲線大致(dzh)分為AB、 BC、 CD三個(gè)階段。 AB段：UIUTN輸入低電平時(shí)，UGS1UTN, |UGS2|UTP|， 故V1截止，V2導(dǎo)通，UO=UOHUDD，輸出高電平。 CD段：UIUDD-|UTP|輸入為高電平，V1導(dǎo)通，而|UGS2|UTP|，故V2截止，所以UO=UOL0，輸出低電平。 第58頁/共83頁第五十八頁，共83頁。圖 3-21 CMOS反相器的電壓傳輸(chun sh)特性

40、 UIUOUDDA BUDD21UTNUTPUDD21UDD0DC第59頁/共83頁第五十九頁，共83頁。 BC段：UTNUI(UDD-|UTP|)，此時(shí)由于UGS1UTN，UGS2|UTP|，故V1、V2均導(dǎo)通。若V1、V2的參數(shù)對(duì)稱，則UI=1/2UDD時(shí)兩管導(dǎo)通內(nèi)阻相等，UO=1/2UDD。因此，CMOS反相器的閾值電壓為UT1/2UDD。BC段特性曲線很陡，可見CMOS反相器的傳輸特性接近(jijn)理想開關(guān)特性， 因而其噪聲容限大，抗干擾能力強(qiáng)。 CMOS反相器的電流傳輸特性如圖3-22所示，在AB段由于V1截止(jizh)，阻抗很高，所以流過V1和V2的漏電流幾乎為0。 在CD段V

41、2截止(jizh)，阻抗很高，所以流過V1和V2的漏電流也幾乎為0。只有在BC段，V1和V2均導(dǎo)通時(shí)才有電流iD流過V1和V2，并且在UI=1/2UDD附近，iD最大。 第60頁/共83頁第六十頁，共83頁。 圖 3-22 CMOS反相器的電流(dinli)傳輸特性UIiDABUTNUTPUDD21UDD0CD第61頁/共83頁第六十一頁，共83頁。 從以上分析看出，CMOS電路有以下特點(diǎn)： 靜態(tài)功耗低。CMOS反相器穩(wěn)定工作時(shí)總是有一個(gè)MOS管處于截止?fàn)顟B(tài)，流過的電流為極小的漏電流，因而靜態(tài)功耗很低，有利于提高集成度。 抗干擾能力強(qiáng)。由于其閾值電壓UT=1/2UDD，在輸入信號(hào)變化時(shí)，過渡區(qū)

42、變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等(xingdng)。約為0.45UDD。同時(shí)，為了提高CMOS門電路的抗干擾能力，還可以通過適當(dāng)提高UDD的方法來實(shí)現(xiàn)。這在TTL電路中是辦不到的。 第62頁/共83頁第六十二頁，共83頁。 電源電壓工作范圍寬，電源利用率高。標(biāo)準(zhǔn)CMOS電路的電源電壓范圍很寬，可在318V范圍內(nèi)工作。當(dāng)電源電壓變化時(shí)，與電壓傳輸特性有關(guān)的參數(shù)基本上都與電源電壓呈線性關(guān)系。CMOS反相器的輸出電壓擺幅大，UOH=UDD, UOL=0V，因此電源利用率很高。 CMOS非門傳輸延遲較大，且它們均與電源電壓有關(guān)。 表3-2列出了溫度為25、負(fù)載電容為50pF時(shí)，不同

43、電源電壓下CMOS非門的傳輸延遲和功耗(n ho)。由表可見，電源電壓越高，CMOS電路的傳輸延遲越小，功耗(n ho)越大。 第63頁/共83頁第六十三頁，共83頁。表 3-2 CMOS非門的延遲和功耗與電源(dinyun)電壓的關(guān)系 電源電壓/V 51015傳輸延遲/ns每門 503020功耗/mW每門 0.50.82第64頁/共83頁第六十四頁，共83頁。邏輯(lu j)門 在CMOS反相器的基礎(chǔ)上可以構(gòu)成各種CMOS邏輯(lu j)門。圖3-23是CMOS與非門電路，它由四個(gè)MOS管組成。V1、V2為兩只串聯(lián)的NMOS管，V3、V4為兩只并聯(lián)的PMOS管。當(dāng)輸入A、B中有一個(gè)或者兩個(gè)均

44、為低電平時(shí)，V1、 V2中有一個(gè)或兩個(gè)截止，輸出UO總為高電平。只有當(dāng)A、 B均為高電平輸入時(shí)，輸出UO(F)才為低電平。設(shè)高電平為邏輯(lu j) 1，低電平為邏輯(lu j) 0，則輸出F和輸入A、 B之間是與非關(guān)系，即F=AB 第65頁/共83頁第六十五頁，共83頁。圖 3-23 CMOS與非門 UDDFV4(P)V2(N)V1(N)V3(P)AB第66頁/共83頁第六十六頁，共83頁。圖 3-24 CMOS或非門 UDDFV4(P)V2(N)V1(N)V3(P)AB第67頁/共83頁第六十七頁，共83頁。傳輸(chun sh)門 圖 3-25 CMOS傳輸門(a) 電路(dinl)結(jié)構(gòu)

45、； (b) 邏輯符號(hào) CCV2V1UI/UOUO/UIUDD(a)TGUI/UOUO/UICC(b)第68頁/共83頁第六十八頁，共83頁。圖 3-26 CMOS傳輸門中兩個(gè)MOS管的工作(gngzu)狀態(tài) CCUIUOUDDRLUOUICD1S1RLV1UOUIRLV2S2D2C第69頁/共83頁第六十九頁，共83頁。 當(dāng)在控制端C加0V，在C端加UDD時(shí)，只要輸入信號(hào)的變化范圍不超出0UDD，則V1和V2同時(shí)截止，輸入與輸出之間呈高阻態(tài)(109)，傳輸門截止。 反之，若C=UDD，C=0V，而且在RL遠(yuǎn)大于V1、V2的導(dǎo)通電阻的情況下，則當(dāng)0UIUDD-UTN時(shí)V1將導(dǎo)通，而當(dāng)|UTP|U

46、IUDD時(shí)V2導(dǎo)通。因此，UI在0UDD之間變化時(shí)，V1和V2至少有一個(gè)是導(dǎo)通的，使UI與UO兩端之間呈低阻態(tài)(小于1k)，傳輸門導(dǎo)通。 由于V1、V2管的結(jié)構(gòu)形式(xngsh)是對(duì)稱的，即漏極和源極可互換使用，因而CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可以互易使用。 第70頁/共83頁第七十頁，共83頁。 傳輸門的一個(gè)重要用途是作模擬開關(guān)，它可以用來傳輸連續(xù)(linx)變化的模擬電壓信號(hào)。 模擬開關(guān)的基本電路由CMOS傳輸門和一個(gè)CMOS反相器組成，如圖3-27所示。當(dāng)C=1時(shí)，開關(guān)接通，C=0時(shí)，開關(guān)斷開，因此只要一個(gè)控制電壓即可工作。和CMOS傳輸門一樣，模擬開關(guān)也是雙向器件。

47、 圖 3-27 CMOS雙向模擬開關(guān)(kigun)(a) 電路結(jié)構(gòu)； (b) 邏輯符號(hào) UI/UOUO/UISWUI/UOUO/UIC(b)TG1C(a)第71頁/共83頁第七十一頁，共83頁。邏輯(lu j)門系列CMOS邏輯(lu j)門器件有三大系列： 4000系列。 74C系列。 硅-氧化鋁系列。 第72頁/共83頁第七十二頁，共83頁。表 3-3 4000B系列部分(b fen)器件 編編 號(hào)號(hào) 說說 明明 CD4001B CD4002B CD4011B CD4012B CD4030B CD4050B CD4066B CD4069B CD4085B 四2輸入或非門 二4輸入或非門 四2輸入與非門 二4輸入與非門 四2輸入異或門 六緩沖器 六雙向模擬開關(guān) 六反相器二2-2與或非門 第73頁/共83頁第七十三頁，共83頁。表 3-4 各系列(xli)CMOS電路的技術(shù)參數(shù)邏輯系列 電源電壓/V 功耗/mW每門 傳輸延遲/ns每門 4000B 74HC/HCT