計(jì)算機(jī)組成原理第六章 總線(xiàn)系統(tǒng)

1、1第六章第六章 總線(xiàn)系統(tǒng)總線(xiàn)系統(tǒng)2本章內(nèi)容本章內(nèi)容本章首先講述總線(xiàn)系統(tǒng)的一些基本概念和基本技術(shù)，在此基礎(chǔ)上，具體介紹當(dāng)前實(shí)用的PCI總線(xiàn)和正在流行的InfiniBand標(biāo)準(zhǔn)。6.1 總線(xiàn)的概念和結(jié)構(gòu)形態(tài)6.2 總線(xiàn)接口6.3 總線(xiàn)的仲裁6.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式6.5 HOST總線(xiàn)和PCI總線(xiàn)6,6 InfiniBand標(biāo)準(zhǔn)36.1總線(xiàn)的概念和結(jié)構(gòu)形態(tài)總線(xiàn)的概念和結(jié)構(gòu)形態(tài)l總線(xiàn)的基本概念l總線(xiàn)的連接方式l總線(xiàn)的內(nèi)部結(jié)構(gòu)l總線(xiàn)結(jié)構(gòu)實(shí)例46.1.16.1.1總線(xiàn)的基本概念總線(xiàn)的基本概念l數(shù)字計(jì)算機(jī)是由若干系統(tǒng)功能部件構(gòu)成的，這些系統(tǒng)功能部件在一起工作才能形成一個(gè)完整的計(jì)算機(jī)系統(tǒng)。l總線(xiàn)定義：計(jì)

2、算機(jī)的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總線(xiàn)。 56.1.16.1.1總線(xiàn)的基本概念總線(xiàn)的基本概念l總線(xiàn)是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助于總線(xiàn)連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。 66.1.16.1.1總線(xiàn)的基本概念總線(xiàn)的基本概念l總線(xiàn)可分為以下幾類(lèi)： l內(nèi)部總線(xiàn)：CPU內(nèi)部連接各寄存器及運(yùn)算器部件之間的總線(xiàn)。 l系統(tǒng)總線(xiàn)：外部總線(xiàn)。CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線(xiàn)。 lI/O總線(xiàn)：中低速I(mǎi)/O設(shè)備相互連接的總線(xiàn)。 7CLACLAADD 3

3、0STA 40NOPJMP 21000 006000 00420212223243040ALU000 021000 030ADD 30CLA指令譯碼器操作控制器時(shí)序產(chǎn)生器程序計(jì)數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線(xiàn)ABUS數(shù)據(jù)總線(xiàn)DBUSSTA 40+1000 004000 00686.1.16.1.1總線(xiàn)的基本概念總線(xiàn)的基本概念l總線(xiàn)的特性可分為：物理特性、功能特性、電氣特性、時(shí)間特性。l物理特性：總線(xiàn)的物理連接方式（根數(shù)、插頭、插座形狀，引腳排列方式）l功能特性：每根線(xiàn)的功能l電氣特性：每根線(xiàn)上信號(hào)的傳遞方向及有效電平范圍。l時(shí)間特性：規(guī)定了每根總

4、線(xiàn)在什么時(shí)間有效。96.1.16.1.1總線(xiàn)的基本概念總線(xiàn)的基本概念l相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的,但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因何在呢?l為了使不同廠家生產(chǎn)的相同功能部件可以互換使用，就需要進(jìn)行系統(tǒng)總線(xiàn)的標(biāo)準(zhǔn)化工作。目前，已經(jīng)出現(xiàn)了很多總線(xiàn)標(biāo)準(zhǔn)，如PCI、ISA等。 l采用標(biāo)準(zhǔn)總線(xiàn)的優(yōu)點(diǎn)l簡(jiǎn)化系統(tǒng)設(shè)計(jì)l簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)可靠性l便于系統(tǒng)的擴(kuò)充和更新106.1.16.1.1總線(xiàn)的基本概念總線(xiàn)的基本概念l總線(xiàn)帶寬：總線(xiàn)本身所能達(dá)到的最高傳輸速率。 l一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)l如S100為8位，ISA為16位，EISA為32

5、位，PCI-2可達(dá)64位。l總線(xiàn)寬度總線(xiàn)寬度不會(huì)超過(guò)微處理器外部數(shù)據(jù)總線(xiàn)的寬度。11【例1】（1）某總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線(xiàn)周期等于一個(gè)總線(xiàn)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為33MHz，總線(xiàn)帶寬是多少?（2）如果一個(gè)總線(xiàn)周期中并行傳送64位數(shù)據(jù)，總線(xiàn)時(shí)鐘頻率升為66MHz，總線(xiàn)帶寬是多少?解：（1）設(shè)總線(xiàn)帶寬用Dr表示，總線(xiàn)時(shí)鐘周期用T=1/f表示，一個(gè)總線(xiàn)周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D（1/T）=Df=4B33106/s=132MB/s（2）64位=8BDr=Df=8B66106/s=528MB/s126.1.2 總線(xiàn)的連接方式總線(xiàn)的連接方式l總

6、線(xiàn)的排列以及與其它各類(lèi)部件的連接方式影響計(jì)算機(jī)系統(tǒng)性能l單總線(xiàn)結(jié)構(gòu)l多總線(xiàn)結(jié)構(gòu)13CPU主存設(shè)備接口設(shè)備 系統(tǒng)總線(xiàn)適配器設(shè)備6.1.2 總線(xiàn)的連接方式總線(xiàn)的連接方式l適配器（接口）：實(shí)現(xiàn)高速適配器（接口）：實(shí)現(xiàn)高速CPU與低速外設(shè)與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。和外設(shè)之間的所有數(shù)據(jù)傳送和控制。 146.1.2總線(xiàn)的連接方式 l單總線(xiàn)：使用一條單一的系統(tǒng)總線(xiàn)來(lái)連接單總線(xiàn)：使用一條單一的系統(tǒng)總線(xiàn)來(lái)連接CPUCPU、內(nèi)存和內(nèi)存和I/OI/O設(shè)備。設(shè)備。 156.1.2總線(xiàn)的連接方式l單總線(xiàn)結(jié)構(gòu)特點(diǎn)： 在單總線(xiàn)結(jié)

7、構(gòu)中，要求連接到總線(xiàn)上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線(xiàn)時(shí)，能迅速獲得總線(xiàn)控制權(quán)；而當(dāng)不再使用總線(xiàn)時(shí)，能迅速放棄總線(xiàn)控制權(quán)。否則，由于一條總線(xiàn)由多種功能部件共用，可能導(dǎo)致很大的時(shí)間延遲。系統(tǒng)總線(xiàn)含系統(tǒng)總線(xiàn)含DBUSDBUS，ABUSABUS，CBUSCBUS特點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，易于擴(kuò)充特點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，易于擴(kuò)充; ; 多部件共用一根總線(xiàn)，分時(shí)工作多部件共用一根總線(xiàn)，分時(shí)工作, ,傳輸效率較低傳輸效率較低。16單總線(xiàn)速度瓶頸單總線(xiàn)速度瓶頸176.1.2總線(xiàn)的連接方式l多總線(xiàn)：在CPU、主存、I/O之間互聯(lián)采用多條總線(xiàn)。如圖所示。l186.1.2總線(xiàn)的連接方式l高速的CPU總線(xiàn)：CPU和

8、cache之間采用l系統(tǒng)總線(xiàn)：主存連在其上。l高速總線(xiàn)上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤(pán)驅(qū)動(dòng)器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線(xiàn)通過(guò)擴(kuò)充總線(xiàn)接口與擴(kuò)充總線(xiàn)相連，擴(kuò)充總線(xiàn)上可以連接串行方式工作的I/O設(shè)備。l通過(guò)橋CPU總線(xiàn)、系統(tǒng)總線(xiàn)和高速總線(xiàn)彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。l多總線(xiàn)結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線(xiàn)上同時(shí)進(jìn)行工作，以提高總線(xiàn)的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線(xiàn)。196.1.3總線(xiàn)的內(nèi)部結(jié)構(gòu)l早期總線(xiàn)的內(nèi)部結(jié)構(gòu)如圖所示，它實(shí)際上是處理器

9、芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡(jiǎn)單的總線(xiàn)一般也由50100條線(xiàn)組成，這些線(xiàn)按其功能可分為三類(lèi)：地址線(xiàn)、數(shù)據(jù)線(xiàn)和控制線(xiàn)。206.1.3總線(xiàn)的內(nèi)部結(jié)構(gòu)早期總線(xiàn)結(jié)構(gòu)的不足之處在于：lCPU是總線(xiàn)上惟一的主控者。即使后來(lái)增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿(mǎn)足多CPU環(huán)境的要求。l總線(xiàn)信號(hào)是CPU引腳信號(hào)的延伸，故總線(xiàn)結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。21l當(dāng)代流行的總線(xiàn)內(nèi)部結(jié)構(gòu)226.1.4總線(xiàn)的內(nèi)部結(jié)構(gòu)l由地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)組成。其結(jié)構(gòu)與簡(jiǎn)單總線(xiàn)相似，但一般是32條地址線(xiàn)，32或64條數(shù)據(jù)線(xiàn)。為了減少布線(xiàn)，64位數(shù)據(jù)的低32位數(shù)據(jù)線(xiàn)常常和地址線(xiàn)

10、采用多路復(fù)用方式。l仲裁總線(xiàn)：包括總線(xiàn)請(qǐng)求線(xiàn)和總線(xiàn)授權(quán)線(xiàn)。l中斷和同步總線(xiàn)：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線(xiàn)和中斷認(rèn)可線(xiàn)。l公用線(xiàn)：包括時(shí)鐘信號(hào)線(xiàn)、電源線(xiàn)、地線(xiàn)、系統(tǒng)復(fù)位線(xiàn)以及加電或斷電的時(shí)序信號(hào)線(xiàn)等。236.1.5總線(xiàn)結(jié)構(gòu)實(shí)例l大多數(shù)計(jì)算機(jī)采用了分層次的多總線(xiàn)結(jié)構(gòu)。l右圖它是一個(gè)三層次的多總線(xiàn)結(jié)構(gòu)即有CPU總線(xiàn)、PCI總線(xiàn)和ISA總線(xiàn)。246.1.5總線(xiàn)結(jié)構(gòu)實(shí)例 lPentium機(jī)的總線(xiàn)結(jié)構(gòu)分為三層：CPU總線(xiàn)、PCI總線(xiàn)和ISA總線(xiàn)。 CPUCPUPCIPCIISAISA北北橋橋南南橋橋25PCIPCI（Peripheral Component InterconnectPerip

11、heral Component Interconnect）l是美國(guó)SIG （即美國(guó)計(jì)算機(jī)協(xié)會(huì)專(zhuān)業(yè)集團(tuán)）推出的新一代3264位總線(xiàn)l頻率為3366MHz，數(shù)據(jù)傳輸率為132528MB/s。 l由于很多用戶(hù)還在使用ISA總線(xiàn)或EISA總線(xiàn)接口卡，大多數(shù)586系列主板仍保留了EISA總線(xiàn)。 26PCIPCI總線(xiàn)特點(diǎn)總線(xiàn)特點(diǎn)1.1.允許智能設(shè)備在適當(dāng)?shù)臅r(shí)候取得允許智能設(shè)備在適當(dāng)?shù)臅r(shí)候取得總線(xiàn)控制權(quán)總線(xiàn)控制權(quán)以加以加速數(shù)據(jù)傳輸和對(duì)高度專(zhuān)門(mén)化任務(wù)的支持速數(shù)據(jù)傳輸和對(duì)高度專(zhuān)門(mén)化任務(wù)的支持2.2.支持猝發(fā)傳輸模式。在這種模式下，支持猝發(fā)傳輸模式。在這種模式下，PCIPCI能在極短能在極短時(shí)間內(nèi)發(fā)送大量數(shù)據(jù)，特

12、別適合于圖象快速顯示時(shí)間內(nèi)發(fā)送大量數(shù)據(jù)，特別適合于圖象快速顯示3.3.設(shè)有特別的緩存，實(shí)現(xiàn)外設(shè)與設(shè)有特別的緩存，實(shí)現(xiàn)外設(shè)與CPUCPU隔離，外設(shè)或隔離，外設(shè)或CPUCPU的單獨(dú)升級(jí)都不會(huì)帶來(lái)問(wèn)題的單獨(dú)升級(jí)都不會(huì)帶來(lái)問(wèn)題4.4.同步時(shí)序、集中式仲裁同步時(shí)序、集中式仲裁27ISA/EISAlISA是IBM為286計(jì)算機(jī)制定的工業(yè)標(biāo)準(zhǔn)總線(xiàn)l寬度是16位，頻率為8MHz。 lEISA是為32位中央處理器（386、486、586等等）設(shè)計(jì)的l包括ISA總線(xiàn)的所有性能l把總線(xiàn)寬度從16位擴(kuò)展到32位、總線(xiàn)頻率從8.3MHz提高到16MHz286.2 總線(xiàn)接口總線(xiàn)接口6.2.16.2.1、信息的傳送方式、信

13、息的傳送方式 l計(jì)算機(jī)系統(tǒng)中，傳輸信息基本有三種方式：l串行傳送l并行傳送l分時(shí)傳送l出于速度和效率上的考慮，系統(tǒng)總線(xiàn)上傳送的信息必須采用并行傳送方式。分時(shí)傳送即總線(xiàn)的分時(shí)復(fù)用。 29信息傳送方式信息傳送方式l串行傳送l并行傳送l串并行傳送301、串行傳送、串行傳送并并- -串轉(zhuǎn)換串轉(zhuǎn)換串串- -并轉(zhuǎn)換并轉(zhuǎn)換發(fā)送部件發(fā)送部件接收部件接收部件0000010100000101T1T2T3T4T5T6T7T8低位高位位時(shí)間位時(shí)間傳送脈沖傳送脈沖1010000031串行傳送串行傳送l一條傳輸線(xiàn)l每次一位,l先低位,后高位.l同步- “位時(shí)間”l成本低,速度慢.322、并行傳送、并行傳送發(fā)送發(fā)送部件部件

14、低位高位1接收接收部件部件01000000 每位數(shù)據(jù)一條傳輸線(xiàn),并行傳送.采用電位傳送.傳送速度快.336.2 總線(xiàn)接口總線(xiàn)接口l并行傳送l每一數(shù)據(jù)位需要一條傳輸線(xiàn)，一般采用電位傳送。 3、分時(shí)傳送l總線(xiàn)復(fù)用或是共享總線(xiàn)的部件分時(shí)使用總線(xiàn)。 346.2 總線(xiàn)接口總線(xiàn)接口6.2.26.2.2、總線(xiàn)接口的基本概念、總線(xiàn)接口的基本概念 l接口是CPU和主存、外設(shè)之間通過(guò)總線(xiàn)進(jìn)行連接的邏輯部件。356.2 總線(xiàn)接口總線(xiàn)接口l接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷。 l一個(gè)適配器的兩個(gè)接口：一個(gè)同系統(tǒng)總線(xiàn)相連，采用并行方式，另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。 36【例例2

15、】利用串行方式傳送字符，每秒鐘傳送利用串行方式傳送字符，每秒鐘傳送的比特（的比特（bit）位數(shù)常稱(chēng)為波特率。假設(shè)數(shù)據(jù)傳）位數(shù)常稱(chēng)為波特率。假設(shè)數(shù)據(jù)傳送速率是送速率是120個(gè)字符個(gè)字符/秒，每一個(gè)字符格式規(guī)定秒，每一個(gè)字符格式規(guī)定包含包含10個(gè)比特位（起始位、停止位、個(gè)比特位（起始位、停止位、8個(gè)數(shù)據(jù)個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少位），問(wèn)傳送的波特率是多少?每個(gè)比特位占每個(gè)比特位占用的時(shí)間是多少用的時(shí)間是多少?解：波特率為：10位120/秒=1200波特每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)：Td=1/1200=0.83310-3s=0.833ms376.3 總線(xiàn)的仲裁總線(xiàn)的仲裁l連接到總線(xiàn)上

16、的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)，其中主方可以啟動(dòng)一個(gè)總線(xiàn)周期，而從方只能響應(yīng)主方請(qǐng)求。每次總線(xiàn)操作，只能有一個(gè)主方，但是可以有多個(gè)從方。 l為了解決多個(gè)功能模塊爭(zhēng)用總線(xiàn)的問(wèn)題，必須設(shè)置總線(xiàn)仲裁部件。 l總線(xiàn)占用期：主方持續(xù)控制總線(xiàn)的時(shí)間。 38總線(xiàn)的仲裁總線(xiàn)的仲裁l總線(xiàn)仲裁總線(xiàn)仲裁：對(duì)總線(xiàn)的使用進(jìn)行合理的分配和管理.l部件要使用總線(xiàn)進(jìn)行通信時(shí),要向控制部件發(fā)請(qǐng)求信號(hào).控制部件按各部件的優(yōu)先級(jí)來(lái)決定誰(shuí)使用總線(xiàn).l根據(jù)總線(xiàn)控制部件的位置,仲裁方式分為兩類(lèi):l集中式總線(xiàn)仲裁（常用）集中式總線(xiàn)仲裁（常用）l分布式總線(xiàn)仲裁分布式總線(xiàn)仲裁396.3.1集中式仲裁集中式仲裁l鏈?zhǔn)讲樵?xún)方式（串行鏈接方式）l計(jì)

17、數(shù)器定時(shí)查詢(xún)方式l獨(dú)立請(qǐng)求方式40鏈?zhǔn)讲樵?xún)方式鏈?zhǔn)讲樵?xún)方式中央仲裁器接口1接口2接口n BS BR BGBS-總線(xiàn)忙 BR-總線(xiàn)請(qǐng)求 BG-總線(xiàn)響應(yīng)請(qǐng)求（授權(quán)）通過(guò)接口的優(yōu)先級(jí)排隊(duì)電路來(lái)實(shí)現(xiàn). 離總線(xiàn)控制器越遠(yuǎn),優(yōu)先級(jí)越低.用線(xiàn)少-BG1根,易擴(kuò)充; 對(duì)響應(yīng)鏈的電路故障很敏感.總線(xiàn)41計(jì)數(shù)器定時(shí)查詢(xún)方式計(jì)數(shù)器定時(shí)查詢(xún)方式總線(xiàn)設(shè)備地址計(jì)數(shù)BRBS中央仲裁器接口1接口2接口nBS=0時(shí),計(jì)數(shù)器開(kāi)始計(jì)數(shù),計(jì)數(shù)值通過(guò)一組地址線(xiàn)發(fā)向各設(shè)備.各接口中的設(shè)備地址與計(jì)數(shù)值一致時(shí),該設(shè)備置“1”BS線(xiàn).線(xiàn)數(shù)為2n根.計(jì)數(shù)器的初值可用程序來(lái)設(shè)置.-各設(shè)備的優(yōu)先級(jí)可變.-靈活.42l 計(jì)數(shù)器定時(shí)查詢(xún)方式：總線(xiàn)上的任

18、一設(shè)備要求使用總線(xiàn)時(shí)，通過(guò)BR線(xiàn)發(fā)出總線(xiàn)請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線(xiàn)為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線(xiàn)發(fā)向各設(shè)備。43l 每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€(xiàn)上的計(jì)數(shù)值與請(qǐng)求總線(xiàn)的設(shè)備地址相一致時(shí)，該設(shè)備 置“1”BS線(xiàn)，獲得了總線(xiàn)使用權(quán)，此時(shí)中止計(jì)數(shù)查詢(xún)。 每次計(jì)數(shù)可以從“0”開(kāi)始，也可以從中止點(diǎn)開(kāi)發(fā)始。如果從“0”開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵?xún)法相同，優(yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線(xiàn)的優(yōu)級(jí)相等。44l 計(jì)數(shù)器的初值也可用程序來(lái)設(shè)計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置，這可以方便地改變優(yōu)先次序，置，這可以方便地改變優(yōu)先次序，但這種

19、靈活性是以增加線(xiàn)數(shù)為代價(jià)但這種靈活性是以增加線(xiàn)數(shù)為代價(jià)的?？煞奖愕母淖儍?yōu)先級(jí)。的?？煞奖愕母淖儍?yōu)先級(jí)。 45獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式l每一設(shè)備有一對(duì)BR和BG; 響應(yīng)速度高l控制靈活,優(yōu)先級(jí)可通過(guò)程序改變; 控制線(xiàn)數(shù)多.-2n根.總線(xiàn)BR1BR2BRnBG1BG2BGn中央仲裁器接口1接口2接口n466.3 總線(xiàn)的仲裁總線(xiàn)的仲裁l 在獨(dú)立請(qǐng)求方式中，每一個(gè)共享在獨(dú)立請(qǐng)求方式中，每一個(gè)共享總線(xiàn)的設(shè)備均有一對(duì)總線(xiàn)請(qǐng)求線(xiàn)總線(xiàn)的設(shè)備均有一對(duì)總線(xiàn)請(qǐng)求線(xiàn)BRi和和總線(xiàn)授權(quán)線(xiàn)總線(xiàn)授權(quán)線(xiàn)BGi。當(dāng)設(shè)備要求使用總線(xiàn)。當(dāng)設(shè)備要求使用總線(xiàn)時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)?？偩€(xiàn)時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。總線(xiàn)仲裁器中有一個(gè)

20、排隊(duì)電路，它根據(jù)一仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。476.3 總線(xiàn)的仲裁總線(xiàn)的仲裁l 獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢(xún)。其次，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢(xún)。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如固定，例如BR0優(yōu)先級(jí)最高，優(yōu)先級(jí)最高，BR1次次之之BRn最低；也可以通過(guò)程序來(lái)改變優(yōu)先最低；也可

21、以通過(guò)程序來(lái)改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。因此辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。因此當(dāng)代總線(xiàn)標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。當(dāng)代總線(xiàn)標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。486.3 總線(xiàn)的仲裁總線(xiàn)的仲裁6.3.2、分布式仲裁l分布式仲裁：不需要中央仲裁器，而是多個(gè)仲裁器競(jìng)爭(zhēng)使用總線(xiàn)。當(dāng)它們有總線(xiàn)請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線(xiàn)上，每個(gè)仲裁器將仲裁總線(xiàn)上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線(xiàn)上的號(hào)大，則它的總線(xiàn)請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線(xiàn)上。顯然，分布式仲裁是以?xún)?yōu)先級(jí)仲裁策略為基礎(chǔ)

22、。496.3 總線(xiàn)的仲裁總線(xiàn)的仲裁l分布式仲裁示意圖506.3 總線(xiàn)的仲裁總線(xiàn)的仲裁（1）所有參與本次競(jìng)爭(zhēng)的各主設(shè)備將設(shè)備競(jìng)爭(zhēng)號(hào)CN取反后打到仲裁總線(xiàn)AB上，以實(shí)現(xiàn)“線(xiàn)或”邏輯。AB線(xiàn)低電平時(shí)表示至少有一個(gè)主設(shè)備的CNi為1，AB線(xiàn)高電平時(shí)表示所有主設(shè)備的CNi為0。（2）競(jìng)爭(zhēng)時(shí)CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進(jìn)行，只有上一位競(jìng)爭(zhēng)得勝者Wi+1位為1。當(dāng)CNi=1，或CNi=0且ABi為高電平時(shí)，才使Wi位為1。若Wi=0時(shí)，將一直向下傳遞，使其競(jìng)爭(zhēng)號(hào)后面的低位不能送上AB線(xiàn)。（3）競(jìng)爭(zhēng)不到的設(shè)備自動(dòng)撤除其競(jìng)爭(zhēng)號(hào)。在競(jìng)爭(zhēng)期間，由于W位輸入的作用，各設(shè)備在其內(nèi)

23、部的CN線(xiàn)上保留其競(jìng)爭(zhēng)號(hào)并不破壞AB線(xiàn)上的信息。（4）由于參加競(jìng)爭(zhēng)的各設(shè)備速度不一致，這個(gè)比較過(guò)程反復(fù)（自動(dòng)）進(jìn)行，才有最后穩(wěn)定的結(jié)果。競(jìng)爭(zhēng)期的時(shí)間要足夠，保證最慢的設(shè)備也能參與競(jìng)爭(zhēng)。516.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式一、總線(xiàn)定時(shí)l總線(xiàn)的信息傳送過(guò)程：請(qǐng)求總線(xiàn)、總線(xiàn)仲裁、尋址、信息傳送、狀態(tài)返回。 l定時(shí)：事件出現(xiàn)在總線(xiàn)上的時(shí)序關(guān)系。 l同步定時(shí)：l異步定時(shí)：526.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式1、同步定時(shí)53同步定時(shí)同步定時(shí)l又稱(chēng)無(wú)應(yīng)答定時(shí)。l事件出現(xiàn)在總線(xiàn)的時(shí)刻是由總線(xiàn)時(shí)鐘信號(hào)來(lái)確定，所有的事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿，大多數(shù)事件只占據(jù)一個(gè)時(shí)鐘周

24、期l采用公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)送或者接受信息都由統(tǒng)一時(shí)鐘來(lái)規(guī)定，因此同步定時(shí)具有較高的數(shù)據(jù)傳輸頻率l適合于總線(xiàn)長(zhǎng)度短，各功能模塊存取時(shí)間相差不大的情況。必須按最慢的設(shè)備定時(shí)546.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式2、異步定時(shí)55異步定時(shí)異步定時(shí)l又稱(chēng)應(yīng)答定時(shí)，后一事件出現(xiàn)在總線(xiàn)上的時(shí)刻取決于前一事件的出現(xiàn)，建立在應(yīng)答和互鎖機(jī)制基礎(chǔ)上，l不需公共時(shí)鐘信號(hào)；l總線(xiàn)周期長(zhǎng)度可變，快、慢速設(shè)備可連到同一總線(xiàn)上。56【例3】某CPU采用集中式仲裁方式，使用獨(dú)立請(qǐng)求與菊花鏈查詢(xún)相結(jié)合的二維總線(xiàn)控制結(jié)構(gòu)。每一對(duì)請(qǐng)求線(xiàn)BRi和授權(quán)線(xiàn)BGi組成一對(duì)菊花鏈查詢(xún)電路。每一根請(qǐng)求線(xiàn)可以被若

25、干個(gè)傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時(shí)通過(guò)BRi線(xiàn)向仲裁器發(fā)出請(qǐng)求，對(duì)應(yīng)的BGi線(xiàn)則串行查詢(xún)每個(gè)設(shè)備，從而確定哪個(gè)設(shè)備享有總線(xiàn)控制權(quán)。請(qǐng)分析說(shuō)明圖6.14所示的總線(xiàn)仲裁時(shí)序圖57解：從時(shí)序圖看出，該總線(xiàn)采用異步定時(shí)協(xié)議。l當(dāng)某個(gè)設(shè)備請(qǐng)求使用總線(xiàn)時(shí)，在該設(shè)備所屬的請(qǐng)求線(xiàn)上發(fā)出申請(qǐng)信號(hào)BRi（1）。lCPU按優(yōu)先原則同意后給出授權(quán)信號(hào)BGi作為回答（2）。lBGi鏈?zhǔn)讲樵?xún)各設(shè)備，并上升從設(shè)備回答SACK信號(hào)證實(shí)已收到BGi信號(hào)（3）。lCPU接到SACK信號(hào)后下降BG作為回答（4）。58l在總線(xiàn)“忙”標(biāo)志BBSY為“0”情況該設(shè)備上升BBSY，表示該設(shè)備獲得了總線(xiàn)控制權(quán)，成為控制總線(xiàn)的主

26、設(shè)備（5）。l在設(shè)備用完總線(xiàn)后，下降BBSY和SACK（6）l釋放總線(xiàn)。l在上述選擇主設(shè)備過(guò)程中，可能現(xiàn)行的主從設(shè)備正在進(jìn)行傳送。此時(shí)需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降BBSY信號(hào)后（7），新的主設(shè)備才能上升BBSY，獲得總線(xiàn)控制權(quán)。596.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式二、總線(xiàn)數(shù)據(jù)傳送模式l讀、寫(xiě)操作讀、寫(xiě)操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫(xiě)操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個(gè)總線(xiàn)周期發(fā)出命令和從方地址，經(jīng)過(guò)一定的延時(shí)再開(kāi)始數(shù)據(jù)傳送總線(xiàn)周期。為了提高總線(xiàn)利用率，減少延時(shí)損失，主方完成尋址總線(xiàn)周期后可讓出總線(xiàn)控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新

27、競(jìng)爭(zhēng)總線(xiàn)，完成數(shù)據(jù)傳送總線(xiàn)周期。606.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式l塊傳送操作塊傳送操作：只需給出塊的起始地址，然后對(duì)固定塊長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭?。?duì)于CPU（主方）存儲(chǔ)器（從方）而言的塊傳送，常稱(chēng)為猝發(fā)式傳送，其塊長(zhǎng)一般固定為數(shù)據(jù)線(xiàn)寬度（存儲(chǔ)器字長(zhǎng)）的4倍。例如一個(gè)64位數(shù)據(jù)線(xiàn)的總線(xiàn)，一次猝發(fā)式傳送可達(dá)256位。這在超標(biāo)量流水中十分有用。616.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式l寫(xiě)后讀、讀修改寫(xiě)操作寫(xiě)后讀、讀修改寫(xiě)操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進(jìn)行先寫(xiě)后讀操作，或進(jìn)行先讀后寫(xiě)操作。前者用于校驗(yàn)?zāi)康?，后者用于多道?/p>

28、序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。這兩種操作和猝發(fā)式操作一樣，主方掌管總線(xiàn)直到整個(gè)操作完成。626.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式l廣播、廣集操作廣播、廣集操作：一般而言，數(shù)據(jù)傳送只在一個(gè)主方和一個(gè)從方之間進(jìn)行。但有的總線(xiàn)允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫(xiě)操作，這種操作稱(chēng)為廣播。與廣播相反的操作稱(chēng)為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線(xiàn)上完成AND或OR操作，用以檢測(cè)多個(gè)中斷源。636.4總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式l演示過(guò)程646.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)6.5.1、多總線(xiàn)結(jié)構(gòu)l如圖，典型的多總線(xiàn)結(jié)構(gòu)框圖。實(shí)際上，這也是高檔PC機(jī)和服務(wù)器的主板總線(xiàn)框圖

29、。656.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)lHOST總線(xiàn)：該總線(xiàn)有CPU總線(xiàn)、系統(tǒng)總線(xiàn)、主存總線(xiàn)、前端總線(xiàn)等多種名稱(chēng)，各自反映了總線(xiàn)功能的一個(gè)方面。這里稱(chēng)“宿主”總線(xiàn)，也許更全面，因?yàn)镠OST總線(xiàn)不僅連接主存，還可以連接多個(gè)CPU。lHOST總線(xiàn)：連接“北橋”芯片與CPU之間的信息通路，它是一個(gè)64位數(shù)據(jù)線(xiàn)和32位地址線(xiàn)的同步總線(xiàn)。32位的地址線(xiàn)可支持處理器4GB的存儲(chǔ)尋址空間?？偩€(xiàn)上還接有L2級(jí)cache，主存與cache控制器芯片。后者用來(lái)管理CPU對(duì)主存和cache的存取操作。CPU擁有HOST總線(xiàn)的控制權(quán)，但在必要情況下可放棄總線(xiàn)控制權(quán)。666.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)

30、總線(xiàn)lPCI總線(xiàn)：連接各種高速的PCI設(shè)備。PCI是一個(gè)與處理器無(wú)關(guān)的高速外圍總線(xiàn)，又是至關(guān)重要的層間總線(xiàn)。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA（直接存儲(chǔ)器傳送）的概念，這是因?yàn)镻CI總線(xiàn)支持無(wú)限的猝發(fā)式傳送。這樣，傳統(tǒng)總線(xiàn)上用DMA方式工作的設(shè)備移植到PCI總線(xiàn)上時(shí)，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線(xiàn)，它們可以使用HOST橋與HOST總線(xiàn)相連，也可使用PCI/PCI橋與已和HOST總線(xiàn)相連的PCI總線(xiàn)相連，從而得以擴(kuò)充PCI總線(xiàn)負(fù)載能力。676.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)

31、總線(xiàn)l在PCI總線(xiàn)體系結(jié)構(gòu)中有三種橋。其中HOST橋又是PCI總線(xiàn)控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線(xiàn)，使彼此間相互通信。橋又是一個(gè)總線(xiàn)轉(zhuǎn)換部件，可以把一條總線(xiàn)的地址空間映射到另一條總線(xiàn)的地址空間上，從而使系統(tǒng)中任意一個(gè)總線(xiàn)主設(shè)備都能看到同樣的一份地址表。l橋本身的結(jié)構(gòu)可以十分簡(jiǎn)單，如只有信號(hào)緩沖能力和信號(hào)電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。686.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)二、 PCI總線(xiàn)信號(hào)線(xiàn)lPCI總線(xiàn)的基本傳輸機(jī)制是猝發(fā)式傳送，利用橋可以實(shí)現(xiàn)總線(xiàn)間的猝發(fā)式傳送。寫(xiě)操作時(shí)，橋把上層總線(xiàn)的寫(xiě)周期先緩存起來(lái)，以后的時(shí)間再在下層總線(xiàn)

32、上生成寫(xiě)周期，即延遲寫(xiě)。讀操作時(shí)，橋可早于上層總線(xiàn)，直接在下層總線(xiàn)上進(jìn)行預(yù)讀。無(wú)論延遲寫(xiě)和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線(xiàn)上。696.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)PCI總線(xiàn)信號(hào)線(xiàn)l必要引腳控設(shè)備49條 l目標(biāo)設(shè)備47條 l可選引腳51條（主要用于64位擴(kuò)展、中 斷請(qǐng)求、高速緩存支持等）l總引腳數(shù)120條（包含電源、地、保留 引腳等） 706.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)三、總線(xiàn)周期類(lèi)型lPCI總線(xiàn)周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對(duì)等訪問(wèn)，也支持某些主設(shè)備的廣播讀寫(xiě)。l存儲(chǔ)器讀/寫(xiě)總線(xiàn)周期l存儲(chǔ)器寫(xiě)和使無(wú)效周期l特殊

33、周期l配置讀/寫(xiě)周期716.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)四、總線(xiàn)周期操作726.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)PCI總線(xiàn)周期的操作過(guò)程有如下特點(diǎn)：（1）采用同步時(shí)序協(xié)議?？偩€(xiàn)時(shí)鐘周期以上跳沿開(kāi)始，半個(gè)周期高電平，半個(gè)周期低電平。總線(xiàn)上所有事件，即信號(hào)電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號(hào)的下跳沿時(shí)刻，而對(duì)信號(hào)的采樣出現(xiàn)在時(shí)鐘信號(hào)的上跳沿時(shí)刻。（2）總線(xiàn)周期由被授權(quán)的主方啟動(dòng)，以幀F(xiàn)RAME#信號(hào)變?yōu)橛行?lái)指示一個(gè)總線(xiàn)周期的開(kāi)始。（3）一個(gè)總線(xiàn)周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外，還在C/BE#線(xiàn)上給出總線(xiàn)命令以指明總線(xiàn)周期類(lèi)型。（4）地址期為一個(gè)總線(xiàn)時(shí)鐘周期，一

34、個(gè)數(shù)據(jù)期在沒(méi)有等待狀態(tài)下也是一個(gè)時(shí)鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號(hào)IRDY#和TRDY#都有效情況下完成，任一信號(hào)無(wú)效（在時(shí)鐘上跳沿被對(duì)方采樣到），都將加入等待狀態(tài)。（5）總線(xiàn)周期長(zhǎng)度由主方確定。在總線(xiàn)周期期間FRAME#持續(xù)有效，但在最后一個(gè)數(shù)據(jù)期開(kāi)始前撤除。即以FRAME#無(wú)效后，IRDY#也變?yōu)闊o(wú)效的時(shí)刻表明一個(gè)總線(xiàn)周期結(jié)束。由此可見(jiàn)，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機(jī)制，單一數(shù)據(jù)傳送反而成為猝發(fā)式傳送的一個(gè)特例。并且PCI具有無(wú)限制的猝發(fā)能力，猝發(fā)長(zhǎng)度由主方確定，沒(méi)有對(duì)猝發(fā)長(zhǎng)度加以固定限制。（6）主方啟動(dòng)一個(gè)總線(xiàn)周期時(shí)要求目標(biāo)方確認(rèn)。即在FRAME#變?yōu)橛行Ш湍繕?biāo)地址送上AD線(xiàn)后，目

35、標(biāo)方在延遲一個(gè)時(shí)鐘周期后必須以DEVSEL#信號(hào)有效予以響應(yīng)。否則，主設(shè)備中止總線(xiàn)周期。（7）主方結(jié)束一個(gè)總線(xiàn)周期時(shí)不要求目標(biāo)方確認(rèn)。目標(biāo)方采樣到FRAME#信號(hào)已變?yōu)闊o(wú)效時(shí)，即知道下一數(shù)據(jù)傳送是最后一個(gè)數(shù)據(jù)期。目標(biāo)方傳輸速度跟不上主方速度，可用TRDY#無(wú)效通知主方加入等待狀態(tài)時(shí)鐘周期。當(dāng)目標(biāo)方出現(xiàn)故障不能進(jìn)行傳輸時(shí)，以STOP#信號(hào)有效通知主方中止總線(xiàn)周期。736.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn)五、總線(xiàn)仲裁lPCI總線(xiàn)采用集中式仲裁方式，每個(gè)PCI主設(shè)備都有獨(dú)立的REQ#（總線(xiàn)請(qǐng)求）和GNT#（總線(xiàn)授權(quán)）兩條信號(hào)線(xiàn)與中央仲裁器相連。由中央仲裁器根據(jù)一定的算法對(duì)各主設(shè)備的申請(qǐng)進(jìn)行仲裁，決定把總線(xiàn)使用權(quán)授予誰(shuí)。但PCI標(biāo)準(zhǔn)并沒(méi)有規(guī)定仲裁算法。746.6 InfiniBand標(biāo)準(zhǔn)標(biāo)準(zhǔn)756.6 InfiniBand標(biāo)準(zhǔn)標(biāo)準(zhǔn)返回76本本 章章 小小 結(jié)結(jié)l總線(xiàn)是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之