計算機組成原理第六章 總線系統(tǒng)

1、1第六章第六章 總線系統(tǒng)總線系統(tǒng)2本章內(nèi)容本章內(nèi)容本章首先講述總線系統(tǒng)的一些基本概念和基本技術(shù)，在此基礎(chǔ)上，具體介紹當(dāng)前實用的PCI總線和正在流行的InfiniBand標(biāo)準(zhǔn)。6.1 總線的概念和結(jié)構(gòu)形態(tài)6.2 總線接口6.3 總線的仲裁6.4總線的定時和數(shù)據(jù)傳送模式6.5 HOST總線和PCI總線6,6 InfiniBand標(biāo)準(zhǔn)36.1總線的概念和結(jié)構(gòu)形態(tài)總線的概念和結(jié)構(gòu)形態(tài)l總線的基本概念l總線的連接方式l總線的內(nèi)部結(jié)構(gòu)l總線結(jié)構(gòu)實例46.1.16.1.1總線的基本概念總線的基本概念l數(shù)字計算機是由若干系統(tǒng)功能部件構(gòu)成的，這些系統(tǒng)功能部件在一起工作才能形成一個完整的計算機系統(tǒng)。l總線定義：計

2、算機的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總線。 56.1.16.1.1總線的基本概念總線的基本概念l總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路。借助于總線連接，計算機在各系統(tǒng)功能部件之間實現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎(chǔ)上進行工作。 66.1.16.1.1總線的基本概念總線的基本概念l總線可分為以下幾類： l內(nèi)部總線：CPU內(nèi)部連接各寄存器及運算器部件之間的總線。 l系統(tǒng)總線：外部總線。CPU和計算機系統(tǒng)中其他高速功能部件相互連接的總線。 lI/O總線：中低速I/O設(shè)備相互連接的總線。 7CLACLAADD 3

3、0STA 40NOPJMP 21000 006000 00420212223243040ALU000 021000 030ADD 30CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUSSTA 40+1000 004000 00686.1.16.1.1總線的基本概念總線的基本概念l總線的特性可分為：物理特性、功能特性、電氣特性、時間特性。l物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，引腳排列方式）l功能特性：每根線的功能l電氣特性：每根線上信號的傳遞方向及有效電平范圍。l時間特性：規(guī)定了每根總

4、線在什么時間有效。96.1.16.1.1總線的基本概念總線的基本概念l相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實現(xiàn)方法上幾乎沒有相同的,但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因何在呢?l為了使不同廠家生產(chǎn)的相同功能部件可以互換使用，就需要進行系統(tǒng)總線的標(biāo)準(zhǔn)化工作。目前，已經(jīng)出現(xiàn)了很多總線標(biāo)準(zhǔn)，如PCI、ISA等。 l采用標(biāo)準(zhǔn)總線的優(yōu)點l簡化系統(tǒng)設(shè)計l簡化系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)可靠性l便于系統(tǒng)的擴充和更新106.1.16.1.1總線的基本概念總線的基本概念l總線帶寬：總線本身所能達到的最高傳輸速率。 l一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)l如S100為8位，ISA為16位，EISA為32

5、位，PCI-2可達64位。l總線寬度總線寬度不會超過微處理器外部數(shù)據(jù)總線的寬度。11【例1】（1）某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少?（2）如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，總線帶寬是多少?解：（1）設(shè)總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D（1/T）=Df=4B33106/s=132MB/s（2）64位=8BDr=Df=8B66106/s=528MB/s126.1.2 總線的連接方式總線的連接方式l總

6、線的排列以及與其它各類部件的連接方式影響計算機系統(tǒng)性能l單總線結(jié)構(gòu)l多總線結(jié)構(gòu)13CPU主存設(shè)備接口設(shè)備 系統(tǒng)總線適配器設(shè)備6.1.2 總線的連接方式總線的連接方式l適配器（接口）：實現(xiàn)高速適配器（接口）：實現(xiàn)高速CPU與低速外設(shè)與低速外設(shè)之間工作速度上的匹配和同步，并完成計算機之間工作速度上的匹配和同步，并完成計算機和外設(shè)之間的所有數(shù)據(jù)傳送和控制。和外設(shè)之間的所有數(shù)據(jù)傳送和控制。 146.1.2總線的連接方式 l單總線：使用一條單一的系統(tǒng)總線來連接單總線：使用一條單一的系統(tǒng)總線來連接CPUCPU、內(nèi)存和內(nèi)存和I/OI/O設(shè)備。設(shè)備。 156.1.2總線的連接方式l單總線結(jié)構(gòu)特點： 在單總線結(jié)

7、構(gòu)中，要求連接到總線上的邏輯部件必須高速運行，以便在某些設(shè)備需要使用總線時，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時間延遲。系統(tǒng)總線含系統(tǒng)總線含DBUSDBUS，ABUSABUS，CBUSCBUS特點：結(jié)構(gòu)簡單，易于擴充特點：結(jié)構(gòu)簡單，易于擴充; ; 多部件共用一根總線，分時工作多部件共用一根總線，分時工作, ,傳輸效率較低傳輸效率較低。16單總線速度瓶頸單總線速度瓶頸176.1.2總線的連接方式l多總線：在CPU、主存、I/O之間互聯(lián)采用多條總線。如圖所示。l186.1.2總線的連接方式l高速的CPU總線：CPU和

8、cache之間采用l系統(tǒng)總線：主存連在其上。l高速總線上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅(qū)動器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線通過擴充總線接口與擴充總線相連，擴充總線上可以連接串行方式工作的I/O設(shè)備。l通過橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。l多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。196.1.3總線的內(nèi)部結(jié)構(gòu)l早期總線的內(nèi)部結(jié)構(gòu)如圖所示，它實際上是處理器

9、芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡單的總線一般也由50100條線組成，這些線按其功能可分為三類：地址線、數(shù)據(jù)線和控制線。206.1.3總線的內(nèi)部結(jié)構(gòu)早期總線結(jié)構(gòu)的不足之處在于：lCPU是總線上惟一的主控者。即使后來增加了具有簡單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求。l總線信號是CPU引腳信號的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。21l當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)226.1.4總線的內(nèi)部結(jié)構(gòu)l由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線

10、采用多路復(fù)用方式。l仲裁總線：包括總線請求線和總線授權(quán)線。l中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線。l公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時序信號線等。236.1.5總線結(jié)構(gòu)實例l大多數(shù)計算機采用了分層次的多總線結(jié)構(gòu)。l右圖它是一個三層次的多總線結(jié)構(gòu)即有CPU總線、PCI總線和ISA總線。246.1.5總線結(jié)構(gòu)實例 lPentium機的總線結(jié)構(gòu)分為三層：CPU總線、PCI總線和ISA總線。 CPUCPUPCIPCIISAISA北北橋橋南南橋橋25PCIPCI（Peripheral Component InterconnectPerip

11、heral Component Interconnect）l是美國SIG （即美國計算機協(xié)會專業(yè)集團）推出的新一代3264位總線l頻率為3366MHz，數(shù)據(jù)傳輸率為132528MB/s。 l由于很多用戶還在使用ISA總線或EISA總線接口卡，大多數(shù)586系列主板仍保留了EISA總線。 26PCIPCI總線特點總線特點1.1.允許智能設(shè)備在適當(dāng)?shù)臅r候取得允許智能設(shè)備在適當(dāng)?shù)臅r候取得總線控制權(quán)總線控制權(quán)以加以加速數(shù)據(jù)傳輸和對高度專門化任務(wù)的支持速數(shù)據(jù)傳輸和對高度專門化任務(wù)的支持2.2.支持猝發(fā)傳輸模式。在這種模式下，支持猝發(fā)傳輸模式。在這種模式下，PCIPCI能在極短能在極短時間內(nèi)發(fā)送大量數(shù)據(jù)，特

12、別適合于圖象快速顯示時間內(nèi)發(fā)送大量數(shù)據(jù)，特別適合于圖象快速顯示3.3.設(shè)有特別的緩存，實現(xiàn)外設(shè)與設(shè)有特別的緩存，實現(xiàn)外設(shè)與CPUCPU隔離，外設(shè)或隔離，外設(shè)或CPUCPU的單獨升級都不會帶來問題的單獨升級都不會帶來問題4.4.同步時序、集中式仲裁同步時序、集中式仲裁27ISA/EISAlISA是IBM為286計算機制定的工業(yè)標(biāo)準(zhǔn)總線l寬度是16位，頻率為8MHz。 lEISA是為32位中央處理器（386、486、586等等）設(shè)計的l包括ISA總線的所有性能l把總線寬度從16位擴展到32位、總線頻率從8.3MHz提高到16MHz286.2 總線接口總線接口6.2.16.2.1、信息的傳送方式、信

13、息的傳送方式 l計算機系統(tǒng)中，傳輸信息基本有三種方式：l串行傳送l并行傳送l分時傳送l出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。分時傳送即總線的分時復(fù)用。 29信息傳送方式信息傳送方式l串行傳送l并行傳送l串并行傳送301、串行傳送、串行傳送并并- -串轉(zhuǎn)換串轉(zhuǎn)換串串- -并轉(zhuǎn)換并轉(zhuǎn)換發(fā)送部件發(fā)送部件接收部件接收部件0000010100000101T1T2T3T4T5T6T7T8低位高位位時間位時間傳送脈沖傳送脈沖1010000031串行傳送串行傳送l一條傳輸線l每次一位,l先低位,后高位.l同步- “位時間”l成本低,速度慢.322、并行傳送、并行傳送發(fā)送發(fā)送部件部件

14、低位高位1接收接收部件部件01000000 每位數(shù)據(jù)一條傳輸線,并行傳送.采用電位傳送.傳送速度快.336.2 總線接口總線接口l并行傳送l每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。 3、分時傳送l總線復(fù)用或是共享總線的部件分時使用總線。 346.2 總線接口總線接口6.2.26.2.2、總線接口的基本概念、總線接口的基本概念 l接口是CPU和主存、外設(shè)之間通過總線進行連接的邏輯部件。356.2 總線接口總線接口l接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷。 l一個適配器的兩個接口：一個同系統(tǒng)總線相連，采用并行方式，另外一個同設(shè)備相連，可能采用并行方式或是串行方式。 36【例例2

15、】利用串行方式傳送字符，每秒鐘傳送利用串行方式傳送字符，每秒鐘傳送的比特（的比特（bit）位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳）位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是送速率是120個字符個字符/秒，每一個字符格式規(guī)定秒，每一個字符格式規(guī)定包含包含10個比特位（起始位、停止位、個比特位（起始位、停止位、8個數(shù)據(jù)個數(shù)據(jù)位），問傳送的波特率是多少位），問傳送的波特率是多少?每個比特位占每個比特位占用的時間是多少用的時間是多少?解：波特率為：10位120/秒=1200波特每個比特位占用的時間Td是波特率的倒數(shù)：Td=1/1200=0.83310-3s=0.833ms376.3 總線的仲裁總線的仲裁l連接到總線上

16、的功能模塊有主動和被動兩種形態(tài)，其中主方可以啟動一個總線周期，而從方只能響應(yīng)主方請求。每次總線操作，只能有一個主方，但是可以有多個從方。 l為了解決多個功能模塊爭用總線的問題，必須設(shè)置總線仲裁部件。 l總線占用期：主方持續(xù)控制總線的時間。 38總線的仲裁總線的仲裁l總線仲裁總線仲裁：對總線的使用進行合理的分配和管理.l部件要使用總線進行通信時,要向控制部件發(fā)請求信號.控制部件按各部件的優(yōu)先級來決定誰使用總線.l根據(jù)總線控制部件的位置,仲裁方式分為兩類:l集中式總線仲裁（常用）集中式總線仲裁（常用）l分布式總線仲裁分布式總線仲裁396.3.1集中式仲裁集中式仲裁l鏈?zhǔn)讲樵兎绞剑ù墟溄臃绞剑﹍計

17、數(shù)器定時查詢方式l獨立請求方式40鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞街醒胫俨闷鹘涌?接口2接口n BS BR BGBS-總線忙 BR-總線請求 BG-總線響應(yīng)請求（授權(quán)）通過接口的優(yōu)先級排隊電路來實現(xiàn). 離總線控制器越遠,優(yōu)先級越低.用線少-BG1根,易擴充; 對響應(yīng)鏈的電路故障很敏感.總線41計數(shù)器定時查詢方式計數(shù)器定時查詢方式總線設(shè)備地址計數(shù)BRBS中央仲裁器接口1接口2接口nBS=0時,計數(shù)器開始計數(shù),計數(shù)值通過一組地址線發(fā)向各設(shè)備.各接口中的設(shè)備地址與計數(shù)值一致時,該設(shè)備置“1”BS線.線數(shù)為2n根.計數(shù)器的初值可用程序來設(shè)置.-各設(shè)備的優(yōu)先級可變.-靈活.42l 計數(shù)器定時查詢方式：總線上的任

18、一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。43l 每個設(shè)備接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備 置“1”BS線，獲得了總線使用權(quán)，此時中止計數(shù)查詢。 每次計數(shù)可以從“0”開始，也可以從中止點開發(fā)始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級的順序是固定的。如果從中止點開始，則每個設(shè)備使用總線的優(yōu)級相等。44l 計數(shù)器的初值也可用程序來設(shè)計數(shù)器的初值也可用程序來設(shè)置，這可以方便地改變優(yōu)先次序，置，這可以方便地改變優(yōu)先次序，但這種

19、靈活性是以增加線數(shù)為代價但這種靈活性是以增加線數(shù)為代價的?？煞奖愕母淖儍?yōu)先級。的?？煞奖愕母淖儍?yōu)先級。 45獨立請求方式獨立請求方式l每一設(shè)備有一對BR和BG; 響應(yīng)速度高l控制靈活,優(yōu)先級可通過程序改變; 控制線數(shù)多.-2n根.總線BR1BR2BRnBG1BG2BGn中央仲裁器接口1接口2接口n466.3 總線的仲裁總線的仲裁l 在獨立請求方式中，每一個共享在獨立請求方式中，每一個共享總線的設(shè)備均有一對總線請求線總線的設(shè)備均有一對總線請求線BRi和和總線授權(quán)線總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線。當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號?？偩€時，便發(fā)出該設(shè)備的請求信號?？偩€仲裁器中有一個

20、排隊電路，它根據(jù)一仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個設(shè)備定的優(yōu)先次序決定首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號的請求，給設(shè)備以授權(quán)信號BGi。476.3 總線的仲裁總線的仲裁l 獨立請求方式的優(yōu)點是響應(yīng)時間快，獨立請求方式的優(yōu)點是響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少，用不著一個設(shè)備接一個設(shè)備地查詢。其次，用不著一個設(shè)備接一個設(shè)備地查詢。其次，對優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先對優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如固定，例如BR0優(yōu)先級最高，優(yōu)先級最高，BR1次次之之BRn最低；也可以通過程序來改變優(yōu)先最低；也可

21、以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個請求的次序；還可以用屏蔽（禁止）某個請求的辦法，不響應(yīng)來自無效設(shè)備的請求。因此辦法，不響應(yīng)來自無效設(shè)備的請求。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨立請求方式。當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨立請求方式。486.3 總線的仲裁總線的仲裁6.3.2、分布式仲裁l分布式仲裁：不需要中央仲裁器，而是多個仲裁器競爭使用總線。當(dāng)它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)

22、。496.3 總線的仲裁總線的仲裁l分布式仲裁示意圖506.3 總線的仲裁總線的仲裁（1）所有參與本次競爭的各主設(shè)備將設(shè)備競爭號CN取反后打到仲裁總線AB上，以實現(xiàn)“線或”邏輯。AB線低電平時表示至少有一個主設(shè)備的CNi為1，AB線高電平時表示所有主設(shè)備的CNi為0。（2）競爭時CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進行，只有上一位競爭得勝者Wi+1位為1。當(dāng)CNi=1，或CNi=0且ABi為高電平時，才使Wi位為1。若Wi=0時，將一直向下傳遞，使其競爭號后面的低位不能送上AB線。（3）競爭不到的設(shè)備自動撤除其競爭號。在競爭期間，由于W位輸入的作用，各設(shè)備在其內(nèi)

23、部的CN線上保留其競爭號并不破壞AB線上的信息。（4）由于參加競爭的各設(shè)備速度不一致，這個比較過程反復(fù)（自動）進行，才有最后穩(wěn)定的結(jié)果。競爭期的時間要足夠，保證最慢的設(shè)備也能參與競爭。516.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式一、總線定時l總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 l定時：事件出現(xiàn)在總線上的時序關(guān)系。 l同步定時：l異步定時：526.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式1、同步定時53同步定時同步定時l又稱無應(yīng)答定時。l事件出現(xiàn)在總線的時刻是由總線時鐘信號來確定，所有的事件都出現(xiàn)在時鐘信號的前沿，大多數(shù)事件只占據(jù)一個時鐘周

24、期l采用公共時鐘，每個功能模塊什么時候發(fā)送或者接受信息都由統(tǒng)一時鐘來規(guī)定，因此同步定時具有較高的數(shù)據(jù)傳輸頻率l適合于總線長度短，各功能模塊存取時間相差不大的情況。必須按最慢的設(shè)備定時546.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式2、異步定時55異步定時異步定時l又稱應(yīng)答定時，后一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)，建立在應(yīng)答和互鎖機制基礎(chǔ)上，l不需公共時鐘信號；l總線周期長度可變，快、慢速設(shè)備可連到同一總線上。56【例3】某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線BGi組成一對菊花鏈查詢電路。每一根請求線可以被若

25、干個傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時通過BRi線向仲裁器發(fā)出請求，對應(yīng)的BGi線則串行查詢每個設(shè)備，從而確定哪個設(shè)備享有總線控制權(quán)。請分析說明圖6.14所示的總線仲裁時序圖57解：從時序圖看出，該總線采用異步定時協(xié)議。l當(dāng)某個設(shè)備請求使用總線時，在該設(shè)備所屬的請求線上發(fā)出申請信號BRi（1）。lCPU按優(yōu)先原則同意后給出授權(quán)信號BGi作為回答（2）。lBGi鏈?zhǔn)讲樵兏髟O(shè)備，并上升從設(shè)備回答SACK信號證實已收到BGi信號（3）。lCPU接到SACK信號后下降BG作為回答（4）。58l在總線“忙”標(biāo)志BBSY為“0”情況該設(shè)備上升BBSY，表示該設(shè)備獲得了總線控制權(quán)，成為控制總線的主

26、設(shè)備（5）。l在設(shè)備用完總線后，下降BBSY和SACK（6）l釋放總線。l在上述選擇主設(shè)備過程中，可能現(xiàn)行的主從設(shè)備正在進行傳送。此時需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降BBSY信號后（7），新的主設(shè)備才能上升BBSY，獲得總線控制權(quán)。596.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式二、總線數(shù)據(jù)傳送模式l讀、寫操作讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個總線周期發(fā)出命令和從方地址，經(jīng)過一定的延時再開始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新

27、競爭總線，完成數(shù)據(jù)傳送總線周期。606.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式l塊傳送操作塊傳送操作：只需給出塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個接一個地讀出或?qū)懭?。對于CPU（主方）存儲器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度（存儲器字長）的4倍。例如一個64位數(shù)據(jù)線的總線，一次猝發(fā)式傳送可達256位。這在超標(biāo)量流水中十分有用。616.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式l寫后讀、讀修改寫操作寫后讀、讀修改寫操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進行先寫后讀操作，或進行先讀后寫操作。前者用于校驗?zāi)康?，后者用于多道?/p>

28、序系統(tǒng)中對共享存儲資源的保護。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個操作完成。626.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式l廣播、廣集操作廣播、廣集操作：一般而言，數(shù)據(jù)傳送只在一個主方和一個從方之間進行。但有的總線允許一個主方對多個從方進行寫操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測多個中斷源。636.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式l演示過程646.5 HOST總線和總線和PCI總線總線6.5.1、多總線結(jié)構(gòu)l如圖，典型的多總線結(jié)構(gòu)框圖。實際上，這也是高檔PC機和服務(wù)器的主板總線框圖

29、。656.5 HOST總線和總線和PCI總線總線lHOST總線：該總線有CPU總線、系統(tǒng)總線、主存總線、前端總線等多種名稱，各自反映了總線功能的一個方面。這里稱“宿主”總線，也許更全面，因為HOST總線不僅連接主存，還可以連接多個CPU。lHOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個64位數(shù)據(jù)線和32位地址線的同步總線。32位的地址線可支持處理器4GB的存儲尋址空間?？偩€上還接有L2級cache，主存與cache控制器芯片。后者用來管理CPU對主存和cache的存取操作。CPU擁有HOST總線的控制權(quán)，但在必要情況下可放棄總線控制權(quán)。666.5 HOST總線和總線和PCI總線

30、總線lPCI總線：連接各種高速的PCI設(shè)備。PCI是一個與處理器無關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時序協(xié)議和集中式仲裁策略，并具有自動配置能力。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA（直接存儲器傳送）的概念，這是因為PCI總線支持無限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PCI總線上時，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴充PCI總線負載能力。676.5 HOST總線和總線和PCI總線

31、總線l在PCI總線體系結(jié)構(gòu)中有三種橋。其中HOST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。l橋本身的結(jié)構(gòu)可以十分簡單，如只有信號緩沖能力和信號電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。686.5 HOST總線和總線和PCI總線總線二、 PCI總線信號線lPCI總線的基本傳輸機制是猝發(fā)式傳送，利用橋可以實現(xiàn)總線間的猝發(fā)式傳送。寫操作時，橋把上層總線的寫周期先緩存起來，以后的時間再在下層總線

32、上生成寫周期，即延遲寫。讀操作時，橋可早于上層總線，直接在下層總線上進行預(yù)讀。無論延遲寫和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。696.5 HOST總線和總線和PCI總線總線PCI總線信號線l必要引腳控設(shè)備49條 l目標(biāo)設(shè)備47條 l可選引腳51條（主要用于64位擴展、中 斷請求、高速緩存支持等）l總引腳數(shù)120條（包含電源、地、保留 引腳等） 706.5 HOST總線和總線和PCI總線總線三、總線周期類型lPCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和從設(shè)備之間點到點的對等訪問，也支持某些主設(shè)備的廣播讀寫。l存儲器讀/寫總線周期l存儲器寫和使無效周期l特殊

33、周期l配置讀/寫周期716.5 HOST總線和總線和PCI總線總線四、總線周期操作726.5 HOST總線和總線和PCI總線總線PCI總線周期的操作過程有如下特點：（1）采用同步時序協(xié)議?？偩€時鐘周期以上跳沿開始，半個周期高電平，半個周期低電平?？偩€上所有事件，即信號電平轉(zhuǎn)換出現(xiàn)在時鐘信號的下跳沿時刻，而對信號的采樣出現(xiàn)在時鐘信號的上跳沿時刻。（2）總線周期由被授權(quán)的主方啟動，以幀F(xiàn)RAME#信號變?yōu)橛行碇甘疽粋€總線周期的開始。（3）一個總線周期由一個地址期和一個或多個數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外，還在C/BE#線上給出總線命令以指明總線周期類型。（4）地址期為一個總線時鐘周期，一

34、個數(shù)據(jù)期在沒有等待狀態(tài)下也是一個時鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號IRDY#和TRDY#都有效情況下完成，任一信號無效（在時鐘上跳沿被對方采樣到），都將加入等待狀態(tài)。（5）總線周期長度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個數(shù)據(jù)期開始前撤除。即以FRAME#無效后，IRDY#也變?yōu)闊o效的時刻表明一個總線周期結(jié)束。由此可見，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機制，單一數(shù)據(jù)傳送反而成為猝發(fā)式傳送的一個特例。并且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度加以固定限制。（6）主方啟動一個總線周期時要求目標(biāo)方確認。即在FRAME#變?yōu)橛行Ш湍繕?biāo)地址送上AD線后，目

35、標(biāo)方在延遲一個時鐘周期后必須以DEVSEL#信號有效予以響應(yīng)。否則，主設(shè)備中止總線周期。（7）主方結(jié)束一個總線周期時不要求目標(biāo)方確認。目標(biāo)方采樣到FRAME#信號已變?yōu)闊o效時，即知道下一數(shù)據(jù)傳送是最后一個數(shù)據(jù)期。目標(biāo)方傳輸速度跟不上主方速度，可用TRDY#無效通知主方加入等待狀態(tài)時鐘周期。當(dāng)目標(biāo)方出現(xiàn)故障不能進行傳輸時，以STOP#信號有效通知主方中止總線周期。736.5 HOST總線和總線和PCI總線總線五、總線仲裁lPCI總線采用集中式仲裁方式，每個PCI主設(shè)備都有獨立的REQ#（總線請求）和GNT#（總線授權(quán)）兩條信號線與中央仲裁器相連。由中央仲裁器根據(jù)一定的算法對各主設(shè)備的申請進行仲裁，決定把總線使用權(quán)授予誰。但PCI標(biāo)準(zhǔn)并沒有規(guī)定仲裁算法。746.6 InfiniBand標(biāo)準(zhǔn)標(biāo)準(zhǔn)756.6 InfiniBand標(biāo)準(zhǔn)標(biāo)準(zhǔn)返回76本本 章章 小小 結(jié)結(jié)l總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之