計算機組成Lecture03

1、西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第3部分 按章節(jié)復(fù)習(xí)車向泉車向泉西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第4章 指令系統(tǒng)考研大綱考研大綱（一）指令格式（一）指令格式1. 指令的基本格式指令的基本格式2. 定長定長操作碼操作碼指令格式指令格式3. 擴展擴展操作碼操作碼指令格式指令格式（二）指令的尋址方式（二）指令的尋址方式1. 有效地址有效地址的概念的概念2. 數(shù)據(jù)數(shù)據(jù)尋址和尋址和指令指令尋址尋址3. 常見常見尋址方式尋址方式（三）（三）CISC和和RISC的基本概念的基本概念3西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第4章 指令系統(tǒng)4.1 指令格式指令格式4.1

2、 指令格式指令格式n指令的基本格式指令的基本格式操作碼、地址碼。操作碼、地址碼。n定長定長操作碼操作碼指令格式指令格式規(guī)整性好，解碼簡單，占用的空間大。規(guī)整性好，解碼簡單，占用的空間大。n擴展擴展操作碼操作碼指令格式指令格式54.1 指令格式：指令格式：習(xí)題習(xí)題某計算機指令字長某計算機指令字長16位，指令有雙操作數(shù)、單操作數(shù)位，指令有雙操作數(shù)、單操作數(shù)和無操作數(shù)和無操作數(shù)3種格式，每個操作數(shù)字段均由種格式，每個操作數(shù)字段均由6位二進制位二進制表示，該指令系統(tǒng)共有表示，該指令系統(tǒng)共有m條條( (m16) )雙操作數(shù)指令，雙操作數(shù)指令，并存在無操作數(shù)指令。若采用擴展操作碼技術(shù)，那么并存在無操作數(shù)指

3、令。若采用擴展操作碼技術(shù)，那么最多還可以設(shè)計出最多還可以設(shè)計出_條單操作數(shù)指令。條單操作數(shù)指令。A. 26B. (24-m)26-1C. (24-m)26D. (24-m)(26-1)某指令系統(tǒng)指令長為某指令系統(tǒng)指令長為8位，每一地址碼長位，每一地址碼長3位，用擴展位，用擴展操作碼技術(shù)。若指令系統(tǒng)具有操作碼技術(shù)。若指令系統(tǒng)具有2條二地址指令、條二地址指令、10條條零地址指令，則最多有零地址指令，則最多有_條一地址指令。條一地址指令。A. 20B. 14C. 10D. 664.1 指令格式：指令格式：綜合應(yīng)用綜合應(yīng)用某臺計算機有指令某臺計算機有指令128種，用兩種操種，用兩種操作碼編碼方案：作碼

4、編碼方案：1）用定長操作碼編碼方案設(shè)計其操）用定長操作碼編碼方案設(shè)計其操作碼編碼；作碼編碼；2）如果在）如果在128種指令中常用指令有種指令中常用指令有8種，使用頻率達到種，使用頻率達到80%，其余指令使，其余指令使用頻率為用頻率為20%，采用擴展操作碼編碼，采用擴展操作碼編碼方案設(shè)計其操作碼編碼，并求出其操方案設(shè)計其操作碼編碼，并求出其操作碼的平均長度。作碼的平均長度?！窘饨狻?）7位操作碼。位操作碼。2）82n120，n4。平均碼長平均碼長 480%820%4.8位位7操作碼操作碼說明說明0000表示常見的表示常見的8種指令種指令000101111000 000016種種1000 0001

5、1000 11111110 000016種種1110 00011110 11111111 00008種種1111 00011111 0111 n1iiilp4.1 指令格式：指令格式：綜合應(yīng)用綜合應(yīng)用某某16位模型機共有位模型機共有64種操作碼，位數(shù)固定，且具種操作碼，位數(shù)固定，且具有以下特點：有以下特點： 采用一地址或二地址格式。采用一地址或二地址格式。 有寄存器尋址、直接尋址、相對尋址（位移量有寄存器尋址、直接尋址、相對尋址（位移量為為-128+127）3種尋址方式。種尋址方式。 有有16個通用寄存器，算數(shù)運算和邏輯運算均在個通用寄存器，算數(shù)運算和邏輯運算均在寄存器中，結(jié)果也在寄存器中。寄

6、存器中，結(jié)果也在寄存器中。 取數(shù)取數(shù)/存數(shù)指令在通用寄存器和存儲器之間傳送存數(shù)指令在通用寄存器和存儲器之間傳送數(shù)據(jù)。數(shù)據(jù)。 存儲器容量為存儲器容量為1MB，按字節(jié)編址。，按字節(jié)編址。要求設(shè)計算數(shù)邏輯指令、取數(shù)要求設(shè)計算數(shù)邏輯指令、取數(shù)/存數(shù)指令、相對轉(zhuǎn)存數(shù)指令、相對轉(zhuǎn)移指令的格式，并簡述理由。移指令的格式，并簡述理由。84.1 指令格式：指令格式：綜合應(yīng)用綜合應(yīng)用算數(shù)邏輯指令：算數(shù)邏輯指令：9操作碼操作碼6bit尋址特征尋址特征2bit寄存器編號寄存器編號4bit寄存器編號寄存器編號4bitOPMRiRj取數(shù)取數(shù)/存數(shù)指令存數(shù)指令：6bit2bit4bit4bitOPMRiA1A26bit2b

7、it4bit4bitOPMA（位移量，補碼）（位移量，補碼）相對轉(zhuǎn)移指令相對轉(zhuǎn)移指令：（存儲器地址）（存儲器地址）西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第4章 指令系統(tǒng)4.2 指令尋址方式指令尋址方式4.2 指令尋址方式指令尋址方式n指令尋址：指令尋址：l順序：順序：PC+1l跳躍：轉(zhuǎn)移類指令跳躍：轉(zhuǎn)移類指令n數(shù)據(jù)尋址數(shù)據(jù)尋址l隱含尋址隱含尋址l立即立即( (數(shù)數(shù)) )尋址尋址l直接尋址直接尋址l間接尋址間接尋址l寄存器尋址寄存器尋址l寄存器間接尋址寄存器間接尋址l相對尋址：相對尋址：EA=(PC)+Al基址尋址：基址尋址：EA=(基址寄存器基址寄存器)+Al變址尋址：變址尋址：EA

8、=(變址寄存器變址寄存器)+Al堆棧尋址堆棧尋址11分段分段數(shù)組數(shù)組變變變變4.2 指令尋址方式：指令尋址方式：習(xí)題習(xí)題與本指令的地址有關(guān)的尋址方式是與本指令的地址有關(guān)的尋址方式是_。A. 立即尋址立即尋址B. 寄存器尋址寄存器尋址C. 相對尋址相對尋址D. 直接尋址直接尋址12設(shè)相對尋址的轉(zhuǎn)移指令占兩個字節(jié)，第一個字節(jié)是設(shè)相對尋址的轉(zhuǎn)移指令占兩個字節(jié)，第一個字節(jié)是操作碼操作碼，第二個字節(jié)是，第二個字節(jié)是相對位移量相對位移量( (用用補碼補碼表示表示) )，若若CPU每當(dāng)從存儲器取出一個字節(jié)時，即自動完成每當(dāng)從存儲器取出一個字節(jié)時，即自動完成( (PC) )+1PC。若。若轉(zhuǎn)移指令的地址轉(zhuǎn)移指

9、令的地址( (原題：原題：當(dāng)前當(dāng)前PC的的內(nèi)容內(nèi)容) )為為2008H，要求轉(zhuǎn)移到，要求轉(zhuǎn)移到2001H，則該轉(zhuǎn)移指令，則該轉(zhuǎn)移指令第二個字節(jié)的內(nèi)容為第二個字節(jié)的內(nèi)容為_。A. 05HB. 07HC. F8HD. F7H4.2 指令尋址方式：指令尋址方式：習(xí)題習(xí)題堆棧尋址方式中，設(shè)堆棧尋址方式中，設(shè)A為累加器，為累加器，SP為堆棧指示器，為堆棧指示器，MSP為為SP指示的棧頂單元。如果指示的棧頂單元。如果進棧進棧操作的動作是：操作的動作是：(A)MSP，(SP)-1SP，那么，那么出棧出棧操作的動作應(yīng)該操作的動作應(yīng)該為為_。A. (MSP)A，(SP)+1SPB. (SP)+1SP，(MSP)

10、AC. (SP)-1SP，(MSP)AD. (MSP)A，(SP)-1SP134.2 指令尋址方式：指令尋址方式：綜合應(yīng)用綜合應(yīng)用某某16位機器所使用的指令格式位機器所使用的指令格式和尋址方式如圖所示。該機器和尋址方式如圖所示。該機器有有4個個20位位基址寄存器基址寄存器，16個個16位位通用寄存器通用寄存器( (可用作變址寄存可用作變址寄存器器) )，指令匯編中的，指令匯編中的S( (源源) )、D( (目標(biāo)目標(biāo)) )都是通用寄存器，都是通用寄存器，M是主存的一個單元，三種指令是主存的一個單元，三種指令的操作碼分別是的操作碼分別是 MOV(OP)=AH，STA(OP)=1BH，LDA(OP)

11、=3CH，MOV是傳送指令，是傳送指令，STA為寫數(shù)為寫數(shù)指令，指令，LDA為讀數(shù)指令。為讀數(shù)指令。141 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)源源1 5 1 0 9 8 7 4 3 0OP基址基址源源變址變址位移量位移量1 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)20 位地址位地址MOV S, DSTA S, MLDA M, D1）分析三種指令格式和尋址方式特點。）分析三種指令格式和尋址方式特點。2）處理機完成哪一種操作所花的時間最短？哪一種最長？第二）處理機完成哪一種操作所花的時間最短？哪一種最長？第二種指令的執(zhí)行時間有時會等于第三種指令的執(zhí)行時間嗎？種指令的執(zhí)行時間有時會

12、等于第三種指令的執(zhí)行時間嗎？3）下列指令字代表什么操作？若編碼不正確，如何改正？）下列指令字代表什么操作？若編碼不正確，如何改正？ F0F1H, 3CD2H 2856H 6DC6H 1C2H4.2 指令尋址方式：指令尋址方式：綜合應(yīng)用綜合應(yīng)用20位位基址寄存器基址寄存器，16位位通用寄通用寄存器存器( (可用作可用作變址寄存器變址寄存器) )，MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH。151 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)源源1 5 1 0 9 8 7 4 3 0OP基址基址源源變址變址位移量位移量1 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)2

13、0 位地址位地址MOV S, DSTA S, MLDA M, D2）處理機完成哪一種操作所花的時間最短？哪一種最長？第二）處理機完成哪一種操作所花的時間最短？哪一種最長？第二種指令的執(zhí)行時間有時會等于第三種指令的執(zhí)行時間嗎？種指令的執(zhí)行時間有時會等于第三種指令的執(zhí)行時間嗎？3）下列指令字代表什么操作？若編碼不正確，如何改正？）下列指令字代表什么操作？若編碼不正確，如何改正？ F0F1H, 3CD2H 2856H 6DC6H 1C2H1）分析三種指令格式和）分析三種指令格式和尋址方式特點。尋址方式特點。u單字長二地址單字長二地址RR型指令。型指令。u雙字長二地址雙字長二地址RS型指令。型指令。S

14、：基址或變址尋址：基址或變址尋址u雙字長二地址雙字長二地址RS型指令。型指令。S：直接尋址：直接尋址4.2 指令尋址方式：指令尋址方式：綜合應(yīng)用綜合應(yīng)用20位位基址寄存器基址寄存器，16位位通用寄通用寄存器存器( (可用作可用作變址寄存器變址寄存器) )，MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH。161 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)源源1 5 1 0 9 8 7 4 3 0OP基址基址源源變址變址位移量位移量1 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)20 位地址位地址MOV S, DSTA S, MLDA M, D3）下列指令字代表什么操作

15、？若編碼不正確，如何改正？）下列指令字代表什么操作？若編碼不正確，如何改正？ F0F1H, 3CD2H 2856H 6DC6H 1C2H2）處理機完成哪一種操作所）處理機完成哪一種操作所花的時間最短？哪一種最長？花的時間最短？哪一種最長？第二種指令的執(zhí)行時間有時會第二種指令的執(zhí)行時間有時會等于第三種指令的執(zhí)行時間嗎？等于第三種指令的執(zhí)行時間嗎？第一種；第二種；不會。第一種；第二種；不會。4.2 指令尋址方式：指令尋址方式：綜合應(yīng)用綜合應(yīng)用20位位基址寄存器基址寄存器，16位位通用寄通用寄存器存器( (可用作可用作變址寄存器變址寄存器) )，MOV(OP)=AH，STA(OP)=1BH，LDA(

16、OP)=3CH。171 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)源源1 5 1 0 9 8 7 4 3 0OP基址基址源源變址變址位移量位移量1 5 1 0 9 8 7 4 3 0OP目標(biāo)目標(biāo)20 位地址位地址MOV S, DSTA S, MLDA M, D3）下列指令字代表什么操作？）下列指令字代表什么操作？若編碼不正確，如何改正？若編碼不正確，如何改正？ F0F1H, 3CD2H1111 0000 0001 B3CD2 H 2856H 6DC6H 1C2H0010 1000 0110 1101 0000 0001 西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第4章 指令系統(tǒng)4.3

17、 CISC和和RISC的基本概念的基本概念4.3 CISC和和RISC的基本概念的基本概念nCISC：Complex Instruction Set Computer，復(fù)雜指令集計算機結(jié)構(gòu)復(fù)雜指令集計算機結(jié)構(gòu)l用一條用一條指令指令代替一串代替一串指令指令l增加新的增加新的指令指令l增增強指強指令功能，設(shè)置功能復(fù)雜的令功能，設(shè)置功能復(fù)雜的指令指令l增加增加尋址方式尋址方式l增加增加數(shù)據(jù)表示數(shù)據(jù)表示方式方式nRISC：Reduced Instruction Set Computer，精簡指令集計算機結(jié)構(gòu)精簡指令集計算機結(jié)構(gòu)l只保留只保留功能簡單功能簡單的的指令指令l功能較復(fù)雜的指令用軟件實現(xiàn)功能較

18、復(fù)雜的指令用軟件實現(xiàn)l提高提高流水線流水線效率效率194.3 CISC和和RISC的基本概念的基本概念n指令系統(tǒng)簡單指令系統(tǒng)簡單l指令條數(shù)少、格式少、長度固定、功能簡單指令條數(shù)少、格式少、長度固定、功能簡單l尋址方式少尋址方式少l采用硬布線控制邏輯（不用或少用微程序控制）采用硬布線控制邏輯（不用或少用微程序控制）nLoad/Store結(jié)構(gòu)結(jié)構(gòu)l只有只有LOAD和和STORE指令可以訪問存儲器指令可以訪問存儲器l寄存器多寄存器多l(xiāng)寄存器窗口技術(shù)寄存器窗口技術(shù)n十分重視提高十分重視提高流水線流水線的執(zhí)行效率的執(zhí)行效率l大部分指令可以單周期執(zhí)行完成大部分指令可以單周期執(zhí)行完成l延遲轉(zhuǎn)移技術(shù)延遲轉(zhuǎn)移技

19、術(shù)n十分強調(diào)十分強調(diào)優(yōu)化編譯優(yōu)化編譯技術(shù)的作用技術(shù)的作用20大多數(shù)大多數(shù)RISC機不能機不能與老機器兼容與老機器兼容西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第5章 中央處理器考研大綱考研大綱（一）（一）CPU的的功能功能和基本和基本結(jié)構(gòu)結(jié)構(gòu)（二）（二）指令指令執(zhí)行過程執(zhí)行過程（三）（三）數(shù)據(jù)通路數(shù)據(jù)通路的功能和基本結(jié)構(gòu)的功能和基本結(jié)構(gòu)（四）（四）控制器控制器的功能和工作原理的功能和工作原理1. 硬布線硬布線控制器控制器2. 微程序微程序控制器控制器u微程序微程序、微指令微指令和和微命令微命令u微指令微指令格式格式，微命令的，微命令的編碼方式編碼方式u微地址微地址的的形成方式形成方式（五

20、）指令（五）指令流水線流水線1. 指令流水線的基本指令流水線的基本概念概念2. 指令流水線的基本指令流水線的基本實現(xiàn)實現(xiàn)3. 超標(biāo)量超標(biāo)量和和動態(tài)動態(tài)流水線的基本概念流水線的基本概念（六）（六）多核多核處理器的基本概念處理器的基本概念22西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第5章 中央處理器5.1 CPU的功能和基本結(jié)構(gòu)的功能和基本結(jié)構(gòu)5.1 CPU的功能和基本結(jié)構(gòu)的功能和基本結(jié)構(gòu)nCPU的功能：的功能：l指令控制指令控制l操作控制操作控制l時間控制時間控制l數(shù)據(jù)加工數(shù)據(jù)加工l中斷處理中斷處理24nCPU的結(jié)構(gòu)：的結(jié)構(gòu)：l運算器運算器l控制器控制器取指令、分析指令、取指令、分析指令

21、、產(chǎn)生控制信號產(chǎn)生控制信號l寄存器寄存器l中斷系統(tǒng)中斷系統(tǒng)西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第5章 中央處理器5.2 指令的執(zhí)行過程指令的執(zhí)行過程5.2 指令的執(zhí)行過程指令的執(zhí)行過程n指令周期、指令周期、CPU周期周期( (機器周期機器周期) )、節(jié)拍脈沖、時鐘周期節(jié)拍脈沖、時鐘周期n指令周期的數(shù)據(jù)流指令周期的數(shù)據(jù)流l取指周期取指周期l間址周期間址周期l執(zhí)行周期執(zhí)行周期l中斷周期中斷周期265.2 指令的執(zhí)行過程：指令的執(zhí)行過程：習(xí)題習(xí)題已知一臺時鐘頻率為已知一臺時鐘頻率為2GHz的計算機的的計算機的CPI為為1.2。某。某程序程序P在該計算機上的指令條數(shù)為在該計算機上的指令條數(shù)

22、為4109。若在該計。若在該計算機上，程序算機上，程序P從開始啟動到執(zhí)行結(jié)束所經(jīng)歷的時間從開始啟動到執(zhí)行結(jié)束所經(jīng)歷的時間是是4s，則運行，則運行P所用所用CPU時間占整個時間占整個CPU時間的百分時間的百分比大約是比大約是_。A. 40%B. 60%C. 80%D. 100%27(41091.2)/(2109)2.42.4/40.65.2 指令的執(zhí)行過程：指令的執(zhí)行過程：習(xí)題習(xí)題在計算機體系結(jié)構(gòu)中，在計算機體系結(jié)構(gòu)中，CPU內(nèi)部包括程序計數(shù)器內(nèi)部包括程序計數(shù)器PC、存儲器數(shù)據(jù)寄存器存儲器數(shù)據(jù)寄存器MDR、指令寄存器、指令寄存器IR和存儲器地和存儲器地址寄存器址寄存器MAR等。若等。若CPU要執(zhí)

23、行的指令為：要執(zhí)行的指令為：MOV R0, #100（即將數(shù)值（即將數(shù)值100傳送到寄存器傳送到寄存器R0中），中），則則CPU首先要完成的操作是首先要完成的操作是_。A. 100R0B. 100MDRC. PCMARD. PCIR285.2 指令的執(zhí)行過程：指令的執(zhí)行過程：習(xí)題習(xí)題下列說法正確的是下列說法正確的是_。I.指令字長指令字長等于等于機器字長機器字長的前提下，的前提下，取指周期取指周期等于等于機器周期機器周期II. 指令字長等于指令字長等于存儲字長存儲字長的前提下，取指周期等于機器周期的前提下，取指周期等于機器周期III. 指令字長和機器字長的長度沒有任何關(guān)系指令字長和機器字長的長

24、度沒有任何關(guān)系IV. 為了硬件設(shè)計方便，指令字長都和存儲字長一樣大為了硬件設(shè)計方便，指令字長都和存儲字長一樣大A. II、IIIB. II、III、IVC. I、III、IVD. I、IV29西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第5章 中央處理器5.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)數(shù)據(jù)通路的功能和基本結(jié)構(gòu)5.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)數(shù)據(jù)通路的功能和基本結(jié)構(gòu)n數(shù)據(jù)通路的功能數(shù)據(jù)通路的功能n數(shù)據(jù)通路的基本結(jié)構(gòu)數(shù)據(jù)通路的基本結(jié)構(gòu)lCPU內(nèi)部總線方式：單總線、雙總線、內(nèi)部總線方式：單總線、雙總線、l專用數(shù)據(jù)通路方式專用數(shù)據(jù)通路方式p寄存器之間的數(shù)據(jù)傳送寄存器之間的數(shù)據(jù)傳送p主存與主存與CP

25、U之間的數(shù)據(jù)傳送之間的數(shù)據(jù)傳送p執(zhí)行算數(shù)或邏輯運算執(zhí)行算數(shù)或邏輯運算n微操作微操作l在寄存器之間傳送數(shù)據(jù)在寄存器之間傳送數(shù)據(jù)l將數(shù)據(jù)由寄存器傳送到外部界面（如系統(tǒng)總線）將數(shù)據(jù)由寄存器傳送到外部界面（如系統(tǒng)總線）l將數(shù)據(jù)由外部界面?zhèn)魉偷郊拇嫫鲗?shù)據(jù)由外部界面?zhèn)魉偷郊拇嫫鱨以寄存器作為輸入、輸出，完成算數(shù)或邏輯運算以寄存器作為輸入、輸出，完成算數(shù)或邏輯運算315.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：習(xí)題習(xí)題在單總線的在單總線的CPU中中_。A. ALU的兩個輸入端及輸出端都可與總線相連的兩個輸入端及輸出端都可與總線相連B. ALU的兩個輸入端可與總線相連，但輸出端需通過的兩個輸

26、入端可與總線相連，但輸出端需通過暫存器與總線相連暫存器與總線相連C. ALU的一個輸入端可與總線相連，其輸出端也可與的一個輸入端可與總線相連，其輸出端也可與總線相連總線相連D. ALU只能有一個輸入端可與總線相連，另一個輸入只能有一個輸入端可與總線相連，另一個輸入端需通過暫存器與總線相連端需通過暫存器與總線相連一個節(jié)拍脈沖持續(xù)的時間長短是一個節(jié)拍脈沖持續(xù)的時間長短是_。A. 指令周期指令周期B. 機器周期機器周期C. 時鐘周期時鐘周期D. 都不對都不對325.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：習(xí)題習(xí)題CPU的時序信號：的時序信號：33主頻主頻Clock節(jié)拍脈沖節(jié)拍脈沖 T

27、4節(jié)拍脈沖節(jié)拍脈沖 T3節(jié)拍脈沖節(jié)拍脈沖 T2節(jié)拍脈沖節(jié)拍脈沖 T1CPU周期周期( (執(zhí)行執(zhí)行) )CPU周期周期( (取指取指) )CPU周期周期( (取數(shù)取數(shù)) )指令周期指令周期M1M2M3T1T2T3T4T1T2T3T4T1T2T3T45.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用綜合應(yīng)用單總線計算機結(jié)構(gòu)如圖所示，其中單總線計算機結(jié)構(gòu)如圖所示，其中M為主存，為主存，XR為變址寄存器，為變址寄存器，EAR為有效地址寄存器，為有效地址寄存器，LATCH為暫存器。假設(shè)指令地址已為暫存器。假設(shè)指令地址已存于存于PC中，給出中，給出 ADD X, D 指令周期信息流程和相

28、應(yīng)的控制信指令周期信息流程和相應(yīng)的控制信號。說明：號。說明：ADD X, D 指令字中指令字中X為變址寄存器為變址寄存器XR，D 為形式地址。此為形式地址。此為加法指令，被加數(shù)及結(jié)果在累加器為加法指令，被加數(shù)及結(jié)果在累加器ACC中，加數(shù)的內(nèi)存地中，加數(shù)的內(nèi)存地址由址由XR的內(nèi)容與的內(nèi)容與D相加得到。相加得到。寄存器的輸入和輸出均采用控制信號控制，如寄存器的輸入和輸出均采用控制信號控制，如PCi表示表示PC的的輸入信號，輸入信號，MDRo表示表示MDR的輸出控制信號。的輸出控制信號。凡是需要經(jīng)過總線的傳送，都需要注明，如凡是需要經(jīng)過總線的傳送，都需要注明，如 (PC) MAR，相應(yīng)的控制信號為相

29、應(yīng)的控制信號為PCo和和MARi。345.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用綜合應(yīng)用M為主存，為主存，XR為變址寄存器，為變址寄存器，EAR為有效地址寄存器，為有效地址寄存器，LATCH為暫存器。假設(shè)指令地址已存于為暫存器。假設(shè)指令地址已存于PC中，給出中，給出 ADD X, D 指令周期信息流程和相應(yīng)的控制信號。指令周期信息流程和相應(yīng)的控制信號。35【解解】5.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用綜合應(yīng)用36周期周期 節(jié)拍節(jié)拍微操作序列微操作序列微命令序列微命令序列( (有效控制信號有效控制信號) )取取指指T1(PC) MARPCo

30、，MARiT2M(MAR) MDR(PC)+1 PCMARo，R/W，MDRi+1T3(MDR) IRMDRo，IRi執(zhí)執(zhí)行行T1(XR)+Addr(IR) EARXRo，IRo，+，EARiT2(EAR) MAREARo，MARiT3M(MAR) MDRMARo，R/W，MDRiT4(MDR) XMDRo，XiT5(ACC)+(X) LATCHACCo，Xo，Ki = +，LATCHiT6(LATCH) ACCLATCHo，ACCi5.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用綜合應(yīng)用分析如圖所示雙總線結(jié)構(gòu)的分析如圖所示雙總線結(jié)構(gòu)的CPU中，指令中，指令 ADD X(R

31、1), (R2)+的指令流程和控制信號。的指令流程和控制信號。設(shè)設(shè)ALU的功能有：的功能有：F = A + B (ADD)，F(xiàn) = A - B (SUB)，F(xiàn) = A + 1 (INC)，F(xiàn) = A - 1 (DEC)，F(xiàn) = A。可通過總線連接器可通過總線連接器G將總線將總線B的信的信息直接傳送到息直接傳送到F總線，其控制信號總線，其控制信號為為Gon。其中，。其中，X在本條指令的下在本條指令的下一個存儲單元，源操作數(shù)有效地一個存儲單元，源操作數(shù)有效地址為址為X+(R1)，目的操作數(shù)地址為，目的操作數(shù)地址為(R2)，然后執(zhí)行，然后執(zhí)行(R2)+1R2。375.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：數(shù)

32、據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用綜合應(yīng)用38時鐘時鐘微操作序列微操作序列微命令序列（控制信號）微命令序列（控制信號）C1(PC)MAR, Read, (PC)YPCB, Gon, FMAR, Read, FYC2(Y)+1PCINC, FPCC3(MDR)IRMDRB, Gon, FIRC4(PC)MAR, Read, (PC)YPCB, Gon, FMAR, Read, FYC5(Y)+1PCINC, FPCC6(MDR)YMDRB, Gon, FYC7(Y)+(R1)MAR, ReadR1B, ADD, FMAR, ReadC8(MDR)TEMPMDRB, Gon, FTEMPC9(R2)

33、MAR, Read, (R2)YR2B, Gon, FMAR, Read, FYC10(Y)+1R2INC, FR2C11(MDR)YMDRB, Gon, FYC12(Y)+(TEMP)MDR, MDRM, WriteTEMPB, ADD, FMDR, Write取指，取指，PC+1讀讀X，PC+1寫入暫存器寫入暫存器Y讀源操作數(shù)讀源操作數(shù)(R2)+1R2目的操作數(shù)目的操作數(shù)西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第5章 中央處理器5.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器5.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器n從主存取指令從主存取指令n指令譯碼

34、，產(chǎn)生操作控制信號指令譯碼，產(chǎn)生操作控制信號n控制控制CPU、主存、主存、I/O設(shè)備之間的數(shù)據(jù)流動設(shè)備之間的數(shù)據(jù)流動405.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器n又稱為：又稱為：組合邏輯控制器組合邏輯控制器常規(guī)邏輯控制器常規(guī)邏輯控制器n設(shè)計步驟：設(shè)計步驟：41一、一、硬布線硬布線控制器控制器控制單元模型控制單元模型控制單元控制單元CUI1 I2 IK控制信號控制信號C1 C2 CM時時序序產(chǎn)產(chǎn)生生器器T1T2TNFlags指令譯碼器指令譯碼器時時鐘鐘指令寄存器指令寄存器IR5.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器n機器指令機器指令n微程序微程序n微指令微

35、指令n微操作：執(zhí)行部件接受微命令后進行的操作微操作：執(zhí)行部件接受微命令后進行的操作微命令：控制信號微命令：控制信號42二、二、微程序微程序控制器控制器計算機中最基本的、計算機中最基本的、不可再分解的操作不可再分解的操作相容、互斥相容、互斥微地址、微周期微地址、微周期操作控制字段、順序控制字段操作控制字段、順序控制字段控制存儲器，在控制存儲器，在CPU內(nèi)部，用內(nèi)部，用ROM實現(xiàn)實現(xiàn)控存中的微程序個數(shù)控存中的微程序個數(shù) 機器指令數(shù)共用微程序數(shù)機器指令數(shù)共用微程序數(shù)( (取指、間址、中斷、取指、間址、中斷、)5.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器n直接編碼法直接編碼法（直接控制

36、法）（直接控制法）n字段編碼法字段編碼法l字段直接編碼法字段直接編碼法l字段間接編碼法字段間接編碼法43二、二、微程序微程序控制器控制器5.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器n由硬件直接產(chǎn)生微程序入口地址由硬件直接產(chǎn)生微程序入口地址n增量方式：順序增量方式：順序-轉(zhuǎn)移型微地址轉(zhuǎn)移型微地址n斷定方式：下地址字段、條件測試斷定方式：下地址字段、條件測試l根據(jù)機器指令的操作碼形成根據(jù)機器指令的操作碼形成l根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移地址根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移地址44二、二、微程序微程序控制器控制器5.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器n水平型水平

37、型n垂直型垂直型n混合型混合型45二、二、微程序微程序控制器控制器A1A2 An-1An判斷測試字段判斷測試字段 后續(xù)地址字段后續(xù)地址字段操作控制操作控制順序控制順序控制OPRdRs微操作碼微操作碼目的地址目的地址源地址源地址5.4 硬布線硬布線控制器和控制器和微程序微程序控制器控制器n硬布線：速度快，不規(guī)整，修改及擴充困難硬布線：速度快，不規(guī)整，修改及擴充困難n微程序：速度慢，規(guī)整，容易修改及擴充微程序：速度慢，規(guī)整，容易修改及擴充46二、二、微程序微程序控制器控制器5.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：習(xí)題習(xí)題微程序控制器中，形成微程序入口地址的是微程序控制器中，

38、形成微程序入口地址的是_。A. 機器指令的地址碼字段機器指令的地址碼字段B. 微指令的微地址碼字段微指令的微地址碼字段C. 機器指令的操作碼字段機器指令的操作碼字段D. 微指令的微操作碼字段微指令的微操作碼字段47微程序控制器中，控制部件向執(zhí)行部件發(fā)出的某個微程序控制器中，控制部件向執(zhí)行部件發(fā)出的某個控制信號稱為控制信號稱為_。A. 微程序微程序B. 微指令微指令C. 微操作微操作D. 微命令微命令5.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：習(xí)題習(xí)題在微程序控制方式中，以下說法正確的是在微程序控制方式中，以下說法正確的是_。I.采用微程序控制器的處理器稱為微處理器采用微程序

39、控制器的處理器稱為微處理器II. 每一條機器指令由一段微程序來解釋執(zhí)行每一條機器指令由一段微程序來解釋執(zhí)行III.在微指令的編碼中，效率最低的是直接編碼方式在微指令的編碼中，效率最低的是直接編碼方式IV. 水平型微指令能充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)水平型微指令能充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)A. I、IIB. II、IVC. I、IIID. III、IV485.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：習(xí)題習(xí)題下表給出了下表給出了5條微指令條微指令I(lǐng)1I5所發(fā)出的控制信號所發(fā)出的控制信號aj。設(shè)計微指令的控制字段，要求保持微指令本身的并設(shè)計微指令的控制字段，要求保持微指令本身的并行

40、性，需要最少的控制位數(shù)為行性，需要最少的控制位數(shù)為_。A. 6B. 7C. 8D. 1049微指令微指令激活的控制信號激活的控制信號abcdefghijI1I2I3I4I55.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用50 某微程序控制器采用的某微程序控制器采用的微指令微指令字長為字長為24位位。微命令部分由。微命令部分由4個個字段構(gòu)成，各字段所包括的互斥微命令分別為字段構(gòu)成，各字段所包括的互斥微命令分別為5個個、8個個、14個個和和3個個。另外控制。另外控制產(chǎn)生次地址的條件產(chǎn)生次地址的條件有有3種種。試說明該微控制器。試說明該微控制器最多可用最多可用幾位幾位

41、來表示來表示次地址次地址？控制存儲器控制存儲器的的容量容量為多少？為多少？【解解】字段直接編碼法：字段直接編碼法：5個互斥微命令加一個個互斥微命令加一個NOP需需3位位編碼；編碼；8個互斥微命令還需一個個互斥微命令還需一個NOP，則需，則需4位位編碼；編碼；14個互斥微命令還需一個個互斥微命令還需一個NOP，則需，則需4位位編碼；編碼；3個互斥微命令還需一個個互斥微命令還需一個NOP，則需，則需2位位編碼；編碼；次地址控制字次地址控制字的只需的只需2位位編碼即可。編碼即可。次地址編碼次地址編碼為為：24( (34422) )9位位控制存儲器的容量為控制存儲器的容量為：51224bit字段字段1

42、字段字段2字段字段3字段字段4條件測試條件測試后繼地址后繼地址3bit4bit4bit2bit 2bit9bit5.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用如圖所示單總線結(jié)構(gòu)，如圖所示單總線結(jié)構(gòu)，（1）設(shè)計一個實現(xiàn)以下指令操作）設(shè)計一個實現(xiàn)以下指令操作的硬連線控制器，畫出控制器邏輯的硬連線控制器，畫出控制器邏輯圖并寫出各控制信號的圖并寫出各控制信號的邏輯表達式：邏輯表達式：ADD R3, R1, R2; (R1)+(R2)R3LOAD R1, mem; M(mem)R1STORE mem, R1; (R1)M(mem)JMP A; 跳轉(zhuǎn)到主存跳轉(zhuǎn)到主存A地址

43、所指的位置地址所指的位置對應(yīng)上述指令的譯碼器輸出信號分別為對應(yīng)上述指令的譯碼器輸出信號分別為ADD、LOAD、STORE和和JMP。515.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用【解解】硬連接控制器邏輯圖：硬連接控制器邏輯圖：52控制單元控制單元CU控制信號控制信號C1 C2 CM節(jié)節(jié)拍拍發(fā)發(fā)生生器器T0T1T5指令譯碼器指令譯碼器時時鐘鐘指令寄存器指令寄存器IRI1 I2 I3 I45.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用T0: (PC)MAR, Read ; PCout, MARinT1: M(MAR)MDR,

44、(PC)+1PC ; MemR, MARout, MDRinE, PC+1T2: (MDR)IR ; MDRout, IRin535.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用T3: (R1)Y ; R1out, YinT4: (R2)+(Y)Z ; R2out, ALUinT5: (Z)R3 ; Zout, R3inT3: IR(mem)MAR, Read ; AdIRout, MARinT4: M(MAR)MDR ; MemR, MARout, MDRinET5: (MDR)R1 ; MDRout, R1in545.4 硬布線硬布線控制器和控制器和微程序微

45、程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用55T3: IR(mem)MAR ; AdIRout, MARinT4: (R1)MDR, Write ; R1out, MDRinT5: (MDR)M(MAR) ; MemW, MARout, MDRoutET3: IR(mem)MAR, Read ; AdIRout, MARinT4: M(MAR)MDR ; MemR, MARout, MDRinET5: (MDR)PC ; MDRout, PCin5.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用56T0: (PC)MAR, Read; PCout, MARinT1: M

46、(MAR)MDR, (PC)+1PC ; MemR, MARout, MDRinE, PC+1T2: (MDR)IR; MDRout, IRinT3: (R1)Y; R1out, YinT4: (R2)+(Y)Z; R2out, ALUinT5: (Z)R3; Zout, R3inT3: IR(mem)MAR, Read; AdIRout, MARinT4: M(MAR)MDR; MemR, MARout, MDRinET5: (MDR)R1; MDRout, R1inT3: IR(mem)MAR; AdIRout, MARinT4: (R1)MDR, Write; R1out, MDRinT

47、5: (MDR)M(MAR); MemW, MARout, MDRoutET3: IR(mem)MAR, Read; AdIRout, MARinT4: M(MAR)MDR; MemR, MARout, MDRinET5: (MDR)PC; MDRout, PCin5.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用T0: PCout, MARinT1: MemR, MARout, MDRinE, PC+1T2: MDRout, IRinT3: R1out, YinT4: R2out, ALUinT5: Zout, R3inT3: AdIRout, MARinT4:

48、 MemR, MARout, MDRinET5: MDRout, R1inT3: AdIRout, MARinT4: R1out, MDRinT5: MemW, MARout, MDRoutET3: AdIRout, MARinT4: MemR, MARout, MDRinET5: MDRout, PCinPCout = T0PC+1 = T1PCin = JMPT5MARin = T0+(LOAD+STORE+JMP)T3MARout = T1+(LOAD+JMP)T4+STORET5MDRin = STORET4MDRout = T2+(LOAD+JMP)T5MDRinE = T1+(LO

49、AD+JMP)T4MDRoutE = STORET5MemR = T1+(LOAD+JMP)T4MemW = STORET5ALUin = ADDT4R1in = LOADT5R1out = ADDT3+STORET4R2out = ADDT4R3in = ADDT5Zout = ADDT5AdIRout = (LOAD+STORE+JMP)T3IRin = T2Yin = ADDT3END = (ADD+LOAD+STORE+JMP)T55.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用（2）對于上題的指令操作，設(shè)計）對于上題的指令操作，設(shè)計水平型水平型直接編碼

50、直接編碼的微的微程序控制器。要求畫出微程序流程圖，寫出每條微指程序控制器。要求畫出微程序流程圖，寫出每條微指令的代碼并指出其在令的代碼并指出其在ROM中的存儲位置以及實現(xiàn)多路中的存儲位置以及實現(xiàn)多路轉(zhuǎn)移的方法。假設(shè)轉(zhuǎn)移的方法。假設(shè)4條指令條指令A(yù)DD、LOAD、STORE、JMP的代碼分別為的代碼分別為 00、01、10和和11。【解解】20個控制信號，采用水平型直接編碼：個控制信號，采用水平型直接編碼：58PCoutPCinPC+1MARinMARoutMDRin MDRinEMDRoutMDRoutEMemRMemW ALUinR1inR1outR2outR3inZoutAdIRoutIR

51、inYin5.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用微程序指令流程：微程序指令流程：595.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用微地址微地址微指令微指令微指令編號微指令編號微指令控制字段微指令控制字段測試判別測試判別P后繼地址后繼地址0000T01001000000 0000000000000010001T10010101001 0000000000000100010T20000000100 0000000010101000100ADDT30000000000 0001000001000110011ADDT40000

52、000000 0100100000010111011ADDT50000000000 0000011000000000101LOADT30001000000 0000000100010001000LOADT40000101001 0000000000011001100LOADT50000000100 0010000000000000110STORET30001000000 0000000100010011001STORET40000010000 0001000000011011101STORET50000100010 1000000000000000111JMPT30001000000 0000

53、000100010101010JMPT40000101001 0000000000011101110JMPT50100000100 00000000000000060P=0 無轉(zhuǎn)移；無轉(zhuǎn)移；P=1，MAR1,0=IR4,35.4 硬布線硬布線控制器和控制器和微程序微程序控制器：控制器：綜合應(yīng)用綜合應(yīng)用（3）用）用字段直接編碼法字段直接編碼法設(shè)計微程序控制器。設(shè)計微程序控制器。61按功能按功能按功能按功能/資源資源按資源按資源其它信號其它信號測試測試判別判別P后繼后繼地址地址字段字段1( (4位位) )字段字段2( (4位位) )字段字段3( (2位位) )字段字段4( (1位位) )1位位4位

54、位0000 NOP0000 NOP00 NOP0 NOP0001 IRin0001 AdIRout01 MemR1 MARout0010 PCin0010 MDRout10 MemW0011 MARin0011 MDRoutE0100 MDRin0100 R1out0101 MDRinE0101 R2out0110 R1in0110 R3out0111 R2in0111 Zout1000 R3in1000 PCout1001 Yin1001 PC+11010 ALUin西安電子科技大學(xué)計算機學(xué)院計算機組成原理考研輔導(dǎo)第5章 中央處理器5.5 指令流水線指令流水線5.5 指令流水線指令流水線n流

55、水線的分類流水線的分類l部件級、處理器級、系統(tǒng)級部件級、處理器級、系統(tǒng)級l單功能、多功能（靜態(tài)、單功能、多功能（靜態(tài)、動態(tài)動態(tài)）l線性、非線性線性、非線性n影響流水線性能的因素影響流水線性能的因素l結(jié)構(gòu)相關(guān)（資源沖突）結(jié)構(gòu)相關(guān)（資源沖突）l數(shù)據(jù)相關(guān)（數(shù)據(jù)沖突）數(shù)據(jù)相關(guān)（數(shù)據(jù)沖突） RAW, WAR, WAWl控制相關(guān)（控制沖突）控制相關(guān)（控制沖突）n流水線的性能指標(biāo)：吞吐率、加速比、效率流水線的性能指標(biāo)：吞吐率、加速比、效率n多發(fā)射處理器多發(fā)射處理器l超標(biāo)量處理器超標(biāo)量處理器超標(biāo)量流水線超標(biāo)量流水線：時間并行空間并行：時間并行空間并行l(wèi)超長指令字處理器：編譯優(yōu)化超長指令字處理器：編譯優(yōu)化63同

56、時性：同一時刻同時性：同一時刻并發(fā)性：同一時間間隔并發(fā)性：同一時間間隔同一時間內(nèi)，某些段正在實同一時間內(nèi)，某些段正在實現(xiàn)某種運算時，另一些段卻現(xiàn)某種運算時，另一些段卻正在進行另一種運算。正在進行另一種運算。5.5 指令流水線指令流水線流水線段數(shù)越多，指令執(zhí)行越快嗎？流水線段數(shù)越多，指令執(zhí)行越快嗎？n流水段之間流水段之間緩沖寄存器緩沖寄存器的開銷的開銷n用于流水線優(yōu)化和存儲器用于流水線優(yōu)化和存儲器( (或寄存器或寄存器) )沖突處理沖突處理的的控制邏輯控制邏輯n控制控制相關(guān)相關(guān)帶來的性能損失帶來的性能損失645.5 指令流水線指令流水線適合流水線的指令系統(tǒng)特征：適合流水線的指令系統(tǒng)特征：n指令長

57、度盡量一致，有利于簡化取指令和指令譯碼指令長度盡量一致，有利于簡化取指令和指令譯碼操作。操作。n指令格式盡量規(guī)整，盡量保證源寄存器的位置相同，指令格式盡量規(guī)整，盡量保證源寄存器的位置相同，有利于在指令未知時就可取出寄存器操作數(shù)。有利于在指令未知時就可取出寄存器操作數(shù)。n僅僅Load/Store型指令訪問存儲器，有利于減少操作型指令訪問存儲器，有利于減少操作步驟，規(guī)整流水線。步驟，規(guī)整流水線。n數(shù)據(jù)和指令在存儲器中按整數(shù)邊界（對齊）存放，數(shù)據(jù)和指令在存儲器中按整數(shù)邊界（對齊）存放，有利于減少訪存次數(shù)。有利于減少訪存次數(shù)。655.5 指令流水線：指令流水線：習(xí)題習(xí)題關(guān)于流水線技術(shù)的說法，錯誤的是關(guān)

58、于流水線技術(shù)的說法，錯誤的是_。A. 超標(biāo)量超標(biāo)量技術(shù)需要配置多個功能部件和指令譯碼電技術(shù)需要配置多個功能部件和指令譯碼電路等路等B. 與超標(biāo)量技術(shù)和超流水線技術(shù)相比，與超標(biāo)量技術(shù)和超流水線技術(shù)相比，超長指令字超長指令字技術(shù)對優(yōu)化編譯器要求更高，而無其他硬件要求技術(shù)對優(yōu)化編譯器要求更高，而無其他硬件要求C. 流水線流水線按序流動時，在按序流動時，在RAW、WAR和和WAW中，中，只可能出現(xiàn)只可能出現(xiàn)RAW相關(guān)相關(guān)D. 超流水線超流水線技術(shù)相當(dāng)于將流水線再分段，從而提高技術(shù)相當(dāng)于將流水線再分段，從而提高每個周期內(nèi)功能部件的使用次數(shù)每個周期內(nèi)功能部件的使用次數(shù)665.5 指令流水線：指令流水線：習(xí)

59、題習(xí)題設(shè)指令由取指、分析、執(zhí)行設(shè)指令由取指、分析、執(zhí)行3個子部件完成，每個子個子部件完成，每個子部件的處理時間均為部件的處理時間均為t，若采用度為，若采用度為4的超標(biāo)量流水的超標(biāo)量流水線處理機，連續(xù)執(zhí)行線處理機，連續(xù)執(zhí)行20條指令，只需條指令，只需_。A. 3tB. 5tC. 7tD. 9t設(shè)指令流水線把一條指令分為取指、分析、執(zhí)行設(shè)指令流水線把一條指令分為取指、分析、執(zhí)行3個個部分，且部分，且3部分的時間分別是：部分的時間分別是：t取指取指=2ns，t分析分析=2ns，t執(zhí)行執(zhí)行=1ns，則則100條指令全部執(zhí)行完畢需條指令全部執(zhí)行完畢需_。A. 163nsB. 183nsC. 193nsD

60、. 203ns675.5 指令流水線：指令流水線：習(xí)題習(xí)題指令流水線將一條指令的執(zhí)行過程分為四步，其中第指令流水線將一條指令的執(zhí)行過程分為四步，其中第1、2和和4步的經(jīng)過時間為步的經(jīng)過時間為t，如圖所示。若該流水線，如圖所示。若該流水線連續(xù)執(zhí)行連續(xù)執(zhí)行50條指令所用時間為條指令所用時間為153t，不考慮相關(guān)問，不考慮相關(guān)問題，則該流水線的瓶頸第題，則該流水線的瓶頸第3步的時間為步的時間為 _ t。A. 2B. 3C. 4D. 5(3x)t49xt153t，x3。681234ttt5.5 指令流水線：指令流水線：習(xí)題習(xí)題設(shè)指令由取指、分析、執(zhí)行設(shè)指令由取指、分析、執(zhí)行3個子部件完成，并且每個子部