計(jì)算機(jī)組成原理邏輯函數(shù)電路PPT學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1計(jì)算機(jī)組成原理邏輯函數(shù)電路計(jì)算機(jī)組成原理邏輯函數(shù)電路第1頁(yè)/共130頁(yè)第2頁(yè)/共130頁(yè)第3頁(yè)/共130頁(yè) 我們已經(jīng)知道，布爾代數(shù)有三種基本邏輯操作，就我們已經(jīng)知道，布爾代數(shù)有三種基本邏輯操作，就是與（邏輯乘，運(yùn)算符號(hào)是與（邏輯乘，運(yùn)算符號(hào)）、或（邏輯加，運(yùn)算符）、或（邏輯加，運(yùn)算符號(hào)號(hào)+）、非（求反，運(yùn)算符號(hào)）、非（求反，運(yùn)算符號(hào) ）。有了這三種基本）。有了這三種基本邏輯操作，就可以構(gòu)造出任何邏輯函數(shù)來(lái)。在一個(gè)邏輯操作，就可以構(gòu)造出任何邏輯函數(shù)來(lái)。在一個(gè)邏輯函數(shù)中，如果存在多種邏輯運(yùn)算，其優(yōu)先順序邏輯函數(shù)中，如果存在多種邏輯運(yùn)算，其優(yōu)先順序是非、與、或，即非的運(yùn)算級(jí)別最高，與次之，或

2、是非、與、或，即非的運(yùn)算級(jí)別最高，與次之，或的運(yùn)算級(jí)別最低。當(dāng)然可以用括號(hào)來(lái)改變運(yùn)算優(yōu)先的運(yùn)算級(jí)別最低。當(dāng)然可以用括號(hào)來(lái)改變運(yùn)算優(yōu)先次序。次序。第4頁(yè)/共130頁(yè)（1）基本公式）基本公式變換律：變換律： ABBAABBA 結(jié)合律：結(jié)合律： CBACBACBACBA分配律：分配律： CABACBACABACBA吸收律：吸收律： ABAA ABAA第二吸收律：第二吸收律： BABAA BABAA反演律：反演律： BABABABA包含律：包含律：CABACBCABA CABACBCABA重疊律：重疊律： AAAAAA互補(bǔ)律：互補(bǔ)律： 1 AA0AA 0-1律：律： AA0AA 10 0A11 A第5

3、頁(yè)/共130頁(yè)第6頁(yè)/共130頁(yè)DCBCABAFBCDBCCAAB)()()(BCDBCCAABBCCAAB)(CAAB第7頁(yè)/共130頁(yè)BACBCBBAF)()(CCBACBAACBBACBABCACBACBACBBA)()()(BCACBACBACBCBABACACBBA例：化簡(jiǎn)邏輯函數(shù)例：化簡(jiǎn)邏輯函數(shù) )()()(FECADBDABAAF)(DBDAA)(DBADAD第8頁(yè)/共130頁(yè)第9頁(yè)/共130頁(yè)第10頁(yè)/共130頁(yè)第11頁(yè)/共130頁(yè)第12頁(yè)/共130頁(yè)第13頁(yè)/共130頁(yè)n 3.5.1 門電路門電路 n 3.5.2 記憶電路記憶電路n 3.5.3 時(shí)序電路時(shí)序電路 n 3.5.

4、4 時(shí)鐘電路時(shí)鐘電路 第14頁(yè)/共130頁(yè)3.5.1 門電路門電路 門電路有一個(gè)或多個(gè)輸入端，有一個(gè)或多個(gè)輸出門電路有一個(gè)或多個(gè)輸入端，有一個(gè)或多個(gè)輸出端。它不具有記憶功能。在穩(wěn)定狀態(tài)下，任何時(shí)刻端。它不具有記憶功能。在穩(wěn)定狀態(tài)下，任何時(shí)刻、任何一個(gè)輸出端的輸出信號(hào)就是當(dāng)時(shí)所有輸入信、任何一個(gè)輸出端的輸出信號(hào)就是當(dāng)時(shí)所有輸入信號(hào)的函數(shù)。瞬態(tài)的概念是指信號(hào)由號(hào)的函數(shù)。瞬態(tài)的概念是指信號(hào)由0變到變到1(或由或由1變變到到0)的變化狀態(tài)；相對(duì)于穩(wěn)態(tài)來(lái)說(shuō)，這個(gè)時(shí)間非常的變化狀態(tài)；相對(duì)于穩(wěn)態(tài)來(lái)說(shuō)，這個(gè)時(shí)間非常短暫。所謂穩(wěn)態(tài)，就是信號(hào)穩(wěn)定在短暫。所謂穩(wěn)態(tài)，就是信號(hào)穩(wěn)定在1(或穩(wěn)定在或穩(wěn)定在0)的狀的狀態(tài)。

5、相對(duì)于瞬態(tài)來(lái)說(shuō)，這個(gè)時(shí)間比較長(zhǎng)。態(tài)。相對(duì)于瞬態(tài)來(lái)說(shuō)，這個(gè)時(shí)間比較長(zhǎng)。 門電路常用來(lái)傳送信息或加工信息，而信息的加門電路常用來(lái)傳送信息或加工信息，而信息的加工是在信息的傳送過(guò)程中進(jìn)行的。工是在信息的傳送過(guò)程中進(jìn)行的。 使用門電路，可以組成具有各種不同功能且十分使用門電路，可以組成具有各種不同功能且十分復(fù)雜的邏輯電路。復(fù)雜的邏輯電路。 第15頁(yè)/共130頁(yè)3.5.2 記憶電路記憶電路 記憶電路又叫存儲(chǔ)電路，它有記憶功能。這類記憶電路又叫存儲(chǔ)電路，它有記憶功能。這類電路有兩種信號(hào)輸入端，一種信號(hào)輸出端。兩種電路有兩種信號(hào)輸入端，一種信號(hào)輸出端。兩種信號(hào)輸入端之一是數(shù)據(jù)輸入端，另一種是寫(xiě)入信號(hào)輸入端之

6、一是數(shù)據(jù)輸入端，另一種是寫(xiě)入(或稱打入或稱打入)信號(hào)輸入端。輸出端輸出的無(wú)疑是所信號(hào)輸入端。輸出端輸出的無(wú)疑是所存儲(chǔ)的數(shù)據(jù)信息。存儲(chǔ)的數(shù)據(jù)信息。 任意一個(gè)時(shí)刻，輸出端上的信息就不見(jiàn)得是當(dāng)任意一個(gè)時(shí)刻，輸出端上的信息就不見(jiàn)得是當(dāng)時(shí)數(shù)據(jù)輸入端上的數(shù)據(jù)信息。時(shí)數(shù)據(jù)輸入端上的數(shù)據(jù)信息。第16頁(yè)/共130頁(yè) 時(shí)序電路是由邏輯門電路與記憶電路復(fù)合組成的時(shí)序電路是由邏輯門電路與記憶電路復(fù)合組成的。任何時(shí)刻，輸出信號(hào)既與當(dāng)前電路的某些輸入信。任何時(shí)刻，輸出信號(hào)既與當(dāng)前電路的某些輸入信號(hào)有關(guān)，也與記憶電路中保持的信息有關(guān)，而記憶號(hào)有關(guān)，也與記憶電路中保持的信息有關(guān)，而記憶電路中保持的信息恰恰是過(guò)去某時(shí)刻某些輸入

7、端輸電路中保持的信息恰恰是過(guò)去某時(shí)刻某些輸入端輸入的信息。時(shí)序的含義就是各電脈沖信號(hào)出現(xiàn)的時(shí)入的信息。時(shí)序的含義就是各電脈沖信號(hào)出現(xiàn)的時(shí)間順序，即什么時(shí)候、哪個(gè)電脈沖出現(xiàn)，該電脈沖間順序，即什么時(shí)候、哪個(gè)電脈沖出現(xiàn)，該電脈沖完成什么操作。時(shí)序一詞的意義還表示，當(dāng)前要進(jìn)完成什么操作。時(shí)序一詞的意義還表示，當(dāng)前要進(jìn)行的操作是與過(guò)去進(jìn)行過(guò)什么操作有關(guān)的，它是過(guò)行的操作是與過(guò)去進(jìn)行過(guò)什么操作有關(guān)的，它是過(guò)去操作的必然延續(xù)，因此，當(dāng)前的操作信號(hào)就與過(guò)去操作的必然延續(xù)，因此，當(dāng)前的操作信號(hào)就與過(guò)去的操作信號(hào)相關(guān)，所以過(guò)去進(jìn)行過(guò)什么操作必須去的操作信號(hào)相關(guān)，所以過(guò)去進(jìn)行過(guò)什么操作必須通過(guò)記憶電路記錄下來(lái)。通

8、過(guò)記憶電路記錄下來(lái)。第17頁(yè)/共130頁(yè) 時(shí)鐘信號(hào)是計(jì)算機(jī)所有操作信號(hào)的來(lái)源和驅(qū)動(dòng)時(shí)鐘信號(hào)是計(jì)算機(jī)所有操作信號(hào)的來(lái)源和驅(qū)動(dòng)源，并且使計(jì)算機(jī)各部件的操作源，并且使計(jì)算機(jī)各部件的操作(通過(guò)操作信號(hào)通過(guò)操作信號(hào))同步同步有序地進(jìn)行，所有操作信號(hào)都取自某個(gè)時(shí)鐘信號(hào)的前有序地進(jìn)行，所有操作信號(hào)都取自某個(gè)時(shí)鐘信號(hào)的前沿或后沿，而終止于后面某個(gè)時(shí)鐘信號(hào)的前沿或后沿沿或后沿，而終止于后面某個(gè)時(shí)鐘信號(hào)的前沿或后沿。時(shí)鐘信號(hào)自打開(kāi)主機(jī)電源、電源電壓上升到某一時(shí)鐘信號(hào)自打開(kāi)主機(jī)電源、電源電壓上升到某一幅度時(shí)便開(kāi)始產(chǎn)生，直到關(guān)閉主機(jī)電源。幅度時(shí)便開(kāi)始產(chǎn)生，直到關(guān)閉主機(jī)電源。在正常工作環(huán)境下，計(jì)算機(jī)系統(tǒng)中的時(shí)鐘頻率有在

9、正常工作環(huán)境下，計(jì)算機(jī)系統(tǒng)中的時(shí)鐘頻率有3種：一種是種：一種是CPU內(nèi)部的工作頻率，稱為主頻；一種內(nèi)部的工作頻率，稱為主頻；一種是是CPU之外的主板上的工作頻率，稱為外頻，更一之外的主板上的工作頻率，稱為外頻，更一般的說(shuō)法是系統(tǒng)時(shí)鐘；第三種是接口中使用的時(shí)鐘。般的說(shuō)法是系統(tǒng)時(shí)鐘；第三種是接口中使用的時(shí)鐘。 第18頁(yè)/共130頁(yè)3.6 邏輯門電路邏輯門電路 門電路是由門電路是由3種基本邏輯門和三態(tài)門電路組成的。種基本邏輯門和三態(tài)門電路組成的。當(dāng)然，究竟由哪些門電路、多少門電路來(lái)組合成當(dāng)然，究竟由哪些門電路、多少門電路來(lái)組合成我們需要的組合邏輯門電路，這是根據(jù)電路的功我們需要的組合邏輯門電路，這是

10、根據(jù)電路的功能決定的。基本門電路是最簡(jiǎn)單的門電路，然而能決定的?；鹃T電路是最簡(jiǎn)單的門電路，然而也是最重要的邏輯電路。一般來(lái)說(shuō)，使用基本的也是最重要的邏輯電路。一般來(lái)說(shuō)，使用基本的門電路可以組合出各種復(fù)雜的邏輯門電路，甚至門電路可以組合出各種復(fù)雜的邏輯門電路，甚至是記憶電路、時(shí)鐘電路。是記憶電路、時(shí)鐘電路。 第19頁(yè)/共130頁(yè)3.6 邏輯門電路邏輯門電路 第20頁(yè)/共130頁(yè)第21頁(yè)/共130頁(yè)1.與門與門 電路符號(hào)如圖電路符號(hào)如圖3-1所示。它有所示。它有n個(gè)輸入端和個(gè)輸入端和1個(gè)輸出端個(gè)輸出端，每個(gè)輸入端是等價(jià)的。輸出信號(hào)與輸入信號(hào)的，每個(gè)輸入端是等價(jià)的。輸出信號(hào)與輸入信號(hào)的關(guān)系是：關(guān)系

11、是： SSSSn210圖3-1 與門邏輯符號(hào)S0S1.Sn 與門電路輸出信號(hào)與輸入信號(hào)的邏輯關(guān)系是：僅與門電路輸出信號(hào)與輸入信號(hào)的邏輯關(guān)系是：僅當(dāng)各輸入信號(hào)全為當(dāng)各輸入信號(hào)全為1時(shí)，輸出才為時(shí)，輸出才為1；在其他情況下；在其他情況下，輸出都是，輸出都是0。第22頁(yè)/共130頁(yè)2. 或門或門 或門電路符號(hào)如圖或門電路符號(hào)如圖3-2所示。它有所示。它有n個(gè)輸入端和個(gè)輸入端和1個(gè)個(gè)輸出端，每個(gè)輸入端都是等價(jià)的。輸出信號(hào)與輸輸出端，每個(gè)輸入端都是等價(jià)的。輸出信號(hào)與輸入信號(hào)的關(guān)系是。入信號(hào)的關(guān)系是。 012nSSSS 或門電路輸出信號(hào)與輸入信號(hào)的邏輯關(guān)系是：或門電路輸出信號(hào)與輸入信號(hào)的邏輯關(guān)系是：僅當(dāng)各

12、輸入信號(hào)全為僅當(dāng)各輸入信號(hào)全為0時(shí)，輸出才為時(shí)，輸出才為0；在其他情；在其他情況下，輸出都是況下，輸出都是1。圖3-2 或門邏輯符號(hào)S0S1S2Sn第23頁(yè)/共130頁(yè)10SS圖3-3 非門邏輯符號(hào)S0S1 非門電路又稱為反相器，它的輸出信號(hào)是對(duì)輸非門電路又稱為反相器，它的輸出信號(hào)是對(duì)輸入信號(hào)的否定。當(dāng)輸入為入信號(hào)的否定。當(dāng)輸入為1時(shí)，輸出為時(shí)，輸出為0；當(dāng)輸入；當(dāng)輸入為為0時(shí)，輸出為時(shí)，輸出為1。 第24頁(yè)/共130頁(yè)（a）基本三態(tài)門之一ScS0S1（b）基本三態(tài)門之二S0ScS1圖3-4 基本三態(tài)門三態(tài)門電路是一種重要的接口電路。當(dāng)門關(guān)閉之后，它的輸三態(tài)門電路是一種重要的接口電路。當(dāng)門關(guān)閉

13、之后，它的輸出端與其后級(jí)電路的輸入端相當(dāng)于斷開(kāi)了，因而不會(huì)影響后出端與其后級(jí)電路的輸入端相當(dāng)于斷開(kāi)了，因而不會(huì)影響后級(jí)電路的工作。級(jí)電路的工作。第25頁(yè)/共130頁(yè)SSSS3210 三與非門所實(shí)現(xiàn)的邏輯運(yùn)算是，只有當(dāng)三與非門所實(shí)現(xiàn)的邏輯運(yùn)算是，只有當(dāng)3個(gè)輸個(gè)輸入端全為入端全為1時(shí)，輸出才是時(shí)，輸出才是0；在其他情況下，輸出；在其他情況下，輸出都是都是1。圖3-5 三與非門邏輯S1S2S3S0第26頁(yè)/共130頁(yè)SSSS3210 三或非門所實(shí)現(xiàn)的邏輯運(yùn)算是，只有當(dāng)三個(gè)輸三或非門所實(shí)現(xiàn)的邏輯運(yùn)算是，只有當(dāng)三個(gè)輸入端全為入端全為0時(shí)，輸出才是時(shí)，輸出才是1；在其他情況下，輸出；在其他情況下，輸出都是

14、都是0。圖圖3-6 三或非門邏輯三或非門邏輯S1S2S3S0第27頁(yè)/共130頁(yè)圖圖3-7 三與非三態(tài)門三與非三態(tài)門 （一）（一） （二（二）第28頁(yè)/共130頁(yè)第29頁(yè)/共130頁(yè)（一）（一）（二）（二）圖圖3-8 三或非三態(tài)門三或非三態(tài)門第30頁(yè)/共130頁(yè)第31頁(yè)/共130頁(yè)譯碼組合邏輯真值表圖圖3-9 2-4譯碼器譯碼器第32頁(yè)/共130頁(yè)圖圖3-11（b） 8-3譯碼器電路譯碼器電路 第33頁(yè)/共130頁(yè)X0X1X2X3X4X5X6X7Y1Y2Y3HLLLLLLLLLLLHLLLLLLLLHLLHLLLLLLHLLLLHLLLLLHHLLLLHLLLHLLLLLLLHLLHLHLLL

15、LLLHLHHLLLLLLLLHHHH圖圖3-11（a） 8-3譯碼器真值表譯碼器真值表 第34頁(yè)/共130頁(yè)圖圖3-13 四選一邏輯四選一邏輯ABD0 D1 D2 D3GY第35頁(yè)/共130頁(yè)輸入輸入輸出輸出門栓門栓選擇選擇GBAYHXXHLLLD0LLHD1LHLD2LHHD3圖圖3-13 四選一功能表四選一功能表第36頁(yè)/共130頁(yè)第37頁(yè)/共130頁(yè)第38頁(yè)/共130頁(yè)圖圖3-15 全加器全加器功能表邏輯圖第39頁(yè)/共130頁(yè)圖圖3-16 四位串行加法器四位串行加法器第40頁(yè)/共130頁(yè)第41頁(yè)/共130頁(yè)第42頁(yè)/共130頁(yè)圖圖3-17 半加器半加器 ABCD第43頁(yè)/共130頁(yè)(A

16、1+B1)C0 第44頁(yè)/共130頁(yè)第45頁(yè)/共130頁(yè)第46頁(yè)/共130頁(yè)圖圖3-18 超前進(jìn)位產(chǎn)生電路超前進(jìn)位產(chǎn)生電路 第47頁(yè)/共130頁(yè)圖圖3-19 超前進(jìn)位加法器超前進(jìn)位加法器 第48頁(yè)/共130頁(yè)11102221210333232132104443432432143210CPGCCPG PG GCCPG PG G PG G GCCPG PG G PG G G PG G G GG第49頁(yè)/共130頁(yè)圖圖3-20 用帶非運(yùn)算實(shí)現(xiàn)的四位超前進(jìn)位加法器用帶非運(yùn)算實(shí)現(xiàn)的四位超前進(jìn)位加法器 第50頁(yè)/共130頁(yè)第51頁(yè)/共130頁(yè)圖圖3-21 多功能運(yùn)算器多功能運(yùn)算器 第52頁(yè)/共130頁(yè)第5

17、3頁(yè)/共130頁(yè)n 3.7.1 寄存器寄存器n 2.3.2 存儲(chǔ)器存儲(chǔ)器 第54頁(yè)/共130頁(yè)3.7.1 寄存器寄存器 寄存器又可稱為觸發(fā)器。按時(shí)鐘控制方式來(lái)分，有寄存器又可稱為觸發(fā)器。按時(shí)鐘控制方式來(lái)分，有電位觸發(fā)、邊沿觸發(fā)、主電位觸發(fā)、邊沿觸發(fā)、主-從觸發(fā)等方式。按功能分從觸發(fā)等方式。按功能分類有類有R-S型、型、D型、型、J-K型等功能。同一功能的觸發(fā)器型等功能。同一功能的觸發(fā)器可以由不同觸發(fā)方式來(lái)實(shí)現(xiàn)。對(duì)使用者來(lái)說(shuō)，在選用可以由不同觸發(fā)方式來(lái)實(shí)現(xiàn)。對(duì)使用者來(lái)說(shuō)，在選用觸發(fā)器時(shí)，觸發(fā)方式是必須考慮的因素。因?yàn)橄嗤τ|發(fā)器時(shí)，觸發(fā)方式是必須考慮的因素。因?yàn)橄嗤δ艿挠|發(fā)器，若觸發(fā)方式選用不

18、當(dāng)，系統(tǒng)是不能達(dá)到能的觸發(fā)器，若觸發(fā)方式選用不當(dāng)，系統(tǒng)是不能達(dá)到預(yù)期設(shè)計(jì)要求的。下面將從觸發(fā)方式的角度來(lái)介紹幾預(yù)期設(shè)計(jì)要求的。下面將從觸發(fā)方式的角度來(lái)介紹幾種常用的觸發(fā)器。種常用的觸發(fā)器。第55頁(yè)/共130頁(yè)3.7.1 寄存器寄存器1. 電位觸發(fā)方式觸發(fā)器電位觸發(fā)方式觸發(fā)器 當(dāng)觸發(fā)器的同步控制信號(hào)當(dāng)觸發(fā)器的同步控制信號(hào)E為約定為約定1或或0時(shí)，觸發(fā)器時(shí)，觸發(fā)器接收輸入數(shù)據(jù)，此時(shí)輸入數(shù)據(jù)接收輸入數(shù)據(jù)，此時(shí)輸入數(shù)據(jù)D的任何變化都會(huì)在輸?shù)娜魏巫兓紩?huì)在輸出端出端Q得到反映；當(dāng)?shù)玫椒从常划?dāng)E為非約定電平時(shí)，觸發(fā)器狀態(tài)為非約定電平時(shí)，觸發(fā)器狀態(tài)保持不變。由于它接收信號(hào)的條件是保持不變。由于它接收信號(hào)的條

19、件是E出現(xiàn)約定的邏出現(xiàn)約定的邏輯電平，故稱它為電位觸發(fā)方式觸發(fā)器，簡(jiǎn)稱電位觸輯電平，故稱它為電位觸發(fā)方式觸發(fā)器，簡(jiǎn)稱電位觸發(fā)器。發(fā)器。 圖圖3-22(a)、(b)、(c)、(d)依次給出了鎖定觸發(fā)器依次給出了鎖定觸發(fā)器(又稱為鎖存器又稱為鎖存器)的組合邏輯、功能表、邏輯符號(hào)和典的組合邏輯、功能表、邏輯符號(hào)和典型波形圖。型波形圖。 第56頁(yè)/共130頁(yè)3.7.1 寄存器寄存器圖圖3-22 鎖存器鎖存器 第57頁(yè)/共130頁(yè)3.7.1 寄存器寄存器2. 邊沿觸發(fā)方式觸發(fā)器邊沿觸發(fā)方式觸發(fā)器 邊沿觸發(fā)方式觸發(fā)器簡(jiǎn)稱邊沿觸發(fā)器。觸發(fā)器接邊沿觸發(fā)方式觸發(fā)器簡(jiǎn)稱邊沿觸發(fā)器。觸發(fā)器接收的是時(shí)鐘脈沖收的是時(shí)鐘

20、脈沖CP的某一約定跳變的某一約定跳變(正跳變或負(fù)正跳變或負(fù)跳變跳變)來(lái)到時(shí)的輸入數(shù)據(jù)。在來(lái)到時(shí)的輸入數(shù)據(jù)。在CP=1和和CP=0期間期間，以及，以及CP非約定跳變到來(lái)時(shí)，觸發(fā)器不接收數(shù)非約定跳變到來(lái)時(shí)，觸發(fā)器不接收數(shù)據(jù)。據(jù)。 常用的正邊沿觸發(fā)器是常用的正邊沿觸發(fā)器是D觸發(fā)器，圖觸發(fā)器，圖3-23(a)、(b)、(c)、(d)依次給出了依次給出了D觸發(fā)器的組合邏輯、觸發(fā)器的組合邏輯、功能表、邏輯符號(hào)和典型波形圖。功能表、邏輯符號(hào)和典型波形圖。第58頁(yè)/共130頁(yè)圖圖3-23 D觸發(fā)器觸發(fā)器 第59頁(yè)/共130頁(yè)3.7.1 寄存器寄存器3. 主主-從觸發(fā)方式觸發(fā)器從觸發(fā)方式觸發(fā)器 主主-從觸發(fā)方式

21、觸發(fā)器簡(jiǎn)稱主從觸發(fā)方式觸發(fā)器簡(jiǎn)稱主-從觸發(fā)器，具有維持從觸發(fā)器，具有維持-阻塞功能。有兩種形式。第一種稱主阻塞功能。有兩種形式。第一種稱主-從從R-S觸發(fā)器觸發(fā)器，第二種稱主，第二種稱主-從從J-K觸發(fā)器。觸發(fā)器。1)主主-從從R-S觸發(fā)器觸發(fā)器 圖圖3-24是主是主-從從R-S觸發(fā)器的組合邏輯原理。它由觸發(fā)器的組合邏輯原理。它由兩個(gè)兩個(gè)R-S型電位觸發(fā)器級(jí)聯(lián)而成，接收輸入數(shù)據(jù)的是型電位觸發(fā)器級(jí)聯(lián)而成，接收輸入數(shù)據(jù)的是主觸發(fā)器主觸發(fā)器(由與非門由與非門1、2、3、4組成組成)，接收主觸發(fā)器，接收主觸發(fā)器輸出的是從觸發(fā)器輸出的是從觸發(fā)器(由與非門由與非門5、6、7、8組成組成)。主、。主、從觸發(fā)

22、器的同步控制信號(hào)是互補(bǔ)的從觸發(fā)器的同步控制信號(hào)是互補(bǔ)的(CP和和)。Q0、是、是CP上升沿到來(lái)時(shí)從觸發(fā)器的原來(lái)狀態(tài)。上升沿到來(lái)時(shí)從觸發(fā)器的原來(lái)狀態(tài)。 第60頁(yè)/共130頁(yè)圖圖3-24 主主-從從R-S觸發(fā)器觸發(fā)器 第61頁(yè)/共130頁(yè)3.7.1 寄存器寄存器2)主主-從從J-K觸發(fā)器觸發(fā)器 若將主若將主-從從R-S觸發(fā)器的觸發(fā)器的Q、 Q分別和分別和R、S相連，相連，再增設(shè)再增設(shè)J、K 輸入端，就得到主輸入端，就得到主-從從J-K觸發(fā)器，如圖觸發(fā)器，如圖3-25(a)所示。在所示。在CP=1期間主觸發(fā)器接收數(shù)據(jù)；在期間主觸發(fā)器接收數(shù)據(jù)；在CP負(fù)跳變到來(lái)時(shí)，從觸發(fā)器接收主觸發(fā)器最終的狀負(fù)跳變到來(lái)

23、時(shí)，從觸發(fā)器接收主觸發(fā)器最終的狀態(tài)。主態(tài)。主-從從J-K觸發(fā)器的功能表如圖觸發(fā)器的功能表如圖3-25(b)所示。所示。第62頁(yè)/共130頁(yè)圖圖3-25 主主-從從J-K觸發(fā)器觸發(fā)器 第63頁(yè)/共130頁(yè) 整個(gè)存儲(chǔ)系統(tǒng)的內(nèi)容，將在后面專用一章來(lái)全面介整個(gè)存儲(chǔ)系統(tǒng)的內(nèi)容，將在后面專用一章來(lái)全面介紹。這里只涉及半導(dǎo)體存儲(chǔ)器的存儲(chǔ)原理?，F(xiàn)在半紹。這里只涉及半導(dǎo)體存儲(chǔ)器的存儲(chǔ)原理。現(xiàn)在半導(dǎo)體存儲(chǔ)器普遍用來(lái)做計(jì)算機(jī)的主存儲(chǔ)器。利用大導(dǎo)體存儲(chǔ)器普遍用來(lái)做計(jì)算機(jī)的主存儲(chǔ)器。利用大規(guī)模、超大規(guī)模集成電路工藝制成各種存儲(chǔ)芯片，規(guī)模、超大規(guī)模集成電路工藝制成各種存儲(chǔ)芯片，每個(gè)存儲(chǔ)芯片包含多個(gè)晶體管，具有一定容量；再

24、每個(gè)存儲(chǔ)芯片包含多個(gè)晶體管，具有一定容量；再用若干塊存儲(chǔ)芯片組成主存儲(chǔ)器。用若干塊存儲(chǔ)芯片組成主存儲(chǔ)器。第64頁(yè)/共130頁(yè)1. 半導(dǎo)體存儲(chǔ)器的類型半導(dǎo)體存儲(chǔ)器的類型 半導(dǎo)體存儲(chǔ)器可以分為靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器兩半導(dǎo)體存儲(chǔ)器可以分為靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器兩種類型。它們都是揮發(fā)性的，即只要關(guān)機(jī)種類型。它們都是揮發(fā)性的，即只要關(guān)機(jī)(切斷電源切斷電源)，所存儲(chǔ)的信息就全部丟失。對(duì)靜態(tài)存儲(chǔ)器來(lái)說(shuō)，只，所存儲(chǔ)的信息就全部丟失。對(duì)靜態(tài)存儲(chǔ)器來(lái)說(shuō)，只要不斷電，存儲(chǔ)單元所存儲(chǔ)的信息會(huì)長(zhǎng)期存在而不至要不斷電，存儲(chǔ)單元所存儲(chǔ)的信息會(huì)長(zhǎng)期存在而不至于丟失。對(duì)動(dòng)態(tài)存儲(chǔ)器來(lái)說(shuō)，即使不斷電，存儲(chǔ)單元于丟失。對(duì)動(dòng)態(tài)存儲(chǔ)器來(lái)

25、說(shuō)，即使不斷電，存儲(chǔ)單元所存儲(chǔ)的信息也會(huì)慢慢丟失，因此需要不斷刷新。所所存儲(chǔ)的信息也會(huì)慢慢丟失，因此需要不斷刷新。所謂刷新，就是每隔一定時(shí)間，將存儲(chǔ)單元的信息讀出謂刷新，就是每隔一定時(shí)間，將存儲(chǔ)單元的信息讀出一次，讀出過(guò)程也是將原來(lái)的信息放大后重新寫(xiě)入的一次，讀出過(guò)程也是將原來(lái)的信息放大后重新寫(xiě)入的過(guò)程，于是恢復(fù)了存儲(chǔ)單元原來(lái)的信息。兩者之間之過(guò)程，于是恢復(fù)了存儲(chǔ)單元原來(lái)的信息。兩者之間之所以有此差別，是因?yàn)殪o態(tài)存儲(chǔ)器由雙穩(wěn)態(tài)觸發(fā)器組所以有此差別，是因?yàn)殪o態(tài)存儲(chǔ)器由雙穩(wěn)態(tài)觸發(fā)器組成，信息存儲(chǔ)在雙穩(wěn)態(tài)觸發(fā)器上；成，信息存儲(chǔ)在雙穩(wěn)態(tài)觸發(fā)器上； 第65頁(yè)/共130頁(yè) 而動(dòng)態(tài)存儲(chǔ)器卻依靠電容上的電荷暫

26、存信息，而而動(dòng)態(tài)存儲(chǔ)器卻依靠電容上的電荷暫存信息，而電容器的不斷放電將使信息越來(lái)越小，所以在電容器的不斷放電將使信息越來(lái)越小，所以在還能識(shí)別原信息前必須將其刷新。由于靜態(tài)存還能識(shí)別原信息前必須將其刷新。由于靜態(tài)存儲(chǔ)器是由雙穩(wěn)態(tài)電路構(gòu)成的，而動(dòng)態(tài)存儲(chǔ)器的儲(chǔ)器是由雙穩(wěn)態(tài)電路構(gòu)成的，而動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)介質(zhì)本質(zhì)上是電容，故前者集成度低，價(jià)存儲(chǔ)介質(zhì)本質(zhì)上是電容，故前者集成度低，價(jià)格貴；后者集成度高，價(jià)格便宜。格貴；后者集成度高，價(jià)格便宜。1)靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器 每個(gè)雙穩(wěn)態(tài)電路可存儲(chǔ)一位二進(jìn)制代碼每個(gè)雙穩(wěn)態(tài)電路可存儲(chǔ)一位二進(jìn)制代碼0或或1，一，一塊存儲(chǔ)芯片上包含許多個(gè)這樣的雙穩(wěn)態(tài)電路。塊存儲(chǔ)芯片上包含許

27、多個(gè)這樣的雙穩(wěn)態(tài)電路。雙穩(wěn)態(tài)電路是有源器件，需要電源才能工作。雙穩(wěn)態(tài)電路是有源器件，需要電源才能工作。如果需要在斷電后保存信息，可采用低功耗半如果需要在斷電后保存信息，可采用低功耗半導(dǎo)體存儲(chǔ)器，用可充電電池作為后備電源，當(dāng)導(dǎo)體存儲(chǔ)器，用可充電電池作為后備電源，當(dāng)校驗(yàn)到交流電源不正常時(shí)，立即自動(dòng)切換到后校驗(yàn)到交流電源不正常時(shí)，立即自動(dòng)切換到后備電源。備電源。第66頁(yè)/共130頁(yè)2)動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器 存儲(chǔ)單元的基本工作方式是：通過(guò)存儲(chǔ)單元的基本工作方式是：通過(guò)MOS管管(稱為控稱為控制管制管)向電容充電或放電，充有電荷的狀態(tài)為向電容充電或放電，充有電荷的狀態(tài)為1，放電，放電后的狀態(tài)為后的狀態(tài)為

28、0。雖然力求電容上電荷的泄漏很小，但。雖然力求電容上電荷的泄漏很小，但工藝上仍無(wú)法完全避免泄漏，因而需要定時(shí)刷新內(nèi)容工藝上仍無(wú)法完全避免泄漏，因而需要定時(shí)刷新內(nèi)容，即對(duì)存，即對(duì)存1的電容補(bǔ)充電荷，所以稱為動(dòng)態(tài)存儲(chǔ)器。的電容補(bǔ)充電荷，所以稱為動(dòng)態(tài)存儲(chǔ)器。為了使泄漏盡可能減小，動(dòng)態(tài)存儲(chǔ)器多采用為了使泄漏盡可能減小，動(dòng)態(tài)存儲(chǔ)器多采用MOS工工藝，因?yàn)樗?，因?yàn)镸OS管與管與MOS電容的絕緣電阻極大。動(dòng)態(tài)電容的絕緣電阻極大。動(dòng)態(tài)存儲(chǔ)器的內(nèi)部結(jié)構(gòu)簡(jiǎn)單，在各類半導(dǎo)體存儲(chǔ)器中它的存儲(chǔ)器的內(nèi)部結(jié)構(gòu)簡(jiǎn)單，在各類半導(dǎo)體存儲(chǔ)器中它的集成度最高，適于做大容量主存。集成度最高，適于做大容量主存。第67頁(yè)/共130頁(yè)第68

29、頁(yè)/共130頁(yè)2)只讀存儲(chǔ)器只讀存儲(chǔ)器 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)在正常工作中只能讀出，不能在正常工作中只能讀出，不能寫(xiě)入。主存中常采用部分寫(xiě)入。主存中常采用部分ROM固化系統(tǒng)軟件中的固化系統(tǒng)軟件中的核心部分、已調(diào)試好不再改變的應(yīng)用軟件、漢字核心部分、已調(diào)試好不再改變的應(yīng)用軟件、漢字字庫(kù)一類信息。字庫(kù)一類信息。CPU中也常采用中也常采用ROM，存放用來(lái)，存放用來(lái)解釋執(zhí)行機(jī)器指令的微程序。這樣的解釋執(zhí)行機(jī)器指令的微程序。這樣的ROM雖然也雖然也采用隨機(jī)訪問(wèn)存取方式，但由于其只讀不寫(xiě)的特采用隨機(jī)訪問(wèn)存取方式，但由于其只讀不寫(xiě)的特性，常被規(guī)劃為專門一類。性，常被規(guī)劃為專門一類。 早期曾用磁環(huán)、二

30、極管矩陣等構(gòu)成早期曾用磁環(huán)、二極管矩陣等構(gòu)成ROM，現(xiàn)在普，現(xiàn)在普遍采用大規(guī)模半導(dǎo)體集成電路。大規(guī)模半導(dǎo)體集遍采用大規(guī)模半導(dǎo)體集成電路。大規(guī)模半導(dǎo)體集成電路型成電路型ROM又分為固定掩模型又分為固定掩模型(用戶不能寫(xiě)入用戶不能寫(xiě)入)(ROM)、一次編程寫(xiě)入型、一次編程寫(xiě)入型(PROM)、紫外線擦除、紫外線擦除可可第69頁(yè)/共130頁(yè) 編程型編程型(EPROM)、電擦除可編程型、電擦除可編程型(EEPROM)及及快擦寫(xiě)型電可重編程快擦寫(xiě)型電可重編程(Flash EEPROM)等幾種。等幾種。3. 靜態(tài)存儲(chǔ)器的存儲(chǔ)單元靜態(tài)存儲(chǔ)器的存儲(chǔ)單元 雖然半導(dǎo)體存儲(chǔ)器有多種類型，但其主力則是雖然半導(dǎo)體存儲(chǔ)器有

31、多種類型，但其主力則是MOS存儲(chǔ)器，因?yàn)榇鎯?chǔ)器，因?yàn)镸OS工藝存儲(chǔ)器芯片的集成工藝存儲(chǔ)器芯片的集成度高、功耗小、每位價(jià)格低。靜態(tài)存儲(chǔ)器度高、功耗小、每位價(jià)格低。靜態(tài)存儲(chǔ)器(SRAM)與動(dòng)態(tài)存儲(chǔ)器與動(dòng)態(tài)存儲(chǔ)器(DRAM)都有非常廣泛的應(yīng)都有非常廣泛的應(yīng)用，而且形成競(jìng)爭(zhēng)之勢(shì)。相比之下，用，而且形成競(jìng)爭(zhēng)之勢(shì)。相比之下，SRAM的制的制造工藝較造工藝較DRAM稍難一些，在每片容量方面的最稍難一些，在每片容量方面的最高水平，約為高水平，約為DRAM的的1/16。但。但SRAM速度較快速度較快，在每片容量相同時(shí)，在每片容量相同時(shí)，SRAM的訪問(wèn)時(shí)間約為的訪問(wèn)時(shí)間約為DRAM的的1/31/2。第70頁(yè)/共1

32、30頁(yè)1)雙極型雙極型TTL型存儲(chǔ)單元舉例型存儲(chǔ)單元舉例 三極管集電極耦合式的三極管集電極耦合式的TTL型存儲(chǔ)單元電路如圖型存儲(chǔ)單元電路如圖3-26所示。其基本結(jié)構(gòu)是：晶體管所示。其基本結(jié)構(gòu)是：晶體管T1與與T2通過(guò)彼此交通過(guò)彼此交叉反饋構(gòu)成一個(gè)雙穩(wěn)態(tài)電路。發(fā)射極接字線叉反饋構(gòu)成一個(gè)雙穩(wěn)態(tài)電路。發(fā)射極接字線Z，如果，如果字線為低電平，可進(jìn)行讀字線為低電平，可進(jìn)行讀/寫(xiě)；如果字線為高電平，寫(xiě)；如果字線為高電平，則存儲(chǔ)單元處于保持狀態(tài)，保持原存信息不變。雙則存儲(chǔ)單元處于保持狀態(tài)，保持原存信息不變。雙穩(wěn)態(tài)電路通過(guò)一對(duì)肖特基抗飽和二極管穩(wěn)態(tài)電路通過(guò)一對(duì)肖特基抗飽和二極管D1、D2，與，與一對(duì)位線和一對(duì)

33、位線和W相連接；讀寫(xiě)時(shí)，相連接；讀寫(xiě)時(shí)，D1和和D2導(dǎo)通，位線導(dǎo)通，位線與雙穩(wěn)態(tài)電路連通，可以通過(guò)位線狀態(tài)改變雙穩(wěn)態(tài)與雙穩(wěn)態(tài)電路連通，可以通過(guò)位線狀態(tài)改變雙穩(wěn)態(tài)電路狀態(tài)電路狀態(tài)(寫(xiě)入寫(xiě)入)，或從位線上檢測(cè)出讀出信號(hào)，或從位線上檢測(cè)出讀出信號(hào)(讀出讀出)；保持狀態(tài)時(shí)，位線與雙穩(wěn)態(tài)電路脫離，雙穩(wěn)態(tài)電；保持狀態(tài)時(shí)，位線與雙穩(wěn)態(tài)電路脫離，雙穩(wěn)態(tài)電路依靠自身的交叉反饋維持原有狀態(tài)。路依靠自身的交叉反饋維持原有狀態(tài)。第71頁(yè)/共130頁(yè) 我們定義：當(dāng)我們定義：當(dāng)T1導(dǎo)通而導(dǎo)通而T2截止時(shí)，存儲(chǔ)信息為截止時(shí)，存儲(chǔ)信息為0；當(dāng)當(dāng)T2導(dǎo)通而導(dǎo)通而T1截止時(shí)，存儲(chǔ)信息為截止時(shí)，存儲(chǔ)信息為1。這種存儲(chǔ)單。這種存儲(chǔ)單

34、元有兩種讀元有兩種讀/寫(xiě)方式：一種是單邊讀寫(xiě)方式：一種是單邊讀/寫(xiě)方式，讓一根寫(xiě)方式，讓一根位線保持電平不變，通過(guò)另一根位線電平變化，以位線保持電平不變，通過(guò)另一根位線電平變化，以寫(xiě)入信息；另一種是雙邊讀寫(xiě)入信息；另一種是雙邊讀/寫(xiě)方式，根據(jù)寫(xiě)寫(xiě)方式，根據(jù)寫(xiě)0或者寫(xiě)或者寫(xiě)1，分別改變位線，分別改變位線W或電平，以改變雙穩(wěn)態(tài)電路狀態(tài)或電平，以改變雙穩(wěn)態(tài)電路狀態(tài)。由于讀寫(xiě)都是通過(guò)位線進(jìn)行的，所以位線又被稱。由于讀寫(xiě)都是通過(guò)位線進(jìn)行的，所以位線又被稱為寫(xiě)驅(qū)動(dòng)為寫(xiě)驅(qū)動(dòng)/讀出線。讀出線。第72頁(yè)/共130頁(yè)圖圖3-26 三極管集電極三極管集電極耦合式的雙極型單元耦合式的雙極型單元 第73頁(yè)/共130頁(yè)2

35、)靜態(tài)靜態(tài)MOS存儲(chǔ)單元電路舉例存儲(chǔ)單元電路舉例 圖圖3-27是是N溝道增強(qiáng)型溝道增強(qiáng)型MOS存儲(chǔ)單元電路，簡(jiǎn)存儲(chǔ)單元電路，簡(jiǎn)稱稱NMOS六管靜態(tài)存儲(chǔ)單元，其基本結(jié)構(gòu)如下。六管靜態(tài)存儲(chǔ)單元，其基本結(jié)構(gòu)如下。T1與與T3，T2與與T4，分別是，分別是MOS反向器，其中反向器，其中T3與與T4分別是反向器的負(fù)載管。這兩個(gè)反向器通過(guò)分別是反向器的負(fù)載管。這兩個(gè)反向器通過(guò)彼此交叉反饋，構(gòu)成一個(gè)雙穩(wěn)態(tài)觸發(fā)器。彼此交叉反饋，構(gòu)成一個(gè)雙穩(wěn)態(tài)觸發(fā)器。T5和和T6是兩個(gè)控制門管，由字線控制它們的通斷。當(dāng)字線是兩個(gè)控制門管，由字線控制它們的通斷。當(dāng)字線加高電平時(shí)，加高電平時(shí)，T5和和T6導(dǎo)通，通過(guò)一組位線、導(dǎo)通，

36、通過(guò)一組位線、W，可對(duì)雙穩(wěn)態(tài)電路進(jìn)行讀寫(xiě)操作。當(dāng)字線為低電平時(shí)可對(duì)雙穩(wěn)態(tài)電路進(jìn)行讀寫(xiě)操作。當(dāng)字線為低電平時(shí)，T5和和T6斷開(kāi)，位線脫離，雙穩(wěn)態(tài)電路進(jìn)入保持?jǐn)嚅_(kāi)，位線脫離，雙穩(wěn)態(tài)電路進(jìn)入保持狀態(tài)。狀態(tài)。第74頁(yè)/共130頁(yè) 我們定義：若我們定義：若T1導(dǎo)通而導(dǎo)通而T2截止，存入信息為截止，存入信息為0；若若T1截止而截止而T2導(dǎo)通，存入信息為導(dǎo)通，存入信息為1。下面說(shuō)明該存。下面說(shuō)明該存儲(chǔ)單元的寫(xiě)入、保持和讀出過(guò)程。儲(chǔ)單元的寫(xiě)入、保持和讀出過(guò)程。T5T1T3T6BAWWVCCZT4T2圖圖3-27 NMOS六管靜態(tài)存儲(chǔ)單元六管靜態(tài)存儲(chǔ)單元第75頁(yè)/共130頁(yè)4. 動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)單元存儲(chǔ)單元

37、動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)器的基本存儲(chǔ)原理是：將存儲(chǔ)信存儲(chǔ)器的基本存儲(chǔ)原理是：將存儲(chǔ)信息以電荷形式存于電容之上，這種電容可以是息以電荷形式存于電容之上，這種電容可以是MOS管管柵極電容，或者是專用的柵極電容，或者是專用的MOS電容。通常定義電容充電容。通常定義電容充電至高電平，為電至高電平，為1；放電至低電平，為；放電至低電平，為0。 采用電容存儲(chǔ)電荷方式存儲(chǔ)信息，不需要雙穩(wěn)采用電容存儲(chǔ)電荷方式存儲(chǔ)信息，不需要雙穩(wěn)態(tài)電路，因而可以簡(jiǎn)化結(jié)構(gòu)。充電后態(tài)電路，因而可以簡(jiǎn)化結(jié)構(gòu)。充電后MOS管斷開(kāi)，即管斷開(kāi)，即可使電容電荷的泄放極少，而且大大降低了芯片的功可使電容電荷的泄放極少，而且大大降低了芯片的功耗。這兩

38、點(diǎn)都使集成度得到提高，所以在相同水平的耗。這兩點(diǎn)都使集成度得到提高，所以在相同水平的半導(dǎo)體芯片工藝條件下，半導(dǎo)體芯片工藝條件下，DRAM的每片容量最高水平的每片容量最高水平約為約為SRAM的的16倍。倍。第76頁(yè)/共130頁(yè)1)動(dòng)態(tài)動(dòng)態(tài)MOS四管存儲(chǔ)單元舉例四管存儲(chǔ)單元舉例 圖圖3-28是動(dòng)態(tài)是動(dòng)態(tài)MOS四管存儲(chǔ)單元的電路結(jié)構(gòu)。依靠四管存儲(chǔ)單元的電路結(jié)構(gòu)。依靠T1與與T2的柵極電容存儲(chǔ)電荷來(lái)存儲(chǔ)信息，若的柵極電容存儲(chǔ)電荷來(lái)存儲(chǔ)信息，若C1充電充電至高電平使至高電平使T1導(dǎo)通，而導(dǎo)通，而C2放電至低電平使放電至低電平使T2截止，截止，存入信息為存入信息為0；若；若C1放電至低電平使放電至低電平使T1截止，而截止，而C2充充電至高電平使電至高電平使T2導(dǎo)通，存入信息為導(dǎo)通，存入信息為1。 控制門管控制門管T3與與T4由字線控制其通斷。讀由字線控制其通斷。讀/寫(xiě)時(shí)，字寫(xiě)時(shí)，字線加高電平，線加高電平，T3與與T4導(dǎo)通，存儲(chǔ)單元與位線和導(dǎo)通，存儲(chǔ)單元與位線和W連接連接。保持信息時(shí)，字線加低電平，。保持信息時(shí)，字線加低電平，T3與與T4斷開(kāi)，位線與斷開(kāi)，位線與存儲(chǔ)單元隔離，依靠存儲(chǔ)單元隔離，依靠C1或或C2存儲(chǔ)電荷暫存信息。存儲(chǔ)電荷暫存信息。刷刷新即重寫(xiě)時(shí)，新即重寫(xiě)時(shí)，T3與與T4導(dǎo)通。注意，與六管靜態(tài)存儲(chǔ)單導(dǎo)通。注意，與六管靜態(tài)存儲(chǔ)單元結(jié)構(gòu)相比，四管動(dòng)態(tài)單元中，沒(méi)有負(fù)載管元結(jié)構(gòu)相比，四