ADDA轉(zhuǎn)換電路學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1ADDA轉(zhuǎn)換電路轉(zhuǎn)換電路第一頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。 在過程控制和信息處理中經(jīng)常遇到大量的連續(xù)變化的物理量，如話音、溫度、壓力、流量等，它們的值隨時(shí)間連續(xù)變化。處理這些信號(hào)時(shí)，首先需要傳感器將這些物理量轉(zhuǎn)換為連續(xù)變化的電壓或電流信號(hào)，再經(jīng)模擬數(shù)字轉(zhuǎn)換電路（A/D）轉(zhuǎn)換為數(shù)字量，送入計(jì)算機(jī)或數(shù)字控制電路進(jìn)行處理。處理的結(jié)果又需要經(jīng)過數(shù)字模擬（D/A）轉(zhuǎn)換變成電壓、電流等模擬量實(shí)現(xiàn)自動(dòng)控制。圖示為一個(gè)典型的數(shù)字控制系統(tǒng)框圖。 數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第1頁(yè)/共41頁(yè)第二頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。 可以看出，A/D轉(zhuǎn)換和D/A轉(zhuǎn)換是現(xiàn)代數(shù)字化設(shè)備中不可缺少的

2、部分，是數(shù)字電路和模擬電路中間的接口電路。 為了保證數(shù)據(jù)處理結(jié)果的準(zhǔn)確性，要求A/D、D/A轉(zhuǎn)換有一定的轉(zhuǎn)換精度。同時(shí)，為了適應(yīng)快速過程控制和檢測(cè)的需要，A/D轉(zhuǎn)換和D/A轉(zhuǎn)換必須有足夠快的轉(zhuǎn)換速度。為此，轉(zhuǎn)換精度和轉(zhuǎn)換速度乃是衡量A/D轉(zhuǎn)換和D/A轉(zhuǎn)換性能優(yōu)劣的主要標(biāo)志。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第2頁(yè)/共41頁(yè)第三頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院D/A轉(zhuǎn)換器轉(zhuǎn)換器權(quán)電阻網(wǎng)絡(luò)權(quán)電阻網(wǎng)絡(luò)D/AD/A轉(zhuǎn)換電路轉(zhuǎn)換電路 電路由權(quán)電阻網(wǎng)絡(luò)20R、21R、22R、23R，電子模擬開關(guān)S0、S1、S2、S3，基準(zhǔn)電壓UREF及求和運(yùn)算放大器組成。第3頁(yè)/

3、共41頁(yè)第四頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。 輸入4位數(shù)字量D3、D2、D1、D0分別控制模擬電子開關(guān)S3、S2、S1、S0的工作狀態(tài)。當(dāng)Di為“1”時(shí)，開關(guān)Si接通參考電壓UREF，反之Di為“0”時(shí)，開關(guān)Si接地。求和運(yùn)算放大器的輸出電壓為：數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第4頁(yè)/共41頁(yè)第五頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。440011223330312213001232)2222(22)2222(2)(2DUDDDDRURDRUDRUDRUDRURIIIIRuREFREFREFREFREFREFo數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第5頁(yè)/共41頁(yè)第六頁(yè)，編輯于星期五：十八點(diǎn)

4、 二十四分。 n位的權(quán)電阻D/A轉(zhuǎn)換器，其輸出電壓為：nnREFU2/ ) 12( 上式表明，輸出的模擬電壓與輸入的數(shù)字量大小成正比。當(dāng)輸入數(shù)字量全為0時(shí)，輸出電壓為0V；當(dāng)輸入數(shù)字量全為1時(shí)，輸出電壓為 nnREFoDUu2 上述電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是構(gòu)成權(quán)電阻的阻值范圍較寬，品種較多。為保證D/A轉(zhuǎn)換的精度，要求電阻的阻值很精確，但要保證范圍很寬的電阻均具有很高的精度，這給集成電路的生產(chǎn)帶來了困難。因此，集成電路中較少采用這種DAC電路。 數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第6頁(yè)/共41頁(yè)第七頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 電路由倒T型電阻網(wǎng)絡(luò)、模擬開關(guān)和運(yùn)

5、算放大器組成。倒T型電阻網(wǎng)絡(luò)由R、2R兩種阻值的電阻構(gòu)成。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 輸入數(shù)字量分別控制D3、D2、D1、D0分別控制模擬開關(guān)S3、S2、S1、S0 的工作狀態(tài)。第7頁(yè)/共41頁(yè)第八頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 當(dāng)Di為“1”時(shí)，Si接通集成運(yùn)放的反相輸入端，當(dāng)Di為“0”時(shí)，Si接集成運(yùn)放的同相輸入端。集成運(yùn)放的同相輸入端接地，由于虛地，則反相輸入端也相當(dāng)接地。這樣，不管開關(guān)SI接那邊，流過各電阻支路的電流不變。根據(jù)電路的連接關(guān)系，標(biāo)出各支路電流方向及大小如圖示：第8頁(yè)/共41頁(yè)第九頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。 流

6、入集成運(yùn)放反相輸入端的電流由數(shù)字量Di控制，為0時(shí)，電流流入同相輸入端，為1時(shí)流入反相輸入端。輸出電壓為：440011223340123001122332)2222(2)161814121()(DUDDDDUDDDDRRUDIDIDIDIRuREFREFREFo數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 n位的權(quán)電阻D/A轉(zhuǎn)換器，其輸出電壓為：與權(quán)電阻網(wǎng)絡(luò)結(jié)論相同。nnREFoDUu2第9頁(yè)/共41頁(yè)第十頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 倒T型DAC電路只采用兩種電阻，故在集成電路制造中廣泛應(yīng)用，是目前D/A轉(zhuǎn)換器速度較快的一種。采用倒T形電阻網(wǎng)絡(luò)的單片集成D

7、/A轉(zhuǎn)換器CB7520的電路原理圖。輸入為10位二進(jìn)制數(shù)，采用CMOS電路構(gòu)成的模擬開關(guān)。第10頁(yè)/共41頁(yè)第十一頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 D/A轉(zhuǎn)換器的轉(zhuǎn)換精度 分辨率用輸入的二進(jìn)制數(shù)碼的位數(shù)給出。分辨率為n位的D/A轉(zhuǎn)換器，輸出模擬電壓給出2n不同等級(jí)的輸出電壓，對(duì)應(yīng)代碼從全0到全1分。分辨率越高，表明輸出模擬電壓可以分辨更小的電壓。 D/A轉(zhuǎn)換器的轉(zhuǎn)換精度通常采用分辨率和轉(zhuǎn)換誤差來描述。 分辨率有時(shí)也用D/A轉(zhuǎn)換器能夠分辨出來的最小電壓（此時(shí)輸入數(shù)字代碼只有最低有效位為1，其余各位都為0）與最大輸出輸出電壓（此時(shí)輸入數(shù)字代碼所有各位都為1）

8、之比給出。如10位的D/A轉(zhuǎn)換器分辨率可以表示為：001. 01023112110第11頁(yè)/共41頁(yè)第十二頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 然而，由于D/A轉(zhuǎn)換器中的權(quán)電阻、模擬開關(guān)導(dǎo)通及截止時(shí)電阻、參考電壓值、集成運(yùn)算放大器等各個(gè)環(huán)節(jié)在參數(shù)和性能上均和理論值之間存在差異，所以實(shí)際能達(dá)到的精度要由轉(zhuǎn)換誤差來決定。它表示由各種因素引起的一個(gè)綜合上與理想轉(zhuǎn)換之間的最大偏差。 常見的集成D/A轉(zhuǎn)換器一類器件的內(nèi)部只包含電阻網(wǎng)絡(luò)和模擬開關(guān)，如CB7520。而另一類器件內(nèi)部還包含運(yùn)算放大器以及參考電壓源的發(fā)生電路。 為了獲得高精度的D/A轉(zhuǎn)換器，除了選擇用高分辨率

9、的D/A轉(zhuǎn)換器，還要選用高穩(wěn)定性的參考電壓源和低漂移的運(yùn)算放大器等。第12頁(yè)/共41頁(yè)第十三頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 D/A轉(zhuǎn)換器的轉(zhuǎn)換速度 通常用建立時(shí)間tset來定量描述轉(zhuǎn)換速度。建立時(shí)間是指，從輸入數(shù)字量發(fā)生突變開始，直到輸出電壓進(jìn)入與穩(wěn)態(tài)值相差 1/2LSB 范圍內(nèi)的這段時(shí)間。一般產(chǎn)品說明給出的都是輸入從全0跳變?yōu)槿?（或從全1變?yōu)槿?）時(shí)的建立時(shí)間。 目前在不包含運(yùn)算放大器的單片集成D/A轉(zhuǎn)換器中，建立時(shí)間最短的可達(dá)到以內(nèi)，在包含運(yùn)算放大器集成DAC中，建立時(shí)間最短的可以達(dá)到。 外加運(yùn)算放大器的DAC，建立時(shí)間包含運(yùn)算放大器的建立時(shí)間，

10、且為主要部分。為了獲得較快的轉(zhuǎn)換速度，應(yīng)選用輸出電壓變化速度較快的運(yùn)放。第13頁(yè)/共41頁(yè)第十四頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院A/D轉(zhuǎn)換器轉(zhuǎn)換器 A/D轉(zhuǎn)換器的轉(zhuǎn)換原理 ADC電路是將輸入在時(shí)間上連續(xù)的模擬信號(hào)轉(zhuǎn)換為輸出的離散數(shù)字信號(hào)，所以先要選定一系列時(shí)間點(diǎn)上的模擬信號(hào)即采（?。樱缓笤侔堰@些取樣值轉(zhuǎn)換成數(shù)字量。A/D轉(zhuǎn)換電路一般要經(jīng)過四部分電路的處理，取樣保持、量化編碼后，即可將模擬信號(hào)變換為數(shù)字信號(hào)。 取樣電路在輸入的模擬信號(hào)上按取樣時(shí)間（也稱取樣頻率）選取一系列的瞬態(tài)模擬信號(hào)值。為了不丟失原模擬信號(hào)中的信息，取樣時(shí)要遵守取樣定理。即取樣頻率大

11、于等于原模擬信號(hào)最高頻率的2倍。 之后，取樣后的樣本值應(yīng)保持一段時(shí)間，以便后級(jí)量化編碼電路轉(zhuǎn)換為數(shù)字信號(hào)。第14頁(yè)/共41頁(yè)第十五頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 量化電路是用量化電平將取樣到的模擬信號(hào)化分為量化階梯，并按輸出要表示的數(shù)字信號(hào)的位數(shù)將每一階梯的模擬信號(hào)值表示為對(duì)應(yīng)的數(shù)字信號(hào)，即完成編碼。 上述ADC電路可用方框圖描述，并標(biāo)出各輸入輸出的電壓波形，便于同學(xué)理解。第15頁(yè)/共41頁(yè)第十六頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院量化編碼原理 用量化電平將取樣到的模擬信號(hào)化分，從0到最大值，化分為一個(gè)個(gè)的量化區(qū)間，

12、量化區(qū)間的個(gè)數(shù)與轉(zhuǎn)換后數(shù)字量的位數(shù)對(duì)應(yīng)，如果轉(zhuǎn)換后的數(shù)字量為三位，則量化區(qū)間有8個(gè)。如果轉(zhuǎn)換后的數(shù)字量為四位時(shí)，階梯電壓有16個(gè)。 量化電平用表示，值等于數(shù)字信號(hào)最小值對(duì)應(yīng)的模擬信號(hào)值，若用三位數(shù)字量表示01的模擬信號(hào)，則001表示1/8V，量化電平為1/8V。 最后，處于每一區(qū)間的模擬信號(hào)編碼為對(duì)應(yīng)的數(shù)字信號(hào)。 用圖表示如下：第16頁(yè)/共41頁(yè)第十七頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 要將01V的模擬電壓轉(zhuǎn)換為三位的二進(jìn)制數(shù)，量化電平1/8V對(duì)應(yīng)數(shù)字信號(hào)001，并化分區(qū)間如圖示：然后將 處于01/8V的模擬電壓編碼為000，處于1/82/8V的編為001

13、，依次類推，處于7/81V的模擬電壓編為111。 可以看出，將模擬電壓轉(zhuǎn)換為數(shù)字信號(hào)時(shí)，量化時(shí)存在著誤差，稱為量化誤差。最大等于量化電平。第17頁(yè)/共41頁(yè)第十八頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 為了減小量化誤差，量化時(shí)可用量化電平2/15V對(duì)應(yīng)數(shù)字信號(hào)001量化如圖示。將處于-1/151/15V的編為000， 1/153/15V編為001，依次類推，處于13/151V的模擬電壓編為111。 可以看出，最大等于量化電平/2。第18頁(yè)/共41頁(yè)第十九頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 圖中T為N溝道增強(qiáng)型MOS管，作模

14、擬開關(guān)用。當(dāng)取樣信號(hào)ul為高電平時(shí)T導(dǎo)通，輸入信號(hào)uI經(jīng)電阻RI和T向電容CH充電。若取RI=RF，并忽略運(yùn)算放大器的輸入電流，則充電結(jié)束后取樣保持原理電路Icouuu第19頁(yè)/共41頁(yè)第二十頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 當(dāng)ul為低電平時(shí)，MOS管截止。由于CH上的電壓在一段時(shí)間內(nèi)基本保持不變，所以u(píng)o也保持不變，取樣結(jié)果被保存下來。CH的漏電流越小，運(yùn)算放大器的輸入阻抗越高，uo保持的時(shí)間越長(zhǎng)。第20頁(yè)/共41頁(yè)第二十一頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 取樣保持集成電路LF198電路如圖示。 A1、A2是兩個(gè)

15、運(yùn)算放大器，S為模擬開關(guān)，L是控制S狀態(tài)的邏輯單元。ul和VREF是邏輯單元的兩個(gè)輸入電壓信號(hào)，當(dāng)ul大于VREF+VTH時(shí)S接通，而當(dāng)ul小于VREF+VTH時(shí)S斷開。VTH稱閾值電壓。第21頁(yè)/共41頁(yè)第二十二頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 當(dāng)ul=1時(shí)電路處于取樣工作狀態(tài)，這時(shí)S閉合，A1和A2均工作在單位增益的電壓跟隨器狀態(tài)，所以有： 取樣結(jié)束時(shí)ul回到低電平，電路進(jìn)入保持狀態(tài)。這時(shí)S斷開，CH上的電壓基本保持不變，因而輸出電壓也得以維持原來的數(shù)值。IOcovvv第22頁(yè)/共41頁(yè)第二十三頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案

16、西北大學(xué)信息學(xué)院直接A/D轉(zhuǎn)換電路并聯(lián)比較型A/D轉(zhuǎn)換電路第23頁(yè)/共41頁(yè)第二十四頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 電路由電阻網(wǎng)絡(luò)、電壓比較器、寄存器和代碼轉(zhuǎn)換電路三部分組成。電阻網(wǎng)絡(luò)將參考電壓分壓為1/15VREF、3/15VREF、13/15VREF等，做7個(gè)電壓比較器的比較電平，實(shí)現(xiàn)將0VREF用量化電平2/15VREF量化區(qū)分，輸入電壓uI與上述電平比較，比較結(jié)果在CP上升沿時(shí)，存入7個(gè)寄存器，然后由代碼轉(zhuǎn)換電路編碼為三位二進(jìn)制數(shù)。REFREFCVRRRVV15122/71 比較電平的計(jì)算如下： 將電路的工作過程用表格列出來如：第24頁(yè)/共41

17、頁(yè)第二十五頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第25頁(yè)/共41頁(yè)第二十六頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 代碼電路的輸入為寄存器的輸出，輸出為數(shù)字信號(hào)，根據(jù)上式的真值表，求得各輸出的邏輯表達(dá)式為：42Qd 2461QQQd12345670QQQQQQQd 并聯(lián)比較型ADC電路轉(zhuǎn)換速度快，從CP的上升沿算起，電路完成一次轉(zhuǎn)換所需的時(shí)間只包括一級(jí)觸發(fā)器的翻轉(zhuǎn)時(shí)間和三級(jí)門電路的傳輸延遲時(shí)間。目前，輸出8位的并聯(lián)比較型ADC轉(zhuǎn)換器時(shí)間可達(dá)50ns以下，遠(yuǎn)快于其它類型ADC電路。又因?yàn)殡娐分械募拇嫫骷嬗腥颖３止δ?。缺點(diǎn)是需要很

18、多的電壓比較器和觸發(fā)器。第26頁(yè)/共41頁(yè)第二十七頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 對(duì)輸出10位并聯(lián)比較型ADC應(yīng)有2n-1=1023個(gè)電壓比較器和觸發(fā)器，以及一個(gè)規(guī)模相當(dāng)龐大的代碼轉(zhuǎn)換電路。電路的規(guī)模隨著輸出代碼位數(shù)增加而急劇膨脹。 反饋比較型A/D轉(zhuǎn)換器構(gòu)思思路：取一個(gè)數(shù)字量加到D/A轉(zhuǎn)換器上，得到一個(gè)對(duì)應(yīng)的輸出模擬電壓。將此模擬電壓和輸入模擬電壓信號(hào)相比較。如果兩者不相等，則調(diào)整所取的數(shù)字量，直到兩個(gè)模擬電壓相等為止。最后所取的這個(gè)數(shù)字量即所求的轉(zhuǎn)換結(jié)果。 反饋比較型采用兩種電路結(jié)構(gòu)：計(jì)數(shù)型和逐次漸近型。反饋比較型A/D轉(zhuǎn)換電路第27頁(yè)/共41頁(yè)第

19、二十八頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 圖示結(jié)構(gòu)為計(jì)數(shù)型A/D轉(zhuǎn)換電路，由比較器C、D/A轉(zhuǎn)換器、計(jì)數(shù)器、脈沖源、控制門G以及輸出寄存等組成。第28頁(yè)/共41頁(yè)第二十九頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 對(duì)數(shù)值穩(wěn)定的輸入信號(hào)I，轉(zhuǎn)換開始前復(fù)位信號(hào)將計(jì)數(shù)器清零，未啟動(dòng)轉(zhuǎn)換時(shí)L=0時(shí)，計(jì)數(shù)器為全0，則D/A 轉(zhuǎn)換器輸出模擬信號(hào)0，則I p，比較器的輸出電壓B=1。第29頁(yè)/共41頁(yè)第三十頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 當(dāng)I變?yōu)楦唠娖綍r(shí)，轉(zhuǎn)換開始，脈沖信號(hào)加到計(jì)數(shù)器的時(shí)鐘CP端，計(jì)

20、數(shù)器做加法計(jì)數(shù)，D/A轉(zhuǎn)換器輸出的模擬信號(hào)p不斷增加，當(dāng)增至到I =0時(shí)，比較器的輸出電壓變成0，門G輸出0，計(jì)數(shù)器停止計(jì)數(shù)。這時(shí)計(jì)數(shù)器中所存的數(shù)字式即為所求的輸出數(shù)字信號(hào)。第30頁(yè)/共41頁(yè)第三十一頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 因?yàn)檗D(zhuǎn)換中計(jì)數(shù)器的數(shù)字不停地變化，所以不宜將計(jì)數(shù)器的狀態(tài)直接做為輸出信號(hào)，為此，在輸出端設(shè)置了輸出寄存器。當(dāng)轉(zhuǎn)換完成以后，用轉(zhuǎn)換信號(hào)I的下降沿將計(jì)數(shù)器的輸出置入輸出寄存器器中，而以寄存器的狀態(tài)作為最終的輸出信號(hào)。 上述方案的明顯缺點(diǎn)是轉(zhuǎn)換時(shí)間長(zhǎng)。當(dāng)輸出n 位數(shù)碼時(shí)，最長(zhǎng)的轉(zhuǎn)換時(shí)間可達(dá)2n-1倍的時(shí)鐘信號(hào)周期。因此，這種方案只

21、能用在對(duì)轉(zhuǎn)換速度要求不高的場(chǎng)合。第31頁(yè)/共41頁(yè)第三十二頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院逐次漸近型A/D轉(zhuǎn)換電路第32頁(yè)/共41頁(yè)第三十三頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 轉(zhuǎn)換開始前先將寄存器清零，則加給D/A轉(zhuǎn)換器的數(shù)字量全為0。轉(zhuǎn)換啟動(dòng)信號(hào)L變?yōu)楦唠娖綍r(shí)啟動(dòng)轉(zhuǎn)換，時(shí)鐘信號(hào)首先將寄存器的最高位置成1，使寄存器的輸出為10000，被D/A轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬電壓o，并送到比較器與輸入信號(hào)I進(jìn)行比較。如果o I，說明數(shù)字過大了，則這個(gè)1應(yīng)去掉；如果o o時(shí)，比較器輸出B= 0；當(dāng)I o ，說明數(shù)字量小了，故QA的

22、1應(yīng)保留。 （3）第二個(gè)CP上升沿到達(dá)， QAQBQC=110， Q1Q2Q3Q4Q5=00100。若I o ，說明QB的1要保留。此時(shí)B= 0。第35頁(yè)/共41頁(yè)第三十六頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 （4）第三個(gè)CP上升沿到達(dá)， QAQBQC=111， Q1Q2Q3Q4Q5=00010。若o I，說明Qc的1要去掉。此時(shí)B= 1。 （5）第四個(gè)CP上升沿到達(dá)， QAQBQC=110， Q1Q2Q3Q4Q5=00001。此時(shí)可出輸出三位數(shù)字量d2d1d0。轉(zhuǎn)換結(jié)束。每完成一次轉(zhuǎn)換需要五個(gè)時(shí)鐘周期。 （6）第五個(gè)CP上升沿到達(dá)， QAQBQC保持110

23、， Q1Q2Q3Q4Q5=10000，回到初始狀態(tài)。由于Q5 = 0，輸出數(shù)字量消失。第36頁(yè)/共41頁(yè)第三十七頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 可以看出，3位輸出的A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換需要5個(gè)時(shí)鐘信號(hào)的周期。如果n位輸出時(shí)，則完成一次轉(zhuǎn)換需n+2個(gè)時(shí)鐘周期。因此，此電路的轉(zhuǎn)換速度雖比并聯(lián)比較型ADC低，但比計(jì)數(shù)型ADC高得多。且位數(shù)增多時(shí)，逐次漸近型的電路規(guī)模增加不大。故是目前集成ADC電路中用得最多的一種電路。 為了減小量化誤差，電路量化應(yīng)采用前述量化方案的第二種，故將DAC電路輸出模擬電壓向負(fù)方向偏差/2。第37頁(yè)/共41頁(yè)第三十八頁(yè)，編輯于星期五：十八點(diǎn) 二十四分。數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院A/D轉(zhuǎn)換電路的轉(zhuǎn)換精度與轉(zhuǎn)換速度 用分