寬帶前置放大電路報(bào)告

1、精選優(yōu)質(zhì)文檔-傾情為你奉上寬帶前置放大電路寬帶前置放大電路【摘要】：本系統(tǒng)設(shè)計(jì)的寬帶前置放大電路由頻率顯示裝置、輸入阻抗匹配單元、無(wú)源衰減網(wǎng)絡(luò)、有源放大電路四部分組成，帶寬可達(dá)40MHz,具有良好的直流和交流特性。頻率顯示部分使用TI公司的OPA842、TLV3501及MSP430F149單片機(jī)進(jìn)行信號(hào)處理，使用12864液晶進(jìn)行顯示。輸入阻抗匹配單元有50和1M可選，由電阻電容組成的無(wú)源衰減網(wǎng)絡(luò)與后級(jí)相匹配可實(shí)現(xiàn)不低于DC35MHz的1倍和10倍衰減，有源放大單元選用TI公司的OPA690和OPA684可實(shí)現(xiàn)對(duì)信號(hào)1倍和10倍放大，電路輸出電阻近似為0。 一、 系統(tǒng)整體方案論證與比較題目要求

2、有源放大電路采用正負(fù)5V供電，在正負(fù)5V電源及1M歐輸入阻抗的條件下進(jìn)行1倍、10倍衰減，以及1、10倍有源放大，可供選擇方案如下：方案一：為了實(shí)現(xiàn)衰減和放大的功能，考慮直接選取可調(diào)增益的運(yùn)放實(shí)現(xiàn)，如AD603。其內(nèi)部由R-2R梯形電阻網(wǎng)絡(luò)和固定增益放大器構(gòu)成，加在梯形網(wǎng)絡(luò)輸入端的信號(hào)經(jīng)衰減后，由固定增益放大器輸出，衰減量是由加在增益控制接口的電壓決定的，優(yōu)點(diǎn)是電路集成度高、結(jié)構(gòu)簡(jiǎn)單。缺點(diǎn)是此芯片的衰減量是由加在增益控制接口的參考電壓決定的，要手動(dòng)精準(zhǔn)控制，難度大；梯形電阻網(wǎng)絡(luò)的輸入阻抗低，不能滿足1M的要求；且工作頻帶僅為50MHz，很難滿足題目工作帶寬要求。方案二、根據(jù)題目對(duì)電路衰減和放大

3、倍數(shù)的要求，特別是工作頻帶高的要求，采用寬帶運(yùn)放，如TI的OPA690、OPA684構(gòu)成后級(jí)有源放大環(huán)節(jié)，其增益帶寬積帶寬均在500M以上，滿足題目要求的DC35M工作帶寬的要求，1、10倍放大分開(kāi)，10倍放大采用5倍與2倍相乘的形式可以降低對(duì)單級(jí)運(yùn)放帶寬的要求，無(wú)源衰減網(wǎng)絡(luò)采用電阻分壓構(gòu)成，采用電阻分壓不會(huì)限制輸入信號(hào)的帶寬，阻抗匹配部分采用電阻串并聯(lián)形式。綜上所述：我們選擇方案二作為本次比賽的總體方案。二、 系統(tǒng)整體框圖系統(tǒng)整體框圖如圖2-1所示。圖2-1 系統(tǒng)整體框圖三、 系統(tǒng)硬件設(shè)計(jì)1、 單片機(jī)及顯示裝置小信號(hào)經(jīng)過(guò)OPA842構(gòu)成的21倍有源放大電路放大，而大信號(hào)則經(jīng)過(guò)無(wú)源衰減網(wǎng)絡(luò)衰減

4、。之后，信號(hào)通過(guò)過(guò)零比較器變成可捕脈沖，低頻脈沖經(jīng)過(guò)無(wú)源衰減網(wǎng)絡(luò)直接由單片機(jī)測(cè)得頻率，高頻脈沖經(jīng)過(guò)74LS163和74LS00構(gòu)成的10分頻、100分頻、1000分頻或10000分頻電路進(jìn)行分頻，再經(jīng)過(guò)無(wú)源衰減網(wǎng)絡(luò)即可由單片機(jī)測(cè)得頻率。最后由12864液晶進(jìn)行顯示。（1）21倍有源放大電路采用TI公司的寬帶高速運(yùn)放OPA842，其增益帶寬積為200MHz。電路圖如圖3-1所示。圖 3-1 21倍有源放大電路（2）2倍無(wú)源衰減電路采用電阻串聯(lián)分壓，電路圖如圖3-2所示。圖 3-2 2倍無(wú)源衰減電路（3）波形轉(zhuǎn)換電路采用TI公司的軌對(duì)軌高速比較器TLV3501搭建過(guò)零比較電路。使用單電源+5V供電

5、。經(jīng)過(guò)21倍有源放大電路或者2倍無(wú)源衰減電路的信號(hào)被控制在2V左右，比較適合作為T(mén)LV3501的輸入信號(hào)。經(jīng)過(guò)過(guò)零比較電路之后，輸出頻率和輸入信號(hào)的頻率相同的脈沖信號(hào)。TLV3501的軌對(duì)軌輸出能夠直接驅(qū)動(dòng)CMOS或者TTL邏輯電路，因此，這給我們之后的邏輯分頻電路帶來(lái)了方便。電路如圖3-3所示。圖 3-3 波形轉(zhuǎn)換電路（4）分頻電路采用74LS163四位十六進(jìn)制計(jì)數(shù)器和74LS00四二輸入與非門(mén)搭建10分頻電路。再通過(guò)10分頻電路的級(jí)聯(lián)，實(shí)現(xiàn)100分頻、1000分頻、10000分頻電路。使用分頻電路對(duì)高頻信號(hào)進(jìn)行分頻處理。電路如圖3-4所示。圖 3-4 分頻電路（5）單片機(jī)處理及顯示裝置采用

6、TI公司的MSP430F149單片機(jī)對(duì)輸入信號(hào)進(jìn)行處理。在單片機(jī)對(duì)信號(hào)進(jìn)行處理之前首先要用無(wú)源衰減電路對(duì)波形轉(zhuǎn)換電路或者分頻電路的輸出信號(hào)進(jìn)行衰減，同樣采用電阻串聯(lián)分壓的形式，使輸入單片機(jī)的信號(hào)穩(wěn)定在3V左右，電路圖不再贅述。使用F149的定時(shí)器A的捕獲/比較功能，捕獲輸入脈沖的上升沿，優(yōu)先級(jí)較高的定時(shí)器B定時(shí)50ms，測(cè)得1s內(nèi)的上升沿?cái)?shù)目，即可得到輸入信號(hào)的頻率。再通過(guò)12864液晶對(duì)測(cè)得頻率進(jìn)行顯示。源程序如下：#include <MSP430x14x.h>#include "cry12864.c"void InitSys();unsigned long

7、upflag = 0;unsigned long f_50ms = 0;unsigned long frequency = 0;uint fy7; /=用于存放頻率顯示數(shù)據(jù)=const unsigned char pinlv="頻率為:(Hz) "void process(void); /=函數(shù)聲明=void delay(); /=延時(shí)函數(shù)=/*主函數(shù)*/void main(void) WDTCTL = WDTPW + WDTHOLD; / Stop WDT InitSys(); / MCLK , SMCLK-8M /- /Timer_B的設(shè)置,用于產(chǎn)生定時(shí)中斷，中斷時(shí)間為

8、50000us P1DIR |= BIT3; / Set P1.3 to output direction TBCCTL0 = CCIE; / TBCCR0 interrupt enabled TBCCR0 = 50000; TBCTL = TBSSEL_2 + ID_3 + MC_1; / SMCLK,1M, upmode /- /Timer_A的設(shè)置,用于捕獲外部信號(hào)的邊沿觸發(fā)，可以設(shè)置為上升沿觸發(fā)，或者下降沿觸發(fā) P1DIR&=BIT2; P1SEL = BIT2; /=設(shè)置P1.2端口為功能模塊使用,即：做捕獲源= TACTL = TASSEL_2+TACLR+TAIE+MC1

9、;/=定時(shí)器A時(shí)鐘信號(hào)選擇ACLK, CCTL1 = CM_1+SCS+CAP+CCIE; /=輸入上升沿捕獲,CCI0A為捕獲信號(hào)源= _EINT(); Ini_Lcd(); /=初始化液晶= Disp_HZ(0x80,pinlv,8); while(1) process(); Write_Cmd(0x90);/=寫(xiě)地址= Write_Data(0x30+fy6); delay(); Write_Data(0x30+fy5); delay(); Write_Data(0x30+fy4); delay(); Write_Data(0x30+fy3); delay(); Write_Data(0

10、x30+fy2); delay(); Write_Data(0x30+fy1); delay(); Write_Data(0x30+fy0); delay(); /*函數(shù)名稱：InitSys功 能：初始化時(shí)鐘函數(shù)參 數(shù)：無(wú)返回值 ：無(wú)*/void InitSys() unsigned int i; BCSCTL1&=XT2OFF; /=打開(kāi)XT2振蕩器= do IFG1 &= OFIFG; /=清除振蕩器失效標(biāo)志= for (i = 0xFF; i > 0; i-); /=延時(shí)，等待XT2起振= while (IFG1 & OFIFG) != 0); /=判斷XT

11、2是否起振= BCSCTL2 =SELM_2+SELS; /=選擇MCLK、SMCLK為XT2,8M= /*函數(shù)名稱：Timer_B功 能：定時(shí)器B中斷服務(wù)子函數(shù),產(chǎn)生50ms定時(shí)參 數(shù)：無(wú)返回值 ：無(wú)*/ Timer B0 interrupt service routine#pragma vector=TIMERB0_VECTOR_interrupt void Timer_B (void) P1OUT = BIT3; / 定時(shí)50ms f_50ms = upflag; upflag = 0;/*函數(shù)名稱：Timer_A功 能：捕獲待測(cè)信號(hào)上升沿*/#pragma vector=TIMERA1

12、_VECTOR /=定時(shí)器A中斷處理=_interrupt void Timer_A(void) switch(TAIV) /向量查詢 case 2: /捕獲中斷 if(CCTL1&CM0) /捕獲到上升沿 upflag+; break; default: break; /*延時(shí)函數(shù)*/void delay() unsigned int i; unsigned int j=10; for(i=10;i>0;i-) while(j-); /*數(shù)據(jù)處理 */void process(void) frequency=f_50ms*20; fy6=frequency/; fy5=(fre

13、quency-*fy6)/; fy4=(frequency-*fy6-*fy5)/10000; fy3=(frequency-*fy6-*fy5-10000*fy4)/1000; fy2=(frequency-*fy6-*fy5-10000*fy4-1000*fy3)/100; fy1=(frequency-*fy6-*fy5-10000*fy4-1000*fy3-100*fy2)/10; fy0=frequency%10;2、 輸入阻抗及無(wú)源衰減部分設(shè)計(jì)（1）輸入阻抗匹配部分輸入阻抗要求最大允許誤差為2%，同時(shí)50輸入阻抗可承受5V的過(guò)載能力。若采用單個(gè)電阻作為輸入，不僅沒(méi)有標(biāo)稱值為50的電

14、阻，而且該電阻承受的功率為： 大于電阻的額定功率，電阻會(huì)由于功率過(guò)大而毀壞，故考慮選用6個(gè)300電阻并聯(lián)組成的輸入電阻網(wǎng)絡(luò)，這樣輸入阻抗仍為50，且每個(gè)電阻承受的功率為： 1M輸入阻抗直接采用單個(gè)1M電阻作為輸入電阻，題目要求能承受36V輸入過(guò)載，當(dāng)輸入電壓為36V時(shí)，電阻承受的功率為： 滿足要求。（2）無(wú)源衰減電路10倍衰減采用電阻串聯(lián)分壓的形式，實(shí)際上一個(gè)電阻等效于一個(gè)電容，一個(gè)電感，和一個(gè)電阻的串連，在低頻情況下電容和電感效應(yīng)表現(xiàn)不是很明顯，而在高頻情況下，等效值會(huì)增大，不能忽略，小電阻在高頻時(shí)的寄生電容比大電阻小，本設(shè)計(jì)采用180和20電阻串聯(lián)進(jìn)行分壓實(shí)現(xiàn)10倍衰減。當(dāng)輸入電阻選為1M

15、時(shí)，會(huì)與200的電阻衰減網(wǎng)絡(luò)相并聯(lián)，致使輸入阻抗降到199.96，所以在中間加入高速運(yùn)放AD811緩沖作為隔離，使前級(jí)輸入阻抗與此無(wú)源衰減網(wǎng)絡(luò)相互不影響，由于輸入的大信號(hào)峰峰值達(dá)到10V，故運(yùn)放AD811采用+/-12V供電。AD811在增益為1時(shí)具有140MHz的帶寬，不會(huì)限制輸入信號(hào)的帶寬。采用二級(jí)管進(jìn)行過(guò)壓保護(hù)。輸入阻抗匹配和無(wú)源衰減部分的電路圖如圖3-5所示。圖 3-5阻抗匹配及無(wú)源衰減網(wǎng)絡(luò)2、有源放大部分設(shè)計(jì)有源放大電路由放大倍數(shù)分別為1、10倍電路組成。且均采用題目要求的+/-5V電源供電。（1）1倍放大電路1倍放大采用TI公司的高速運(yùn)放OPA684，增益為1時(shí)帶寬為210MHz，

16、壓擺率為820V/us, 滿足題目DC35MHz的帶寬要求，OPA684為電流反饋型運(yùn)放，其增益和帶寬是相互獨(dú)立的，即其增益帶寬積不隨輸入信號(hào)頻率的增高而減小。1倍放大電路電路圖如圖3-6所示。圖3-6 1倍放大電路（2）10倍放大電路10倍放大采用TI公司的高速寬帶放大器OPA690，其增益帶寬積為500M，轉(zhuǎn)換速率為1800V/us。 10倍放大電路需達(dá)到DC-35MHz的帶寬，采用兩級(jí)放大以降低電路對(duì)芯片大帶寬和高轉(zhuǎn)換速率的要求。采用兩片TI公司的OPA690級(jí)聯(lián)放大，輸入到前級(jí)運(yùn)算放大器的信號(hào)幅值較小，為了減小動(dòng)態(tài)誤差，采用前級(jí)放大5倍后級(jí)放大2倍，根據(jù)芯片數(shù)據(jù)手冊(cè)，在兩級(jí)級(jí)聯(lián)時(shí)匹配5

17、0電阻以防止電路自激。為了減小電源和地線對(duì)高頻信號(hào)的干擾，電路加入去耦電容，用屏蔽線傳輸信號(hào)，以減小對(duì)信號(hào)的干擾，10倍放大電路圖如圖3-7所示。圖3-7 10倍放大電路圖四、 電路調(diào)試與測(cè)試1、 電路調(diào)試電路調(diào)試采用逐級(jí)調(diào)試的方法。由于本題屬于高頻電路，易產(chǎn)生寄生電容和噪聲等干擾，故調(diào)試過(guò)程相對(duì)復(fù)雜。（1）對(duì)無(wú)源衰減網(wǎng)絡(luò)進(jìn)行調(diào)試，剛開(kāi)始采用K歐級(jí)電阻分壓進(jìn)行10倍衰減誤差較大，經(jīng)分析是由于高頻時(shí)大電阻的容性感性效應(yīng)比較明顯導(dǎo)致衰減比例嚴(yán)重偏離設(shè)定值，改用百歐級(jí)電阻即為180和20后誤差較小，小電阻在高頻時(shí)雖然也有容性和感性效應(yīng)但沒(méi)有大電阻明顯故采用小電阻分壓來(lái)減小誤差。（2）對(duì)1倍放大電路進(jìn)

18、行調(diào)試。接通信號(hào)源，用示波器對(duì)信號(hào)進(jìn)行跟蹤，不斷改變信號(hào)源輸入頻率，觀察示波器輸出波形的變化。隨著信號(hào)頻率的增加，輸出幅度的衰減趨勢(shì)明顯，而解決這個(gè)問(wèn)題的方法是在運(yùn)放的反饋電阻上并一個(gè)5pF的小電容，作用是與電路寄生電容相抵消，這樣1倍放大調(diào)試基本完成，輸出符合要求。經(jīng)過(guò)測(cè)量調(diào)整再測(cè)量再調(diào)整的反復(fù)過(guò)程，達(dá)到題目要求。2、 電路測(cè)試（1）測(cè)試工具： SG1005SP型數(shù)字函數(shù)信號(hào)發(fā)生器LDS22010型示波器UT51型數(shù)字萬(wàn)用表（2）數(shù)據(jù)測(cè)試與分析1、數(shù)據(jù)測(cè)試頻率顯示部分測(cè)試：在不分頻的情況下，單片機(jī)所能測(cè)得的頻率上限為240kHz。當(dāng)頻率高于該值時(shí)，必須先分頻再測(cè)量。由于顯示值只能是整數(shù)，故在

19、測(cè)低頻時(shí)會(huì)產(chǎn)生誤差。在高頻時(shí)，由于脈沖的上升時(shí)間和下降時(shí)間也會(huì)產(chǎn)生越來(lái)越大的誤差。故在中頻段測(cè)量精度較好。對(duì)輸入阻抗的測(cè)量：直接用數(shù)字萬(wàn)用表對(duì)輸入阻抗進(jìn)行測(cè)量，接通選擇不同輸入阻值的開(kāi)關(guān)，測(cè)得誤差均在2%以內(nèi)。過(guò)載能力的測(cè)試：輸入端加入了二級(jí)管進(jìn)行過(guò)壓保護(hù)當(dāng)輸入電壓大于+12v或小于-12v時(shí)電壓就會(huì)被鉗位在+/-12v，使輸入到后級(jí)電壓不會(huì)超過(guò)+/-12v。 直流零點(diǎn)的測(cè)試：在輸入短路時(shí)，用數(shù)字萬(wàn)用表測(cè)得的電路輸出直流電壓為0.800mV。頻率特性測(cè)試：表1 大信號(hào)衰減10倍帶寬特性輸入信號(hào)峰值：5V 輸入阻抗：1M最大衰減：0.2% 最大過(guò)沖：0.0% 頻率（Hz）1100K500K1M3M5M10M15M輸出幅度（mV）500499500500500500500500表2 10倍放大帶寬特性輸入峰值為：0.1V 輸入阻抗1M 最大衰減為：7% 最大過(guò)沖為：1%頻率（Hz）1100K500K1M5M10M15M20M輸出幅度（V）1.011.011.001.000.990.960.930.93表3 大信號(hào)1倍放大擴(kuò)展寬帶特性輸入峰值：1V 輸入阻抗1M最大衰減為5% 最大過(guò)沖為：1%頻率（Hz）1100K500K1M5M10M15M20M