實(shí)驗(yàn)一3-8譯碼器的設(shè)計(jì)-重慶科創(chuàng)職業(yè)學(xué)院

1、一、設(shè)計(jì)流程一、設(shè)計(jì)流程 Max+plusMax+plus軟件設(shè)計(jì)流程由以下幾部分組成。軟件設(shè)計(jì)流程由以下幾部分組成。 1 1、設(shè)計(jì)輸入：設(shè)計(jì)輸入：可以采用原理圖輸入、可以采用原理圖輸入、HDLHDL語(yǔ)言描述、語(yǔ)言描述、EDIFEDIF網(wǎng)表網(wǎng)表輸入及波形輸入等幾種方式。輸入及波形輸入等幾種方式。 2 2、編譯：編譯：先根據(jù)設(shè)計(jì)要求設(shè)定編譯參數(shù)和編譯策略，如器件先根據(jù)設(shè)計(jì)要求設(shè)定編譯參數(shù)和編譯策略，如器件的選擇、邏輯綜合方式的選擇等。然后根據(jù)設(shè)定的參數(shù)和策略對(duì)的選擇、邏輯綜合方式的選擇等。然后根據(jù)設(shè)定的參數(shù)和策略對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報(bào)告文件、設(shè)計(jì)項(xiàng)目進(jìn)行網(wǎng)表提取、邏

2、輯綜合和器件適配，并產(chǎn)生報(bào)告文件、延時(shí)信息文件及編程文件，供分析仿真和編程使用。延時(shí)信息文件及編程文件，供分析仿真和編程使用。 3 3、仿真：仿真：仿真包括功能仿真、時(shí)序仿真和定時(shí)分析，可以利仿真包括功能仿真、時(shí)序仿真和定時(shí)分析，可以利用軟件的仿真功能來(lái)驗(yàn)證設(shè)計(jì)項(xiàng)目的邏輯功能是否正確。用軟件的仿真功能來(lái)驗(yàn)證設(shè)計(jì)項(xiàng)目的邏輯功能是否正確。 4 4、編程與驗(yàn)證：編程與驗(yàn)證：用經(jīng)過(guò)仿真確認(rèn)后的編程文件通過(guò)編程器用經(jīng)過(guò)仿真確認(rèn)后的編程文件通過(guò)編程器（ProgrammerProgrammer）將設(shè)計(jì)下載到實(shí)際芯片中，最后測(cè)試芯片在系統(tǒng)）將設(shè)計(jì)下載到實(shí)際芯片中，最后測(cè)試芯片在系統(tǒng)中的實(shí)際運(yùn)行性能。中的實(shí)際運(yùn)

3、行性能。 在設(shè)計(jì)過(guò)程中，如果出現(xiàn)錯(cuò)誤，則需重新回到設(shè)計(jì)輸入階段，在設(shè)計(jì)過(guò)程中，如果出現(xiàn)錯(cuò)誤，則需重新回到設(shè)計(jì)輸入階段，改正錯(cuò)誤或調(diào)整電路后重復(fù)上述過(guò)程。改正錯(cuò)誤或調(diào)整電路后重復(fù)上述過(guò)程。下圖是下圖是Max+plus編譯設(shè)計(jì)主控界面，它顯示了編譯設(shè)計(jì)主控界面，它顯示了Max+plus自動(dòng)設(shè)計(jì)的各主要處理環(huán)節(jié)和設(shè)計(jì)流自動(dòng)設(shè)計(jì)的各主要處理環(huán)節(jié)和設(shè)計(jì)流程，包括設(shè)計(jì)輸入編輯、編譯網(wǎng)表提取、數(shù)據(jù)庫(kù)建程，包括設(shè)計(jì)輸入編輯、編譯網(wǎng)表提取、數(shù)據(jù)庫(kù)建立、邏輯綜合、邏輯分割、適配、延時(shí)網(wǎng)表提取、立、邏輯綜合、邏輯分割、適配、延時(shí)網(wǎng)表提取、編程文件匯編（裝配）以及編程下載編程文件匯編（裝配）以及編程下載9個(gè)步驟。個(gè)步

4、驟。 圖3-1-2（四）管腳的重新分配與定位：（四）管腳的重新分配與定位：?jiǎn)?dòng)啟動(dòng)MaxplusIIFloorplan Editor菜單命令，（或按菜單命令，（或按“ ”快捷圖標(biāo)）出現(xiàn)圖快捷圖標(biāo)）出現(xiàn)圖4.4-1所示的芯片管腳自動(dòng)分配畫(huà)面，點(diǎn)擊所示的芯片管腳自動(dòng)分配畫(huà)面，點(diǎn)擊“”圖標(biāo)，所有管腳將會(huì)在圖標(biāo)，所有管腳將會(huì)在“ ”中顯示。中顯示。圖4.4-1圖4.4-2Foolrplan Editor展示的是該設(shè)計(jì)項(xiàng)目的管腳分配圖。這是由展示的是該設(shè)計(jì)項(xiàng)目的管腳分配圖。這是由軟件自動(dòng)分配的。用戶(hù)可隨意改變管腳分配，以方便與你的外軟件自動(dòng)分配的。用戶(hù)可隨意改變管腳分配，以方便與你的外設(shè)電路進(jìn)行匹配。管

5、腳編輯過(guò)程如下：設(shè)電路進(jìn)行匹配。管腳編輯過(guò)程如下：、按下窗口左邊手動(dòng)分配圖標(biāo)、按下窗口左邊手動(dòng)分配圖標(biāo)“”，所有管腳，所有管腳將會(huì)出現(xiàn)在窗口中，如圖將會(huì)出現(xiàn)在窗口中，如圖4.-中箭頭所指。中箭頭所指。、用鼠標(biāo)按住某輸入、用鼠標(biāo)按住某輸入|輸出端口，并拖到下面芯輸出端口，并拖到下面芯片的某一管腳上，松開(kāi)鼠標(biāo)左鍵，便可完成一個(gè)片的某一管腳上，松開(kāi)鼠標(biāo)左鍵，便可完成一個(gè)管腳的重新分配（讀者可以試著在管腳之間相互管腳的重新分配（讀者可以試著在管腳之間相互拖曳，你會(huì)覺(jué)得非常方便）。注意：芯片上有一拖曳，你會(huì)覺(jué)得非常方便）。注意：芯片上有一些特定的管腳不能被占用，進(jìn)行管腳編輯時(shí)一定些特定的管腳不能被占用，

6、進(jìn)行管腳編輯時(shí)一定要注意。另外，在芯片器件選擇中，如果選的時(shí)要注意。另外，在芯片器件選擇中，如果選的時(shí)Auto，則不允許對(duì)管腳進(jìn)行再分配。當(dāng)你對(duì)管腳，則不允許對(duì)管腳進(jìn)行再分配。當(dāng)你對(duì)管腳進(jìn)行二次調(diào)整以后，一定要再編譯一次，否則程進(jìn)行二次調(diào)整以后，一定要再編譯一次，否則程序下載以后，其管腳功能還是當(dāng)初的自動(dòng)分配狀序下載以后，其管腳功能還是當(dāng)初的自動(dòng)分配狀態(tài)。態(tài)。二）器件編程下載二）器件編程下載圖4.5-11、啟動(dòng)、啟動(dòng)MaxplusIIProgrammer菜單，如果是第一次啟菜單，如果是第一次啟用的話(huà)，將出現(xiàn)如圖用的話(huà)，將出現(xiàn)如圖4.-所示的對(duì)話(huà)框，請(qǐng)你填寫(xiě)硬所示的對(duì)話(huà)框，請(qǐng)你填寫(xiě)硬件類(lèi)型，請(qǐng)選

7、擇件類(lèi)型，請(qǐng)選擇“ByteBlaster(MV)”并按下并按下OK確認(rèn)即可。確認(rèn)即可。圖4.5-2、啟用、啟用JTAGMulti-Device JTAG Chain Setup.菜單項(xiàng)，按菜單項(xiàng)，按Select Programming File.按鈕，選擇要下載的按鈕，選擇要下載的*.pof文件。然文件。然后按后按dd加到文件列表中，如圖加到文件列表中，如圖4.-所示（如果編譯時(shí)選擇所示（如果編譯時(shí)選擇的是的是FPGA芯片，此時(shí)要選擇的下載文件為芯片，此時(shí)要選擇的下載文件為*.sof）如果不是當(dāng)）如果不是當(dāng)前要下載編程的文件的話(huà)，請(qǐng)使用前要下載編程的文件的話(huà)，請(qǐng)使用Delete將其刪除。將其刪除。3、選擇完下載文件后，單擊、選擇完下載文件后，單擊OK確定，出現(xiàn)下圖確定，出現(xiàn)下圖 4.5-所示的下載編程界面。所示的下載編程界面。4、單擊、單擊Pogram按鈕，進(jìn)行下載編程，如不能正按鈕，進(jìn)行下載編程，如不能正確下載，請(qǐng)點(diǎn)擊圖確下載，請(qǐng)點(diǎn)擊圖4.-的的Detect JTAG chain info按鈕