電工電子技術(shù)數(shù)電

1、電工電子技術(shù)電工電子技術(shù)首首 頁頁第1章 門電路與組合邏輯電路第2章 觸發(fā)器和時(shí)序邏輯電路第三篇第三篇電工電子技術(shù)電工電子技術(shù)首首 頁頁1.1數(shù)字電路概述1.3組合邏輯電路分析第三篇第三篇1.2門電路電工電子技術(shù)電工電子技術(shù)首首 頁頁第三篇第三篇電工電子技術(shù)電工電子技術(shù)首首 頁頁第一節(jié)數(shù)字電路概述一、一、 模擬電路與數(shù)字電路的區(qū)別模擬電路與數(shù)字電路的區(qū)別模擬信號(hào)：模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。數(shù)字信號(hào)：數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。uu模擬信號(hào)波形數(shù)字信號(hào)波形tt對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱為模擬電路。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。電工電

2、子技術(shù)電工電子技術(shù)首首 頁頁（1）工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個(gè)邏輯值）。（2）在數(shù)字電路中，研究的主要問題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的邏輯關(guān)系。 （3）對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可。二、數(shù)字電路的特點(diǎn)二、數(shù)字電路的特點(diǎn)電工電子技術(shù)電工電子技術(shù)首首 頁頁（1）便于集成與系列化生產(chǎn)，成本低廉，使用方便；（2）工作準(zhǔn)確可靠，精度高，搞干擾能力強(qiáng)。 （3）不僅能完成數(shù)值計(jì)算，還能完成邏輯運(yùn)算和 判斷，運(yùn)算速度快，保密性強(qiáng)。（4）維修方

3、便，故障的識(shí)別和判斷較為容易。三、三、 數(shù)字電路的優(yōu)點(diǎn)數(shù)字電路的優(yōu)點(diǎn) 數(shù)字電路的優(yōu)越性能使其得到廣泛的應(yīng)用和迅猛的發(fā)展。數(shù)字電路不僅在計(jì)算機(jī)、通信技術(shù)中應(yīng)用廣泛，而且在醫(yī)療、檢測(cè)、控制、自動(dòng)化生產(chǎn)線以及人們的日常生活中，也都產(chǎn)生了越來越深刻的影響。電工電子技術(shù)電工電子技術(shù)首首 頁頁獲得高、低電平的基本方法：獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件（二極管、三極管）的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)來實(shí)現(xiàn)。邏輯邏輯0 0和邏輯和邏輯1 1： 電子電路中通常把高電平表示為邏輯1；把低電平表示為邏輯0。（正邏輯）邏輯門電路：邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門電路。基本和常

4、用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。第二節(jié) 基本門電路電工電子技術(shù)電工電子技術(shù)首首 頁頁1. “與與”門電路門電路 當(dāng)決定某事件的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生，這種因果關(guān)系叫做“與”邏輯，也稱為邏輯乘。（1） “與”邏輯關(guān)系電工電子技術(shù)電工電子技術(shù)首首 頁頁“與” 門真值表“與”門電路圖符號(hào) 一個(gè)“與”門的輸入端至少為兩個(gè)，輸出端只有一個(gè)。（2）實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門與門。電工電子技術(shù)電工電子技術(shù)首首 頁頁 與門的輸入端可以有多個(gè)。下圖為一個(gè)三輸入與門電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。A BCF有有0出出0有有0出出0全全1出出1“與

5、與”邏輯（邏輯乘）的運(yùn)算規(guī)邏輯（邏輯乘）的運(yùn)算規(guī)則則電工電子技術(shù)電工電子技術(shù)首首 頁頁2. “或或”門電路門電路 當(dāng)某事件發(fā)生的全部條件中至少有一個(gè)條件滿足時(shí)，事件必然發(fā)生，當(dāng)全部條件都不滿足時(shí)，事件決不會(huì)發(fā)生，這種因果關(guān)系叫做“或”邏輯，也稱為邏輯加。（1） “或”邏輯關(guān)系電工電子技術(shù)電工電子技術(shù)首首 頁頁 （2）實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門。“或” 門真值表“或”門電路圖符號(hào) 一個(gè)“或”門的輸入端也是至少兩個(gè)，輸出端只有一個(gè)。電工電子技術(shù)電工電子技術(shù)首首 頁頁 或門的輸入端也可以有多個(gè)。下圖為一個(gè)三輸入或門電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。A BCF全全0出出0全全0出出0有有

6、1出出1“或或”邏輯（邏輯乘）的運(yùn)算規(guī)邏輯（邏輯乘）的運(yùn)算規(guī)則則電工電子技術(shù)電工電子技術(shù)首首 頁頁3. “非非”門電路門電路 當(dāng)某事件相關(guān)的條件不滿足時(shí)，事件必然發(fā)生；當(dāng)條件滿足時(shí)，事件決不會(huì)發(fā)生，這種因果關(guān)系叫做“非”邏輯。（1） “非”邏輯關(guān)系輸入A為高電平1(3V)時(shí)，三極管飽和導(dǎo)通，輸出F為低電平0（0V)；輸入A為低電平0(0V)時(shí)，三極管截止，輸出F為高電平1（3V)。電工電子技術(shù)電工電子技術(shù)首首 頁頁邏輯非（邏輯反）的運(yùn)算規(guī)則邏輯非（邏輯反）的運(yùn)算規(guī)則01 10“非” 門真值表 一個(gè)“非”門的輸入端只有1個(gè)，輸出端只有一個(gè)。電工電子技術(shù)電工電子技術(shù)首首 頁頁將與門、或門、非門組合

7、起來，可以構(gòu)成多種復(fù)合門電路。ABF 由與門和非門構(gòu)成與非門由與門和非門構(gòu)成與非門與非門真值表與非門真值表4. 復(fù)合門電路復(fù)合門電路電工電子技術(shù)電工電子技術(shù)首首 頁頁 (a) 74LS00 的的引引腳腳排排列列圖圖 電源 1 2 3 4 5 6 7 & & & & 14 13 12 11 10 9 8 地 (b) 74LS20 的的引引腳腳排排列列圖圖 & & 1 2 3 4 5 6 7 14 13 12 11 10 9 8 電源 地 內(nèi)含內(nèi)含4個(gè)兩輸入端的與非門，個(gè)兩輸入端的與非門，電源線及地線公用。電源線及地線公用。內(nèi)含兩個(gè)內(nèi)含兩個(gè)4輸入端的

8、與非門，輸入端的與非門，電源線及地線公用。電源線及地線公用。電工電子技術(shù)電工電子技術(shù)首首 頁頁BAF由或門和非門構(gòu)成由或門和非門構(gòu)成或非門真值表或非門真值表電工電子技術(shù)電工電子技術(shù)首首 頁頁CDABF電工電子技術(shù)電工電子技術(shù)首首 頁頁BABABAF異或門和同或門的異或門和同或門的異或門真值表異或門真值表同或門真值表同或門真值表BABABAF.電工電子技術(shù)電工電子技術(shù)首首 頁頁討論題討論題 F=ABC是三輸入的是三輸入的與門；與門；G是是非門非門。兩個(gè)兩個(gè)TTLTTL與非門的輸與非門的輸出端可以直接連接出端可以直接連接嗎？為什么？嗎？為什么？邏輯函數(shù)邏輯函數(shù)F=ABCF=ABC和和G=AG=A各

9、為各為何門？畫出它們的邏輯圖何門？畫出它們的邏輯圖符號(hào)和寫出其真值表符號(hào)和寫出其真值表. . A F & B C 不可以，因?yàn)楫?dāng)兩個(gè)與非不可以，因?yàn)楫?dāng)兩個(gè)與非門的輸出電平不相等時(shí)兩個(gè)門的門的輸出電平不相等時(shí)兩個(gè)門的輸出級(jí)就形成了低阻通道，使電輸出級(jí)就形成了低阻通道，使電流過大，從而燒壞器件，流過大，從而燒壞器件，電工電子技術(shù)電工電子技術(shù)首首 頁頁電工電子技術(shù)電工電子技術(shù)首首 頁頁一、一、 計(jì)數(shù)制與代碼計(jì)數(shù)制與代碼1.計(jì)數(shù)制計(jì)數(shù)制 計(jì)數(shù)制是用表示計(jì)數(shù)值符號(hào)的個(gè)數(shù)（稱為基數(shù)）來命名的。日常生活中，人們常用的計(jì)數(shù)制是十進(jìn)制，而在數(shù)字電路中通常采用的是二進(jìn)制，有時(shí)也采用八進(jìn)制和十六進(jìn)制。 基基

10、 數(shù)：數(shù)：指在該進(jìn)位制中可能用到的數(shù)碼的個(gè)數(shù)。如二進(jìn)制有0和1兩個(gè)數(shù)碼，因此基數(shù)是2；十進(jìn)制有09十個(gè)數(shù)碼，基數(shù)是10。 位位 權(quán)：權(quán)：任意一種進(jìn)位制的數(shù)中，每一位的數(shù)碼代表的權(quán)不同，例如十進(jìn)制數(shù)535=5102+3101+5100，顯然百位的5代表500,個(gè)位的5代表5個(gè)；其中位權(quán)是10的冪。兩個(gè)概念兩個(gè)概念第三節(jié)組合邏輯電路分析基礎(chǔ)電工電子技術(shù)電工電子技術(shù)首首 頁頁（1）十進(jìn)制）十進(jìn)制十進(jìn)制計(jì)數(shù)的基數(shù)是十進(jìn)制計(jì)數(shù)的基數(shù)是1010；十進(jìn)制數(shù)的每一位必定是十進(jìn)制數(shù)的每一位必定是0 09 9十個(gè)數(shù)碼中的一個(gè)；十個(gè)數(shù)碼中的一個(gè)；十進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位關(guān)系是十進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位

11、關(guān)系是“逢逢1010進(jìn)進(jìn)1”1”；同一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的權(quán)不同，權(quán)是同一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的權(quán)不同，權(quán)是1010的冪。的冪。（2）二進(jìn)制）二進(jìn)制二進(jìn)制計(jì)數(shù)的基數(shù)是二進(jìn)制計(jì)數(shù)的基數(shù)是2 2；二進(jìn)制數(shù)的每一位必定是二進(jìn)制數(shù)的每一位必定是1 1和和0 0兩個(gè)二進(jìn)制數(shù)碼中的一個(gè)；兩個(gè)二進(jìn)制數(shù)碼中的一個(gè)；二進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位關(guān)系是二進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位關(guān)系是“逢逢2 2進(jìn)進(jìn)1”1”；同一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的權(quán)不同，權(quán)是同一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的權(quán)不同，權(quán)是2 2的冪。的冪。電工電子技術(shù)電工電子技術(shù)首首 頁頁八進(jìn)制八進(jìn)制計(jì)數(shù)計(jì)數(shù)的基數(shù)是的基數(shù)是8 8；

12、八進(jìn)制數(shù)的每一位必定是八進(jìn)制數(shù)的每一位必定是0 07 7中八個(gè)數(shù)碼中的一個(gè)；中八個(gè)數(shù)碼中的一個(gè)；八進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位關(guān)系是八進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位關(guān)系是“逢逢8 8進(jìn)進(jìn)1”1”；同一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的權(quán)不同，權(quán)是同一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的權(quán)不同，權(quán)是8 8的冪。的冪。十六進(jìn)制計(jì)數(shù)的基數(shù)是十六進(jìn)制計(jì)數(shù)的基數(shù)是1616；十六進(jìn)制數(shù)的每一位必定是十六進(jìn)制數(shù)的每一位必定是0 09A9A F F中十五個(gè)數(shù)碼中的一個(gè)；中十五個(gè)數(shù)碼中的一個(gè)；十六進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位關(guān)系是十六進(jìn)制數(shù)低位和相鄰高位之間的進(jìn)位關(guān)系是“逢逢1616進(jìn)進(jìn)1”1”；同一個(gè)數(shù)字符號(hào)在不同的數(shù)

13、位代表的權(quán)不同，權(quán)是同一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的權(quán)不同，權(quán)是1616的冪。的冪。電工電子技術(shù)電工電子技術(shù)首首 頁頁同樣的數(shù)碼在同樣的數(shù)碼在不同的數(shù)位上不同的數(shù)位上代表的數(shù)值不代表的數(shù)值不同。同。任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對(duì)應(yīng)的權(quán)的乘積之和，稱為與其對(duì)應(yīng)的權(quán)的乘積之和，稱為(5555)105103 510251015100(209.04)10 2102 0101910001014 102又如：又如：即：即：電工電子技術(shù)電工電子技術(shù)首首 頁頁電工電子技術(shù)電工電子技術(shù)首首 頁頁1 1 0 1 0 1 0 . 0 10 00 (15

14、2.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)位二進(jìn)制數(shù)表示。表示。= 011 111 100 . 010 110(374.26)8（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)： 將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每部分向左，小數(shù)部分向右，每3位分成一組，不夠位分成一組，不夠3位補(bǔ)零，則位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。電工電子技術(shù)電工電子技術(shù)首首 頁頁1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16=（1

15、010 1111 0100 . 0111 0110）2(AF4.76)16 二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換，按照每二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。 對(duì)整數(shù)部分采用基數(shù)連除法；小數(shù)部分對(duì)整數(shù)部分采用基數(shù)連除法；小數(shù)部分 采用基數(shù)連乘法。轉(zhuǎn)換后再合并。采用基數(shù)連乘法。轉(zhuǎn)換后再合并。整數(shù)部分整數(shù)部分 小數(shù)部分小數(shù)部分電工電子技術(shù)電工電子技術(shù)首首 頁頁 2 44 0=K0 低低位位 2 22 0=K1 2 11 1=K2 2 5 1=K

16、3 2 2 0=K4 1 1=K5 高高位位 0.375 2 整整數(shù)數(shù) 高高位位 0.750 0=K1 0.750 2 1.500 1=K2 0.500 2 1.000 1=K3 低低位位 采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，再根據(jù)二進(jìn)制與任意進(jìn)制之間的轉(zhuǎn)換規(guī)二進(jìn)制數(shù)，再根據(jù)二進(jìn)制與任意進(jìn)制之間的轉(zhuǎn)換規(guī)則，進(jìn)而轉(zhuǎn)換為任意進(jìn)制數(shù)。則，進(jìn)而轉(zhuǎn)換為任意進(jìn)制數(shù)。電工電子技術(shù)電工電子技術(shù)首首 頁頁練習(xí)練習(xí)把下列二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)把下列二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)（10011011100）2=（ ）8（11100110110）2=（ ）8把下列二進(jìn)制數(shù)轉(zhuǎn)

17、換成十六進(jìn)制數(shù)把下列二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)（1001101110011011）2=（ ）16（1110010011010110）2=（ ）16把下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制、八進(jìn)制數(shù)和十六進(jìn)制數(shù)把下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制、八進(jìn)制數(shù)和十六進(jìn)制數(shù)（364.3125）10=（ ）2=（ ）16=（ ）8(4.5）10=（ ）2=（ ）16=（ ）8 電工電子技術(shù)電工電子技術(shù)首首 頁頁 用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。位數(shù)的二進(jìn)制數(shù)稱為代碼。 二二- -十進(jìn)制代碼：用十進(jìn)制代碼：用4 4位二進(jìn)制數(shù)位二進(jìn)制數(shù)b3b2b1b0來表示

18、十進(jìn)來表示十進(jìn)制數(shù)中的制數(shù)中的 0 9 十個(gè)數(shù)碼。簡(jiǎn)稱十個(gè)數(shù)碼。簡(jiǎn)稱。 2421碼碼的權(quán)值依次為的權(quán)值依次為2、4、2、1；余余3碼碼由由8421BCD碼每個(gè)代碼加碼每個(gè)代碼加0011得到；得到；格雷碼格雷碼是一種是一種，其特點(diǎn)，其特點(diǎn)是任意相鄰的兩個(gè)字碼，僅有一位代碼不同，其它位相是任意相鄰的兩個(gè)字碼，僅有一位代碼不同，其它位相同。同。 用四位自然二進(jìn)制碼中的前用四位自然二進(jìn)制碼中的前10個(gè)數(shù)碼來表示十進(jìn)制數(shù)個(gè)數(shù)碼來表示十進(jìn)制數(shù)碼，讓各位的權(quán)值依次為碼，讓各位的權(quán)值依次為8、4、2、1，稱為，稱為8421 BCD碼碼。電工電子技術(shù)電工電子技術(shù)首首 頁頁電工電子技術(shù)電工電子技術(shù)首首 頁頁或運(yùn)算

19、：1 11 0AA AAAAAA非運(yùn)算：AA 交換律：ABBAABBA結(jié)合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA電工電子技術(shù)電工電子技術(shù)首首 頁頁(A+B)(A+C)=AA+AB+AC+BC(A+B)(A+C)=A+BC(A+B)(A+C)=A+BC=A+AB+AC+BCAA=AAA=A=A(1+B+C)+BC含有含有A A的項(xiàng)提取的項(xiàng)提取=A+BC1+B+C=11+B+C=1)(1BA BA A+A=1A+A=1A A1=11=1A+AB=A+BA+AB=A+B電工電子技術(shù)電工電子技術(shù)首首 頁頁ABCBCABCAABCCBAABCCABA

20、ABCF)()(2邏輯函數(shù)化簡(jiǎn)的意義：邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路越邏輯函數(shù)化簡(jiǎn)的意義：邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路越簡(jiǎn)單，電路工作越穩(wěn)定可靠。簡(jiǎn)單，電路工作越穩(wěn)定可靠。BCCBCBBCCBAABCCBBCAABCF)()(1電工電子技術(shù)電工電子技術(shù)首首 頁頁BAGEBCDABAF)(1BABCDBADABADBCDABADCDBAF)()(2CABCABABCBAABCBCAABF)(DCBADBACBADBACBADBACCBADCBDCACBAF)()(電工電子技術(shù)電工電子技術(shù)首首 頁頁 利用公式（），為某一項(xiàng)配上其所缺的變量，利用公式（），為某一項(xiàng)配上其所缺的變量，以便用其它方法進(jìn)

21、行化簡(jiǎn)。以便用其它方法進(jìn)行化簡(jiǎn)。CACBBABBCAACBCBACBABCACBACBACBBACCBACBAACBBABACBCBBAF)()1 ()1 ()()(BCACABBCAABCCBAABCCABABCBCACBACABABCF)()()(電工電子技術(shù)電工電子技術(shù)首首 頁頁 n 設(shè)有設(shè)有 n 個(gè)變量，它們組成的與項(xiàng)中每個(gè)變量或以原變量或以個(gè)變量，它們組成的與項(xiàng)中每個(gè)變量或以原變量或以反變量形式反變量形式出現(xiàn)一次出現(xiàn)一次，且僅出現(xiàn)一次且僅出現(xiàn)一次，此與項(xiàng)稱之為此與項(xiàng)稱之為 n 個(gè)變量的個(gè)變量的最最小項(xiàng)小項(xiàng)。對(duì)于。對(duì)于 n 個(gè)變量就可構(gòu)成個(gè)變量就可構(gòu)成 2n個(gè)最小項(xiàng)，分別記為個(gè)最小項(xiàng)，

22、分別記為 mn；n 其中下標(biāo)值其中下標(biāo)值 n：當(dāng)各最小項(xiàng)變量按一定順序排好后，用：當(dāng)各最小項(xiàng)變量按一定順序排好后，用 1 代代替其中的原變量，替其中的原變量， 0 代替其中的反變量，便得一個(gè)二進(jìn)制數(shù)，該代替其中的反變量，便得一個(gè)二進(jìn)制數(shù)，該二進(jìn)制數(shù)的等值十進(jìn)制即為二進(jìn)制數(shù)的等值十進(jìn)制即為 n的值。的值。 例如：例如： 三變量的三變量的 8 個(gè)最小項(xiàng)可以表示為：個(gè)最小項(xiàng)可以表示為：ABC = m0 ABC = m1 ABC = m2 ABC = m3ABC = m4 ABC = m5 ABC = m6 ABC = m7 同理，兩變量有同理，兩變量有4個(gè)最小項(xiàng)：個(gè)最小項(xiàng)：00（m0），），01（m

23、1），），10（m2），），11（m3）；四變量有）；四變量有16個(gè)最小項(xiàng)個(gè)最小項(xiàng)m0m15.電工電子技術(shù)電工電子技術(shù)首首 頁頁m0m1m2m3m4m5m6m7A B C A B CA B CA B C A B CA B C A B CA B C00000101001110010111011101234567編號(hào)編號(hào)最小項(xiàng)最小項(xiàng)A B C序號(hào)序號(hào)電工電子技術(shù)電工電子技術(shù)首首 頁頁n 邏輯函數(shù)被表達(dá)成一系列乘積項(xiàng)之和，則稱之為邏輯函數(shù)被表達(dá)成一系列乘積項(xiàng)之和，則稱之為表達(dá)式。表達(dá)式。n 如果構(gòu)成函數(shù)的如果構(gòu)成函數(shù)的“與或與或”表達(dá)式中每一個(gè)乘積項(xiàng)表達(dá)式中每一個(gè)乘積項(xiàng)(與項(xiàng)與項(xiàng))均為最小項(xiàng)時(shí)，則這

24、種表達(dá)式稱之為均為最小項(xiàng)時(shí)，則這種表達(dá)式稱之為，且這種且這種表示是表示是。如：如：F(A,B,C) = AC + AB + BC = ABC + ABC + ABC + ABC = m2 m3 m5 m7 = m(2,3,5,7)電工電子技術(shù)電工電子技術(shù)首首 頁頁 卡諾圖是邏輯函數(shù)真值表的一種圖形表示，卡諾圖原則上不受卡諾圖是邏輯函數(shù)真值表的一種圖形表示，卡諾圖原則上不受變量個(gè)數(shù)的限制，利用卡諾圖可以有規(guī)律地化簡(jiǎn)邏輯函數(shù)表達(dá)式，變量個(gè)數(shù)的限制，利用卡諾圖可以有規(guī)律地化簡(jiǎn)邏輯函數(shù)表達(dá)式，并能直觀地寫出邏輯函數(shù)的最簡(jiǎn)式。并能直觀地寫出邏輯函數(shù)的最簡(jiǎn)式。 卡諾圖是一種平面方格陣列圖，它將最小項(xiàng)按相鄰

25、原則排列到卡諾圖是一種平面方格陣列圖，它將最小項(xiàng)按相鄰原則排列到小方格內(nèi)。卡諾圖的畫圖規(guī)則：小方格內(nèi)?？ㄖZ圖的畫圖規(guī)則：。m0m1m2m3AB0101兩變量的卡諾圖兩變量的卡諾圖三變量的卡諾圖三變量的卡諾圖m0m1m4m5ABC000101m3m2m7m61110電工電子技術(shù)電工電子技術(shù)首首 頁頁四變量的卡諾圖四變量的卡諾圖m0m1m4m5ABCD00010001m3m2m7m61110m12m13m8m9m15m14m11m101110 F = m1 + m2 + m5 + m7 ，其真值表和卡諾圖標(biāo)注如下：其真值表和卡諾圖標(biāo)注如下：01324576 BCA11110001111001 把給

26、定的邏輯函數(shù)化為最小項(xiàng)標(biāo)準(zhǔn)式；把給定的邏輯函數(shù)化為最小項(xiàng)標(biāo)準(zhǔn)式； 按變量數(shù)畫出相應(yīng)卡諾圖；按變量數(shù)畫出相應(yīng)卡諾圖；把最小項(xiàng)標(biāo)準(zhǔn)式中含有的最小項(xiàng)在方格內(nèi)標(biāo)把最小項(xiàng)標(biāo)準(zhǔn)式中含有的最小項(xiàng)在方格內(nèi)標(biāo)“1” 所有標(biāo)有所有標(biāo)有“1”的小方格就是該邏輯函數(shù)中的的小方格就是該邏輯函數(shù)中的項(xiàng)。項(xiàng)。行號(hào)行號(hào)ABCFmi012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101100101m0m1m2m3m4m5m6m7電工電子技術(shù)電工電子技術(shù)首首 頁頁 F1 = AC + ABC + BC 將函數(shù)化為標(biāo)準(zhǔn)式，即：將函數(shù)化為標(biāo)準(zhǔn)式，即： F1 = ABC + ABC + A

27、BC + ABC + ABC = m1 + m4 + m5 + m6 + m7 = m (1,4,5,6,7) F1的卡諾圖如下：的卡諾圖如下：m0m1m4m5ABC000101m3m2m7m6111011111電工電子技術(shù)電工電子技術(shù)首首 頁頁F2 = ABC + AC + BCm0m1m4m5ABC000101m3m2m7m6111011111電工電子技術(shù)電工電子技術(shù)首首 頁頁 2個(gè)小方格相鄰時(shí)，可以合并為一項(xiàng)，同時(shí)消去一個(gè)互非的變量；個(gè)小方格相鄰時(shí)，可以合并為一項(xiàng)，同時(shí)消去一個(gè)互非的變量；4個(gè)小方格組成一個(gè)大方塊，或組成一行（列），或在相鄰兩行（列）個(gè)小方格組成一個(gè)大方塊，或組成一行（列

28、），或在相鄰兩行（列）的兩端，或處于四角時(shí)，可以合并為一項(xiàng)，同時(shí)消去兩個(gè)互非的變的兩端，或處于四角時(shí)，可以合并為一項(xiàng)，同時(shí)消去兩個(gè)互非的變量；量；8個(gè)小方格組成一個(gè)長(zhǎng)方形，或處于兩邊的兩行（兩列），可合個(gè)小方格組成一個(gè)長(zhǎng)方形，或處于兩邊的兩行（兩列），可合并為一項(xiàng)，同時(shí)消去三個(gè)互非的變量；如果邏輯變量為并為一項(xiàng)，同時(shí)消去三個(gè)互非的變量；如果邏輯變量為5個(gè)或個(gè)或5個(gè)以個(gè)以上時(shí)，在用卡諾圖化簡(jiǎn)時(shí)，合并的小方格應(yīng)組成正方形或長(zhǎng)方形，上時(shí)，在用卡諾圖化簡(jiǎn)時(shí)，合并的小方格應(yīng)組成正方形或長(zhǎng)方形，同時(shí)滿足相鄰原則（不一定是幾何上的相鄰）。同時(shí)滿足相鄰原則（不一定是幾何上的相鄰）。 根據(jù)變量的數(shù)目，畫出函數(shù)的

29、卡諾圖；根據(jù)變量的數(shù)目，畫出函數(shù)的卡諾圖； 合并最小項(xiàng)，即把可以合并的最小項(xiàng)用卡諾圈圈起來；合并最小項(xiàng)，即把可以合并的最小項(xiàng)用卡諾圈圈起來； 按每個(gè)圈作為一個(gè)乘積項(xiàng)，將各乘積項(xiàng)相加，寫出化簡(jiǎn)后的按每個(gè)圈作為一個(gè)乘積項(xiàng)，將各乘積項(xiàng)相加，寫出化簡(jiǎn)后的 與或表達(dá)式。與或表達(dá)式。電工電子技術(shù)電工電子技術(shù)首首 頁頁化簡(jiǎn)化簡(jiǎn) F1= m(1,4,5,9,11,12,13,14,15)第一步：將函數(shù)第一步：將函數(shù)F1表示在卡諾表示在卡諾圖中；圖中；ABCD00010001111011100111000011011110函數(shù)式中含有的最小項(xiàng)用函數(shù)式中含有的最小項(xiàng)用“1”標(biāo)在對(duì)應(yīng)的方格內(nèi)，標(biāo)在對(duì)應(yīng)的方格內(nèi)，其它

30、方格標(biāo)其它方格標(biāo)“0”。第二步：選擇出必要極大圈，注意卡諾圈只能圈住相鄰的最小項(xiàng)第二步：選擇出必要極大圈，注意卡諾圈只能圈住相鄰的最小項(xiàng)為為2n，即相鄰，即相鄰2個(gè)方格；個(gè)方格；4個(gè)方格；個(gè)方格；8個(gè)方格；個(gè)方格；16個(gè)方格個(gè)方格第三步：消去第三步：消去卡諾圈內(nèi)互非的變量，寫出化簡(jiǎn)后的與或表達(dá)式。卡諾圈內(nèi)互非的變量，寫出化簡(jiǎn)后的與或表達(dá)式。F1=BC+AB+CD+AD電工電子技術(shù)電工電子技術(shù)首首 頁頁化簡(jiǎn)化簡(jiǎn) F2= m(1,2,3,4,5,7,14,15)ABCD00010001111011100111111000001100 F2=ABC+AD+ABC+ABCF3=AB+AB+ABC+AB

31、CABC00010111101111F3=A這三個(gè)這三個(gè)2個(gè)方格的卡諾圈各消去一個(gè)方格的卡諾圈各消去一個(gè)互非的變量個(gè)互非的變量D。4個(gè)方格的卡諾圈消去兩個(gè)個(gè)方格的卡諾圈消去兩個(gè)互非的變量互非的變量B和和C。1電工電子技術(shù)電工電子技術(shù)首首 頁頁練習(xí)練習(xí)1.F AB+AB (C+D) E2.F = AB + AC + BC 3.F= m(0,8,9,10,11,12,13,14,15)電工電子技術(shù)電工電子技術(shù)首首 頁頁電工電子技術(shù)電工電子技術(shù)首首 頁頁作業(yè)：P2295、7電工電子技術(shù)電工電子技術(shù)首首 頁頁 在數(shù)字電路中，如果任意時(shí)刻的輸出信號(hào)，僅取決于在數(shù)字電路中，如果任意時(shí)刻的輸出信號(hào)，僅取決于

32、該時(shí)刻輸入信號(hào)邏輯取值的組合，而與輸入信號(hào)作用前電該時(shí)刻輸入信號(hào)邏輯取值的組合，而與輸入信號(hào)作用前電路原有的狀態(tài)無關(guān)，這類數(shù)字電路稱為路原有的狀態(tài)無關(guān)，這類數(shù)字電路稱為。 所謂分析，就是根據(jù)給定的邏輯電路，找出其輸出信號(hào)和輸入信所謂分析，就是根據(jù)給定的邏輯電路，找出其輸出信號(hào)和輸入信號(hào)之間的邏輯關(guān)系，確定電路的邏輯功能。號(hào)之間的邏輯關(guān)系，確定電路的邏輯功能。用逐級(jí)遞推法寫出輸出邏輯函數(shù)與輸入邏輯變量之間的關(guān)系；用逐級(jí)遞推法寫出輸出邏輯函數(shù)與輸入邏輯變量之間的關(guān)系；用公式法或者卡諾圖法化簡(jiǎn)，寫出最簡(jiǎn)邏輯表達(dá)式；用公式法或者卡諾圖法化簡(jiǎn)，寫出最簡(jiǎn)邏輯表達(dá)式；根據(jù)最簡(jiǎn)邏輯函數(shù)式列出功能真值表；根據(jù)最

33、簡(jiǎn)邏輯函數(shù)式列出功能真值表；根據(jù)真值表寫出邏輯功能說明，以便理解電路的作用。根據(jù)真值表寫出邏輯功能說明，以便理解電路的作用。電工電子技術(shù)電工電子技術(shù)首首 頁頁當(dāng)輸入當(dāng)輸入A、B、C中有中有2 2個(gè)或個(gè)或3 3個(gè)為個(gè)為1 1時(shí)，時(shí)，輸出輸出Y為為1 1，否則輸出，否則輸出Y為為0 0。所以這個(gè)電。所以這個(gè)電路實(shí)際上是一種路實(shí)際上是一種3 3人表決用的組合電路：人表決用的組合電路：只要有只要有2票或票或3票同意，表決就通過。票同意，表決就通過。 A B C F & & & & 1 1F2F3FFABF 1BCF 2CAF 3 2 CABCABFACBCABFFFF

34、321 3 4 電工電子技術(shù)電工電子技術(shù)首首 頁頁 組合邏輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯功能，找出實(shí)組合邏輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯功能，找出實(shí)現(xiàn)該功能的邏輯電路?，F(xiàn)該功能的邏輯電路。 根據(jù)給出的條件，找出什么是邏輯變量，什么是邏輯函數(shù)，根據(jù)給出的條件，找出什么是邏輯變量，什么是邏輯函數(shù)，用字母設(shè)出，另外用用字母設(shè)出，另外用0和和1各表示一種狀態(tài)，找出邏輯函數(shù)和邏輯各表示一種狀態(tài)，找出邏輯函數(shù)和邏輯變量之間的關(guān)系；變量之間的關(guān)系； 根據(jù)邏輯函數(shù)和邏輯變量之間的關(guān)系列出真值表，并根據(jù)真根據(jù)邏輯函數(shù)和邏輯變量之間的關(guān)系列出真值表，并根據(jù)真值表寫出邏輯表達(dá)式；值表寫出邏輯表達(dá)式； 化簡(jiǎn)邏輯函

35、數(shù)；化簡(jiǎn)邏輯函數(shù)； 根據(jù)最簡(jiǎn)邏輯表達(dá)式畫出邏輯電路；根據(jù)最簡(jiǎn)邏輯表達(dá)式畫出邏輯電路； 驗(yàn)證所作的邏輯電路是否能滿足設(shè)計(jì)的要求（特別是有約束驗(yàn)證所作的邏輯電路是否能滿足設(shè)計(jì)的要求（特別是有約束條件時(shí)要驗(yàn)證約束條件中的最小項(xiàng)對(duì)電路工作狀態(tài)的影響）。條件時(shí)要驗(yàn)證約束條件中的最小項(xiàng)對(duì)電路工作狀態(tài)的影響）。 電工電子技術(shù)電工電子技術(shù)首首 頁頁用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃信號(hào)燈有紅、綠、黃3種，種，其他，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。 設(shè)紅、綠、黃燈分別用設(shè)紅、綠、黃燈分別用A、B、C表示，

36、燈亮?xí)r其值為表示，燈亮?xí)r其值為1，燈滅，燈滅時(shí)其值為時(shí)其值為0；輸出報(bào)警信號(hào)用；輸出報(bào)警信號(hào)用F表示，正常工作時(shí)表示，正常工作時(shí)F值為值為0，出現(xiàn)故，出現(xiàn)故障時(shí)障時(shí)F值為值為1。列出真值表如下：。列出真值表如下： A B C F A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 電工電子技術(shù)電工電子技術(shù)首首 頁頁 2 ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 電工電子技術(shù)電工電子技術(shù)首首 頁頁 5 A B C F

37、 & & & & 1 1 1 ACABCBAF 電工電子技術(shù)電工電子技術(shù)首首 頁頁練習(xí)練習(xí)&ABSi&Ci電工電子技術(shù)電工電子技術(shù)首首 頁頁電工電子技術(shù)電工電子技術(shù)首首 頁頁 由于中、大規(guī)模集成電路的出現(xiàn)，組合邏輯電路在設(shè)計(jì)概念上發(fā)生了很大的變化，現(xiàn)在已經(jīng)有了邏輯功能很強(qiáng)的組合邏輯器件，常用的組合邏輯電路部件有加法器、數(shù)值比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。靈活地應(yīng)用它們，將會(huì)使組合邏輯電路在設(shè)計(jì)時(shí)事半功倍。下面我們向大家介紹其中的一些組合邏輯器件。 電工電子技術(shù)電工電子技術(shù)首首 頁頁編碼編碼: : 將具有特定含義的信息編成相應(yīng)二進(jìn)

38、制代碼的過程。 編碼器 變量編碼器 二-十進(jìn)制編碼器 被編信號(hào) 二進(jìn)制代碼 編碼器 編碼器編碼器( (即即Encoder)Encoder): : 實(shí)現(xiàn)編碼功能的電路 。 編碼器 普通編碼器 優(yōu)先編碼器 電工電子技術(shù)電工電子技術(shù)首首 頁頁 10線4線編碼器是將十進(jìn)制數(shù)碼轉(zhuǎn)換為二進(jìn)制代碼的組合邏輯電路。常用的集成芯片有74LS147等。1 2 3 4 5 6 7 816 15 14 13 12 11 10 9A I I I I D U1234CC空腳GND B C I I I I I98765I1I9為輸入信號(hào)端；AD為輸出端，均為低電平有效。電工電子技術(shù)電工電子技術(shù)首首 頁頁輸入輸入輸出輸出 0

39、 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0ABCDIIIIIIIII 987654321電工電子技術(shù)電工電子技術(shù)首首 頁頁 從真值表中可以看出，當(dāng)無輸入信號(hào)或輸入信號(hào)中無低電平從真值表中可以看出，當(dāng)無輸入信號(hào)或輸入信號(hào)中無低電平“0”0”時(shí)，輸出端全部為高電平時(shí)，輸出端全部為高電平“1”1”；若輸入端；若輸入端I9為為“0”

40、0”時(shí)，不時(shí)，不論其它輸入端是否有輸入信號(hào)輸入，輸出為論其它輸入端是否有輸入信號(hào)輸入，輸出為01100110（10011001的反碼）；的反碼）；再根據(jù)其它輸入端的輸入情況可以得出相應(yīng)的輸出代碼，再根據(jù)其它輸入端的輸入情況可以得出相應(yīng)的輸出代碼，I9的優(yōu)先的優(yōu)先級(jí)別最高，級(jí)別最高， I1的優(yōu)先級(jí)別最低。的優(yōu)先級(jí)別最低。 變量編碼器的輸出位數(shù)為n時(shí)，輸入端的數(shù)量為2n。下面以8線3線優(yōu)先編碼器74LS148為例，介紹這類編碼器的功能及應(yīng)用。00123EXSCCY I I I I Y Y UGND Y Y S I I I I1276541 2 3 4 5 6 7 816 15 14 13 12 1

41、1 10 9 顯然，顯然，74LS147芯片是一種優(yōu)先編碼器。芯片是一種優(yōu)先編碼器。在優(yōu)先編碼器中優(yōu)先在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的信號(hào)，具有單方面排斥的特性級(jí)別高的信號(hào)排斥級(jí)別低的信號(hào)，具有單方面排斥的特性。74LS148的管腳排列圖的管腳排列圖電工電子技術(shù)電工電子技術(shù)首首 頁頁 管腳排列圖中，管腳排列圖中，I0 I7為輸入信號(hào)端，為輸入信號(hào)端， Y0 Y2為為輸出端，輸出端， S為使能輸入端，為使能輸入端， YS為使能輸出端，為使能輸出端， YEX為擴(kuò)為擴(kuò)展輸出端。展輸出端。 S為使能輸入端，只有為使能輸入端，只有S0時(shí)，編碼器正常工作時(shí)，編碼器正常工作,S1時(shí)編碼器禁止工作。

42、時(shí)編碼器禁止工作。 YS為使能輸出端，當(dāng)使能輸入端為使能輸出端，當(dāng)使能輸入端S時(shí)，允許工時(shí)，允許工作時(shí)，如果作時(shí)，如果I0 I7 有信號(hào)輸入，有信號(hào)輸入， YS1 ；若；若I0 I7 無信無信號(hào)輸入，號(hào)輸入， YS0。YEX為擴(kuò)展輸出端，當(dāng)為擴(kuò)展輸出端，當(dāng)S時(shí)，只要有編碼信號(hào)，時(shí)，只要有編碼信號(hào)， YEX就是低電平就是低電平 。電工電子技術(shù)電工電子技術(shù)首首 頁頁輸入輸入輸出輸出1000000000 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1

43、0 0 0 0 0 1 0 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1I0I2I1I3I5I4I7I6SY2Y0YS YEXY1電工電子技術(shù)電工電子技術(shù)首首 頁頁 利用使能端的作用，可以用兩塊利用使能端的作用，可以用兩塊74LS148擴(kuò)展為擴(kuò)展為16線線4線優(yōu)線優(yōu)先編碼器。先編碼器。 當(dāng)高位芯片的使能輸入端為當(dāng)高位芯片的使能輸入端為“0”時(shí)，允許對(duì)時(shí)，允許對(duì)I8I15編碼，當(dāng)高位芯片有編編碼，當(dāng)高位芯片有編碼信號(hào)輸入時(shí)，碼信號(hào)輸入時(shí)，YS為為1，它控制低位芯片處于禁止?fàn)顟B(tài)；若當(dāng)高位芯片無編碼，它控制低位芯片處于禁止?fàn)顟B(tài)；

44、若當(dāng)高位芯片無編碼信號(hào)輸入時(shí)，信號(hào)輸入時(shí)，YS為為0，低位芯片處于編碼狀態(tài)。高位芯片的，低位芯片處于編碼狀態(tài)。高位芯片的YEX端作為輸出信號(hào)端作為輸出信號(hào)的高位端，輸出信號(hào)的低三位由兩塊芯片的輸出端對(duì)應(yīng)位相的高位端，輸出信號(hào)的低三位由兩塊芯片的輸出端對(duì)應(yīng)位相“與與”后得到。在后得到。在有編碼信號(hào)輸入時(shí)，兩塊芯片只能有一塊工作于編碼狀態(tài)，輸出也是低電平有有編碼信號(hào)輸入時(shí)，兩塊芯片只能有一塊工作于編碼狀態(tài)，輸出也是低電平有效，相效，相“與與”后就可以得到相應(yīng)的編碼輸出信號(hào)。后就可以得到相應(yīng)的編碼輸出信號(hào)。I15I14I13I12I11I10I9I8YSSYEXY2Y1Y074LS148(高)I7I

45、6I5I4I3I2I1I0YSSYEXY2Y1Y074LS148(低)&Y3Y2Y1Y0電工電子技術(shù)電工電子技術(shù)首首 頁頁譯碼譯碼: :是編碼的逆過程,將表示特定意義信息的二進(jìn)制代碼翻譯成為人們識(shí)別的特定信息。 譯碼器變量譯碼器代碼變換譯碼器顯示譯碼器二進(jìn)制代碼與輸入代碼對(duì)應(yīng)的特定信息 譯碼器譯碼器譯碼器( (即即 Decoder):Decoder):實(shí)現(xiàn)譯碼功能的電路 。 電工電子技術(shù)電工電子技術(shù)首首 頁頁 變量譯碼器的輸入、輸出端數(shù)的關(guān)系是：當(dāng)有變量譯碼器的輸入、輸出端數(shù)的關(guān)系是：當(dāng)有n個(gè)輸入端，就有個(gè)輸入端，就有2 n個(gè)輸出端。而個(gè)輸出端。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于每一個(gè)輸出

46、所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)個(gè)輸入變量的最小項(xiàng)。常見的變量譯碼器有常見的變量譯碼器有74LS138（3線線8線譯碼器），線譯碼器），74LS154（4線線16線譯碼器），線譯碼器），74LS131（帶鎖存的（帶鎖存的3線線8線譯碼器）等。線譯碼器）等。 6543210CCY Y Y Y Y Y Y UGND Y E E E A A A712B2A2101 2 3 4 5 6 7 816 15 14 13 12 11 10 9 由由74LS138芯片的管腳芯片的管腳排列圖可以看出，它是一排列圖可以看出，它是一個(gè)有個(gè)有16個(gè)管腳的數(shù)字集成個(gè)管腳的數(shù)字集成電路，除電源、電路，除電源、“地地

47、”兩兩個(gè)端子外，還有三個(gè)輸入個(gè)端子外，還有三個(gè)輸入端端A2、A1、A0，八個(gè)輸出端，八個(gè)輸出端Y0Y7，三個(gè)使能端，三個(gè)使能端E1、E2A、E2B。 74LS138譯碼器譯碼器輸輸：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸：8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)電工電子技術(shù)電工電子技術(shù)首首 頁頁輸入輸入輸出輸出 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1

48、 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 E2AA2E2BY3Y5Y4A0A1E1Y2Y0Y7Y6Y1電工電子技術(shù)電工電子技術(shù)首首 頁頁邏輯函數(shù)邏輯函數(shù)FABBCAC 的最小項(xiàng)為：的最小項(xiàng)為：CB“1”A 76543210YYYYYYYY E E E A A A2B2A121074LS138&F 用用74LS138還可以實(shí)現(xiàn)三變量或兩變量的邏輯函數(shù)。因?yàn)樽兞孔g碼還可以實(shí)現(xiàn)三變量或兩變量的邏輯函數(shù)。因?yàn)樽兞孔g碼器的每一個(gè)輸出端的低電平都與輸入邏輯變量的一個(gè)最小項(xiàng)相對(duì)

49、應(yīng)，所器的每一個(gè)輸出端的低電平都與輸入邏輯變量的一個(gè)最小項(xiàng)相對(duì)應(yīng)，所以當(dāng)我們將邏輯函數(shù)變換為最小項(xiàng)表達(dá)式時(shí)，只要從相應(yīng)的輸出端取出以當(dāng)我們將邏輯函數(shù)變換為最小項(xiàng)表達(dá)式時(shí)，只要從相應(yīng)的輸出端取出信號(hào)，送入與非門的輸入端，與非門的輸出信號(hào)就是要求的邏輯函數(shù)。信號(hào)，送入與非門的輸入端，與非門的輸出信號(hào)就是要求的邏輯函數(shù)。利用利用74LS138實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù)FABBCAC FABBCAC ABCABCABC ABC ABC ABC m( 1,2,3,4,5,6)構(gòu)成的邏輯電路圖構(gòu)成的邏輯電路圖電工電子技術(shù)電工電子技術(shù)首首 頁頁 用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、用來驅(qū)動(dòng)各種

50、顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數(shù)碼顯示器是常用的顯示器件之一。顯示譯碼器。數(shù)碼顯示器是常用的顯示器件之一。 a b c d e f g h a b c d a f b e f g h g e c d (a) 外外形形圖圖 (b) 共共陰陰極極 (c) 共共陽陽極極 +UCC a b c d e f g h 電工電子技術(shù)電工電子技術(shù)首首 頁頁電工電子技術(shù)電工電子技術(shù)首首 頁頁b=c=f=g=1，a=d=e=0時(shí)時(shí)c=d=e=f=g=1，a=b=0時(shí)時(shí)共陰極數(shù)碼顯示

51、管共陰極數(shù)碼顯示管電工電子技術(shù)電工電子技術(shù)首首 頁頁共陰極數(shù)碼顯示器真值表共陰極數(shù)碼顯示器真值表電工電子技術(shù)電工電子技術(shù)首首 頁頁 七段顯示譯碼器是用來與數(shù)碼管相配合、把以二進(jìn)七段顯示譯碼器是用來與數(shù)碼管相配合、把以二進(jìn)制制BCD碼表示的數(shù)字信號(hào)轉(zhuǎn)換為數(shù)碼管所需的輸入信號(hào)。碼表示的數(shù)字信號(hào)轉(zhuǎn)換為數(shù)碼管所需的輸入信號(hào)。常用的七段顯示譯碼器型號(hào)有：常用的七段顯示譯碼器型號(hào)有： 74LS46、74LS47、74LS48、74LS49等。下面通過等。下面通過對(duì)對(duì)74LS48的分析，了解這一類集成邏輯器件的功能和的分析，了解這一類集成邏輯器件的功能和使用方法。使用方法。GNDA A I LT A A03

52、BR1274LS48 g CCe d c b a fU1 2 3 4 5 6 7 816 15 14 13 12 11 10 9IB / YBR電工電子技術(shù)電工電子技術(shù)首首 頁頁0 0 0 0 0 0 01 1 1 1110 0 0 1 1 1 11 1 1 0111 0 0 1 0 1 11 1 0 1110 1 0 0 0 1 11 1 0 0110 0 1 1 0 0 11 0 1 1110 0 0 1 1 0 11 0 1 0111 1 1 0 0 1 11 0 0 1111 1 1 1 1 1 11 0 0 0111 1 1 0 0 0 00 1 1 1110 0 1 1 1 1 1

53、0 1 1 0111 0 1 1 0 1 10 1 0 1110 1 1 0 0 1 10 1 0 0111 1 1 1 0 0 1 0 0 1 1111 1 0 1 1 0 1 0 0 1 0110 1 1 0 0 0 00 0 0 1111 1 1 1 1 1 00 0 0 01110 0 0 0 0 0 00 0 0 00010 0 0 0 0 0 0 01 1 1 1 1 1 1 10功能顯示功能顯示a b c d e f gA3A2A1A0IB/YBRIBRLT試燈試燈熄滅熄滅滅滅 0顯示顯示0顯示顯示1顯示顯示2顯示顯示3顯示顯示4顯示顯示5顯示顯示6顯示顯示顯示顯示9顯示顯示8顯

54、示顯示7無顯示無顯示顯示顯示顯示顯示顯示顯示顯示顯示電工電子技術(shù)電工電子技術(shù)首首 頁頁ABSCCO ABCBABABAS半加器半加器: :Half Adder，簡(jiǎn)稱 HA。它只將兩個(gè) 1 位二進(jìn)制數(shù)相加，而不考慮低位來的進(jìn)位。 輸 入輸 出ABSC0000011010101101電工電子技術(shù)電工電子技術(shù)首首 頁頁全加器全加器: :Full Adder ,簡(jiǎn)稱FA。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來的進(jìn)位數(shù)進(jìn)行相加。 輸 入輸 出AiBiCi-1SiCi0000000110010100110110010101011100111111AiBiSiCiCOCICi-11 iiiiCBASiiiiiiB

55、ACBAC 1)(電工電子技術(shù)電工電子技術(shù)首首 頁頁多位加法器多位加法器: : 實(shí)現(xiàn)多位加法運(yùn)算的電路。 串行進(jìn)位加法器超前進(jìn)位加法器其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。電工電子技術(shù)電工電子技術(shù)首首 頁頁串行進(jìn)位加法器舉例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加數(shù) A 輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù) B 輸入低位的進(jìn)位輸出

56、CO 依次加到相鄰高位的進(jìn)位輸入端 CI 。相加結(jié)果讀數(shù)為 C3S3S2S1S0和數(shù)進(jìn)位數(shù)電工電子技術(shù)電工電子技術(shù)首首 頁頁數(shù)據(jù)選擇器數(shù)據(jù)選擇器: :在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱為數(shù)據(jù)選擇器，也叫做多路開關(guān)。 D04選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器D1D2D3YA1A0下圖所示下圖所示4選選1數(shù)據(jù)選擇器，數(shù)據(jù)選擇器，其輸入信號(hào)的四路數(shù)據(jù)通常其輸入信號(hào)的四路數(shù)據(jù)通常用用D0、D1、D2、D3來表示；來表示；兩個(gè)地址選擇控制信號(hào)分別兩個(gè)地址選擇控制信號(hào)分別用用A1、A0表示；輸出信號(hào)用表示；輸出信號(hào)用Y表示，表示，Y可以是可以是4路輸入數(shù)路輸入數(shù)據(jù)中的任意一路，由地

57、址選據(jù)中的任意一路，由地址選擇控制信號(hào)擇控制信號(hào)A1、A0來決定。來決定。 當(dāng)當(dāng)A1A0=00時(shí)，時(shí)，Y=D0；A1A0=01時(shí)，時(shí)，Y=D1；A1A0=10時(shí)，時(shí)，Y=D2；A1A0=11時(shí)，時(shí)，Y=D3。見下面真值表。見下面真值表 。輸輸入入數(shù)數(shù)據(jù)據(jù)地地址址變變量量013012011010AADAADAADAADY電工電子技術(shù)電工電子技術(shù)首首 頁頁集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器 74LS151是一種典型的集成電路數(shù)據(jù)選擇器。如圖所示是74LS151的管腳排列圖。它有三個(gè)地址端A2A1A0。可選擇D0-D7八個(gè)數(shù)據(jù)，具有兩個(gè)互補(bǔ)輸出端W和W。E74LS151A0A1WW5167111074LS

58、151D0GNDD1D2W(a)(b)9432115141312A2D0D1D2D3D4D5D6D7A0A1A2D3WE11689VCCD4D5D6D7（a） 符號(hào)圖; (b) 管腳圖電工電子技術(shù)電工電子技術(shù)首首 頁頁 A2 A1 A0 W 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1D0 D0 D1 D1D2 D2D3 D3D4 D4D5 D5D6 D6D7 D7EW74LS151的功能表40123012201210120012DAAADAAADAAADAAADAAAW701260125012DAA

59、ADAAADAAA7766554433221100DmDmDmDmDmDmDmDm 電工電子技術(shù)電工電子技術(shù)首首 頁頁數(shù)據(jù)選擇器的擴(kuò)展數(shù)據(jù)選擇器的擴(kuò)展: :在用兩片74LS151連接成一個(gè)十六選一的數(shù)據(jù)選擇器,十六選一的數(shù)據(jù)選擇器的地址輸入端有四位， 最高位A3的輸入可以由兩片八選一數(shù)據(jù)選擇器的使能端接非門來實(shí)現(xiàn)，低三位地址輸入端由兩片74LS151的地址輸入端相連而成，當(dāng)A3=0時(shí), 低位片74LS151工作, 根據(jù)地址控制信號(hào)A3A2A1A0選擇數(shù)據(jù)D0-D7輸出；A3=1時(shí), 高位片工作, 選擇D8-D15進(jìn)行輸出。EA0A1A2D0D1D2D3D4D5D6D7低位片(74LS151)W

60、WD0D1D2D3D4D5D6D71EA0A1A2D0D1D2D3D4D5D6D7高位片(74LS151)WWD8D9D10D11D12D13D14D15A0A1A2A311YY電工電子技術(shù)電工電子技術(shù)首首 頁頁例例: : 試用八選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)BABCACABYBABCACABYCBACBABCACAB6310mmmm解解: : 把邏輯函數(shù)變換成最小項(xiàng)表達(dá)式：八選一數(shù)據(jù)選擇器的輸出邏輯函數(shù)表達(dá)式為40123012201210120012DAAADAAADAAADAAADAAAY701260125012DAAADAAADAAA7766554433221100DmDmDmDmDmDmDmDm 若將式中A2、A1、A0用A、B、C來代替, D0=D1=D3=D6=1, D2=D4=D5=D7=0，畫出該邏輯函數(shù)的邏輯圖。電工電子技術(shù)電工