數(shù)字電子技術(shù)基礎(chǔ)第三章門電路01

1、內(nèi)容提要：內(nèi)容提要： 本章主要講述數(shù)字電路的基本邏輯單元門電本章主要講述數(shù)字電路的基本邏輯單元門電路，有路，有TTL邏輯門、邏輯門、MOS邏輯門。在討論半導(dǎo)體二邏輯門。在討論半導(dǎo)體二極管和三極管及場(chǎng)效應(yīng)管的開關(guān)特性基礎(chǔ)上，講解它極管和三極管及場(chǎng)效應(yīng)管的開關(guān)特性基礎(chǔ)上，講解它們的電路結(jié)構(gòu)、工作原理、邏輯功能、電器特性等們的電路結(jié)構(gòu)、工作原理、邏輯功能、電器特性等等，為以后的學(xué)習(xí)及實(shí)際使用打下必要的基礎(chǔ)。本章等，為以后的學(xué)習(xí)及實(shí)際使用打下必要的基礎(chǔ)。本章重點(diǎn)討論重點(diǎn)討論TTL門電路和門電路和CMOS門電路。門電路。3.1 概述概述3.2 半導(dǎo)體二極管門電路半導(dǎo)體二極管門電路3.3 CMOS門電路門

2、電路3.4* 其他類型的其他類型的MOS集成門電路集成門電路3.5 TTL門電路門電路3.6* 其他類型的雙極型集成門電路其他類型的雙極型集成門電路3.7* BiCMOS電路電路3.8* TTL門電路與門電路與CMOS門電路的接口門電路的接口1. 門電路：門電路： 實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合運(yùn)算的單元電路稱為門實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合運(yùn)算的單元電路稱為門電路，常用的門電路有非門、與非門、或非門、異或電路，常用的門電路有非門、與非門、或非門、異或門、與或非門等門、與或非門等(1) 正邏輯：正邏輯： 在二值邏輯中，如果在二值邏輯中，如果用高電平表示邏輯用高電平表示邏輯“1” ，低電平表示邏輯低電平表示邏

3、輯“0” ，在，在這種規(guī)定下的邏輯關(guān)系稱這種規(guī)定下的邏輯關(guān)系稱為正邏輯，如圖為正邏輯，如圖3.1.1所示所示2. 正負(fù)邏輯系統(tǒng)正負(fù)邏輯系統(tǒng)圖圖3.1.1 正負(fù)邏輯示意圖正負(fù)邏輯示意圖(2) 負(fù)邏輯：負(fù)邏輯： 在二值邏輯中，如果在二值邏輯中，如果用高電平表示邏輯用高電平表示邏輯“0” ，低電平表示邏輯低電平表示邏輯“1” ，在，在這種規(guī)定下的邏輯關(guān)系稱這種規(guī)定下的邏輯關(guān)系稱為負(fù)邏輯，如圖為負(fù)邏輯，如圖3.1.1所示。所示。圖圖3.1.1 正負(fù)邏輯示意圖正負(fù)邏輯示意圖 正負(fù)邏輯式互為對(duì)偶式，正負(fù)邏輯式互為對(duì)偶式，即若給出一個(gè)正邏輯的邏輯即若給出一個(gè)正邏輯的邏輯式，則對(duì)偶式即為負(fù)邏輯的式，則對(duì)偶式即

4、為負(fù)邏輯的邏輯式，如正邏輯為或門，邏輯式，如正邏輯為或門，即即Y=A+B，對(duì)偶式為，對(duì)偶式為YDAB。正負(fù)邏輯的使用依個(gè)人。正負(fù)邏輯的使用依個(gè)人的習(xí)慣，但同一系統(tǒng)中采用的習(xí)慣，但同一系統(tǒng)中采用一種邏輯關(guān)系，一種邏輯關(guān)系，表表3.1.1 正負(fù)邏輯對(duì)應(yīng)的門電路正負(fù)邏輯對(duì)應(yīng)的門電路正邏輯正邏輯負(fù)邏輯負(fù)邏輯與門與門或門或門或門或門與門與門與非門與非門或非門或非門或非門或非門與非門與非門異或門異或門同或門同或門同或門同或門異或門異或門3. 高低電平的實(shí)現(xiàn)高低電平的實(shí)現(xiàn) 在數(shù)字電路中，輸入輸出在數(shù)字電路中，輸入輸出都是二值邏輯，其高低電平用都是二值邏輯，其高低電平用“0”和和“1”表示。其高低電平表示。其

5、高低電平的獲得是通過開關(guān)電路來實(shí)現(xiàn)，的獲得是通過開關(guān)電路來實(shí)現(xiàn)，如二極管或三極管電路組成。如二極管或三極管電路組成。如圖如圖3.1.2所示。所示。圖圖3.1.2 高低電平實(shí)現(xiàn)原理電路高低電平實(shí)現(xiàn)原理電路其原理為：其原理為： 當(dāng)開關(guān)當(dāng)開關(guān)S斷開時(shí)，輸出電壓斷開時(shí)，輸出電壓voVcc，為高電平，為高電平“1”；當(dāng)開關(guān)閉合時(shí)，輸出電壓當(dāng)開關(guān)閉合時(shí)，輸出電壓vo0，為低電平為低電平“0”；若開；若開關(guān)由三極管構(gòu)成，則控制三級(jí)管工作在截止和飽和狀關(guān)由三極管構(gòu)成，則控制三級(jí)管工作在截止和飽和狀態(tài)，就相當(dāng)開關(guān)態(tài)，就相當(dāng)開關(guān)S的斷開和閉合。的斷開和閉合。圖圖3.1.2高低電平實(shí)現(xiàn)原理電路高低電平實(shí)現(xiàn)原理電路

6、單開關(guān)電路功耗較大，目前出現(xiàn)互補(bǔ)開關(guān)電路單開關(guān)電路功耗較大，目前出現(xiàn)互補(bǔ)開關(guān)電路（如（如CMOS門電路），即用一個(gè)管子代替圖門電路），即用一個(gè)管子代替圖3.1.2中的電中的電阻，如圖阻，如圖3.1.3所示所示VccIvovS1S2輸輸入入信信號(hào)號(hào)輸輸出出信信號(hào)號(hào)圖3.1.3 互補(bǔ)開關(guān)電路圖3.1.3 互補(bǔ)開關(guān)電路VccIvovS1S2輸輸入入信信號(hào)號(hào)輸輸出出信信號(hào)號(hào)圖3.1.3 互補(bǔ)開關(guān)電路圖3.1.3 互補(bǔ)開關(guān)電路 開關(guān)開關(guān)S1和和S2受同一輸入受同一輸入信號(hào)信號(hào)vI的控制，而且導(dǎo)通和的控制，而且導(dǎo)通和斷開的狀態(tài)相反。當(dāng)斷開的狀態(tài)相反。當(dāng)S1閉合閉合時(shí)，時(shí)，S2斷開，輸出為高電平斷開，輸出為

7、高電平“1”；相反當(dāng)；相反當(dāng)S1斷開時(shí)，斷開時(shí)，S2閉合，輸出為高電平閉合，輸出為高電平“0”。 互補(bǔ)開關(guān)電路由于兩個(gè)開關(guān)總有一個(gè)是斷開的，互補(bǔ)開關(guān)電路由于兩個(gè)開關(guān)總有一個(gè)是斷開的，流過的電流為零，故電路的功耗非常低，因此在數(shù)字流過的電流為零，故電路的功耗非常低，因此在數(shù)字電路中得到廣泛的應(yīng)用電路中得到廣泛的應(yīng)用（1）優(yōu)點(diǎn)：）優(yōu)點(diǎn)：圖圖3.1.1 正負(fù)邏輯示意圖正負(fù)邏輯示意圖 在數(shù)字電路中由于采在數(shù)字電路中由于采用高低電平，并且高低電用高低電平，并且高低電平都有一個(gè)允許的范圍，平都有一個(gè)允許的范圍，如圖如圖3.1.1所示，故對(duì)元器所示，故對(duì)元器件的精度和電源的穩(wěn)定性件的精度和電源的穩(wěn)定性的要求

8、都比模擬電路要低，的要求都比模擬電路要低，抗干擾能力也強(qiáng)?？垢蓴_能力也強(qiáng)。 可分為分立元件邏輯門電路和集成邏輯門電路：可分為分立元件邏輯門電路和集成邏輯門電路：分立元件邏輯門電路是由半導(dǎo)體器件、電阻和電容連接分立元件邏輯門電路是由半導(dǎo)體器件、電阻和電容連接而成。集成邏輯門電路是將大量的分立元件通過特殊工而成。集成邏輯門電路是將大量的分立元件通過特殊工藝集成在很小的半導(dǎo)體芯片上。藝集成在很小的半導(dǎo)體芯片上。數(shù)字集成電路根據(jù)規(guī)模可分為數(shù)字集成電路根據(jù)規(guī)?？煞譃椋┏笠?guī)模（大規(guī)模（中規(guī)模（）小規(guī)模（所含元器件數(shù)）按規(guī)模分（每片nIntegratio Scale LargeVery VLSIn)Int

9、egratio Scale LargeLSIn)Integratio Scale Medium-MSInIntegratio Scale mallSSIICS100/片片（1001000）/片片103 105 /片片105 以上以上/片片）兼容型（）雙極型（）單極型（按導(dǎo)電類型BJTFETBJTFET 數(shù)字集成電路的基本邏輯單元是集成邏輯門，因數(shù)字集成電路的基本邏輯單元是集成邏輯門，因此本章先介紹此本章先介紹CMOS和和TTL數(shù)字集成邏輯門的結(jié)構(gòu)、數(shù)字集成邏輯門的結(jié)構(gòu)、工作原理工作原理3.2.1半導(dǎo)體二極管的開關(guān)特性半導(dǎo)體二極管的開關(guān)特性1. 穩(wěn)態(tài)開關(guān)特性穩(wěn)態(tài)開關(guān)特性圖圖3.2.1 二極管的開

10、關(guān)電路二極管的開關(guān)電路圖圖3.1.2高低電平實(shí)現(xiàn)原理電路高低電平實(shí)現(xiàn)原理電路 將圖將圖3.1.2中的開關(guān)用二極管代替，則可得到圖中的開關(guān)用二極管代替，則可得到圖3.2.1所示的半導(dǎo)體二極管開關(guān)電路所示的半導(dǎo)體二極管開關(guān)電路 設(shè)設(shè)vi的高電平為的高電平為VIHVCC， vi的低電平為的低電平為VIL0，且，且D為理想元件，即正向?qū)娮铻闉槔硐朐?，即正向?qū)娮铻?，反向電阻無窮大，反向電阻無窮大，則穩(wěn)態(tài)時(shí)當(dāng)則穩(wěn)態(tài)時(shí)當(dāng)vIVIHVCC時(shí)，時(shí)，D截止，輸出電壓截止，輸出電壓vDVOH VCC 將電路處于相對(duì)穩(wěn)定狀態(tài)下，將電路處于相對(duì)穩(wěn)定狀態(tài)下，晶體二極管所呈現(xiàn)的開關(guān)特性稱為晶體二極管所呈現(xiàn)的開關(guān)

11、特性稱為穩(wěn)態(tài)開關(guān)特性穩(wěn)態(tài)開關(guān)特性圖圖3.2.1 二極管的開關(guān)電路二極管的開關(guān)電路3.2.1半導(dǎo)體二極管的開關(guān)特性半導(dǎo)體二極管的開關(guān)特性圖圖3.2.1 二極管的開關(guān)電路二極管的開關(guān)電路 即可以用輸入電壓即可以用輸入電壓vi的高低電的高低電平控制二極管的開關(guān)狀態(tài)，并在平控制二極管的開關(guān)狀態(tài)，并在輸出端得到相應(yīng)的高低電平輸出端得到相應(yīng)的高低電平3.2.1半導(dǎo)體二極管的開關(guān)特性半導(dǎo)體二極管的開關(guān)特性 當(dāng)電路處于動(dòng)態(tài)狀態(tài)，即二極管兩端電壓突然反當(dāng)電路處于動(dòng)態(tài)狀態(tài)，即二極管兩端電壓突然反向時(shí)，半導(dǎo)體二極管所呈現(xiàn)的開關(guān)特性稱為動(dòng)態(tài)開關(guān)向時(shí)，半導(dǎo)體二極管所呈現(xiàn)的開關(guān)特性稱為動(dòng)態(tài)開關(guān)特性（簡(jiǎn)稱動(dòng)態(tài)特性）特性（簡(jiǎn)

12、稱動(dòng)態(tài)特性）3.2.1半導(dǎo)體二極管的開關(guān)特性半導(dǎo)體二極管的開關(guān)特性圖圖3.2.3 二極管動(dòng)態(tài)電流波形二極管動(dòng)態(tài)電流波形 這是由于在輸入電壓轉(zhuǎn)這是由于在輸入電壓轉(zhuǎn)換狀態(tài)的瞬間，二極管由反換狀態(tài)的瞬間，二極管由反向截止到正向?qū)〞r(shí)，內(nèi)電向截止到正向?qū)〞r(shí)，內(nèi)電場(chǎng)的建立需要一定的時(shí)間，場(chǎng)的建立需要一定的時(shí)間，所以二極管電流的上升是緩所以二極管電流的上升是緩慢的；當(dāng)二極管由正向?qū)模划?dāng)二極管由正向?qū)ǖ椒聪蚪刂箷r(shí)，二極管的電到反向截止時(shí)，二極管的電流迅速衰減并趨向飽和電流流迅速衰減并趨向飽和電流也需要一定的時(shí)間。由于時(shí)也需要一定的時(shí)間。由于時(shí)間很短，在示波器是無法看間很短，在示波器是無法看到的到的

13、 在輸入信號(hào)頻率較低時(shí)，在輸入信號(hào)頻率較低時(shí)，二極管的導(dǎo)通和截止的轉(zhuǎn)換時(shí)二極管的導(dǎo)通和截止的轉(zhuǎn)換時(shí)間可以認(rèn)為是瞬間完成的。但間可以認(rèn)為是瞬間完成的。但在輸入信號(hào)頻率較高時(shí)，此時(shí)在輸入信號(hào)頻率較高時(shí)，此時(shí)間就不能忽略了。間就不能忽略了。 將二極管由截止轉(zhuǎn)向?qū)⒍O管由截止轉(zhuǎn)向?qū)ㄋ璧臅r(shí)間稱為通所需的時(shí)間稱為恢復(fù)恢復(fù)時(shí)間（開通時(shí)間）時(shí)間（開通時(shí)間）ton；二極；二極管由導(dǎo)通轉(zhuǎn)向截止所需的時(shí)管由導(dǎo)通轉(zhuǎn)向截止所需的時(shí)間稱為間稱為反向恢復(fù)時(shí)間（關(guān)斷反向恢復(fù)時(shí)間（關(guān)斷時(shí)間）時(shí)間）tre，兩者統(tǒng)稱為二極，兩者統(tǒng)稱為二極管的開關(guān)時(shí)間，一般管的開關(guān)時(shí)間，一般tonVGS (th) 時(shí)時(shí),管子導(dǎo)通，管子導(dǎo)通，i

14、D V 2GS，RON1k(a)(b)圖圖3.3.3 NMOS管共源極接法電路管共源極接法電路b. 增強(qiáng)型增強(qiáng)型PMOS符號(hào)如圖符號(hào)如圖3.3.4所示所示GDSB(a)標(biāo)準(zhǔn)符號(hào)標(biāo)準(zhǔn)符號(hào)GDS(b)簡(jiǎn)化符號(hào)簡(jiǎn)化符號(hào)圖圖3.3.4 4 增強(qiáng)型增強(qiáng)型P PMOS管的符號(hào)管的符號(hào)增強(qiáng)型增強(qiáng)型PMOS共源極接法電路如圖共源極接法電路如圖3.3.5（a）所示，）所示，轉(zhuǎn)移特性如轉(zhuǎn)移特性如(b)所示所示(a)共源極接法共源極接法(b)轉(zhuǎn)移特性轉(zhuǎn)移特性圖圖3.3.5 5 增強(qiáng)型增強(qiáng)型P PMOS管共源極接法和轉(zhuǎn)移特性管共源極接法和轉(zhuǎn)移特性+-vGSGS+-vDSDSvGSGSiD D0vGS(th)GS(th

15、)vGS VGS (th) 時(shí)時(shí),管子導(dǎo)通，管子導(dǎo)通，iD V 2GS(a)共源極接法共源極接法(b)轉(zhuǎn)移特性轉(zhuǎn)移特性圖圖3.3.5 5 增強(qiáng)型增強(qiáng)型P PMOS管共源極接法和轉(zhuǎn)移特性管共源極接法和轉(zhuǎn)移特性+-vGSGS+-vDSDSvGSGSiD D0vGS(th)GS(th)c. 耗盡型耗盡型NMOSGDSB(a)標(biāo)準(zhǔn)符號(hào)標(biāo)準(zhǔn)符號(hào)GDS(b)簡(jiǎn)化符號(hào)簡(jiǎn)化符號(hào)圖圖3.3.6 6 耗盡耗盡型型NMOS管的符號(hào)管的符號(hào)符號(hào)如圖符號(hào)如圖3.3.6所示所示耗盡型耗盡型NMOS共源極接法電路如圖共源極接法電路如圖3.3.7（a）所示，轉(zhuǎn)）所示，轉(zhuǎn)移特性如移特性如(b)所示所示(a)共源極接法共源極接法

16、(b)轉(zhuǎn)移特性轉(zhuǎn)移特性圖圖3.3.7 耗盡耗盡型型NMOS管共源極接法和轉(zhuǎn)移特性管共源極接法和轉(zhuǎn)移特性+-vGSGS+-vDSDSvGSGSiD D0vGS(off)GS(off)vGS 時(shí)時(shí),管子導(dǎo)通管子導(dǎo)通d. 耗盡型耗盡型PMOSGDSB(a)標(biāo)準(zhǔn)符號(hào)標(biāo)準(zhǔn)符號(hào)GDS(b)簡(jiǎn)化符號(hào)簡(jiǎn)化符號(hào)圖圖3.3.8 8 耗盡耗盡型型P PMOS管的符號(hào)管的符號(hào)符號(hào)如圖符號(hào)如圖3.3.8所示所示耗盡型耗盡型PMOS共源極接法電路如圖共源極接法電路如圖3.3.9（a）所示，轉(zhuǎn)）所示，轉(zhuǎn)移特性如移特性如(b)所示所示(a)共源極接法共源極接法(b)轉(zhuǎn)移特性轉(zhuǎn)移特性圖圖3.3.9 9 耗盡耗盡型型P PMOS

17、管共源極接法和轉(zhuǎn)移特性管共源極接法和轉(zhuǎn)移特性+-vGSGS+-vDSDSvGSGSiD D0vGS(off)GS(off)vGS |VGS（th)P|+VGS(th)N，2.工作原理工作原理 當(dāng)當(dāng)vIVIL0為低電平時(shí)，為低電平時(shí)，T2截止，截止， T1管導(dǎo)通，輸出電壓管導(dǎo)通，輸出電壓為高電平，即為高電平，即)(OHoffonDDDDonoffoffRRVVRRRv當(dāng)當(dāng)vIVIHVDD為高電平時(shí)，為高電平時(shí)，T2導(dǎo)通，導(dǎo)通， T1管截止，輸出電管截止，輸出電壓為低電平，即壓為低電平，即)(0OLoffonDDonoffonRRVRRRv圖圖3.3.10 CMOS反相器電路反相器電路 1. 無論

18、無論 vI 是高電平還是低電平，是高電平還是低電平，T1和和T2管總管總是一個(gè)導(dǎo)通一個(gè)截止的工作狀態(tài)，稱為互補(bǔ)，是一個(gè)導(dǎo)通一個(gè)截止的工作狀態(tài)，稱為互補(bǔ)，這種電路結(jié)構(gòu)這種電路結(jié)構(gòu)CMOS電路電路；2. 由于無論輸入為低電平還是高電平，由于無論輸入為低電平還是高電平， T1和和T2總是有一個(gè)截止的，其截止電阻很高，故流過總是有一個(gè)截止的，其截止電阻很高，故流過T1和和T2的靜態(tài)電流很小，故其靜態(tài)功耗很小。的靜態(tài)電流很小，故其靜態(tài)功耗很小。二、電壓傳輸特性和電流傳輸特性二、電壓傳輸特性和電流傳輸特性N)th(GSP)th(GSDDN)th(GSP)th(GSVVVVV 反相器電壓傳輸反相器電壓傳輸特

19、性是輸出電壓特性是輸出電壓vo和和輸入輸入vI之間的關(guān)系曲線，之間的關(guān)系曲線，如圖如圖3.3.11所示。并設(shè)所示。并設(shè)圖圖3.3.11 CMOS反相器的電壓傳輸特性反相器的電壓傳輸特性1. 電壓傳輸特性電壓傳輸特性AB段：輸入低電平段：輸入低電平0OLOVVNGSIVV)th(DDOHOVVVT1管導(dǎo)通，管導(dǎo)通，T2截止，輸截止，輸出電壓為高電平，即出電壓為高電平，即CD段：輸入高電平段：輸入高電平PTHGSDDIVVV)(圖圖3.3.11 CMOS反相器的電反相器的電壓傳輸特性壓傳輸特性T1管截止，管截止，T2導(dǎo)通，輸導(dǎo)通，輸出電壓為低電平，即出電壓為低電平，即BC段：段：PTHGSDDIN

20、THGSVVVV)()(圖圖3.3.11 CMOS反相器的電反相器的電壓傳輸特性壓傳輸特性DDODDIVVVV2121時(shí)，當(dāng)T1、T2同時(shí)導(dǎo)通，若同時(shí)導(dǎo)通，若T1、T2參數(shù)完全相同，則參數(shù)完全相同，則2.電流傳輸特性電流傳輸特性圖圖3.3.12 CMOS反相器的電反相器的電流傳輸特性流傳輸特性AB段：輸入低電平段：輸入低電平NGSIVV)th(T1管導(dǎo)通，管導(dǎo)通，T2截止，輸截止，輸出漏極電流近似為零出漏極電流近似為零 電流傳輸特性是反相電流傳輸特性是反相器的漏極電流隨輸入電器的漏極電流隨輸入電壓變化曲線，如圖壓變化曲線，如圖3.3.12所示。也分成三段：所示。也分成三段：CD段：輸入高電平段

21、：輸入高電平PTHGSDDIVVV)(T1管截止，管截止，T2導(dǎo)通，輸導(dǎo)通，輸出漏極電流近似為零出漏極電流近似為零圖圖3.3.12 CMOS反相器的電反相器的電流傳輸特性流傳輸特性BC段：段：圖圖3.3.12 CMOS反相器的電反相器的電流傳輸特性流傳輸特性PTHGSDDINTHGSVVVV)()(T1、T2同時(shí)導(dǎo)通，有電同時(shí)導(dǎo)通，有電流流iD同時(shí)通過，且在同時(shí)通過，且在 vIVDD / 2附近處，漏極附近處，漏極電流最大，故在使用輸電流最大，故在使用輸入電壓不應(yīng)長(zhǎng)時(shí)間工作入電壓不應(yīng)長(zhǎng)時(shí)間工作在這段，以防由于功耗在這段，以防由于功耗過大而損壞。過大而損壞。三、輸入端噪聲容限三、輸入端噪聲容限圖

22、圖3.3.11 CMOS反相器的電反相器的電壓傳輸特性壓傳輸特性 由圖由圖3.3.11 CMOS反相反相器的電壓傳輸特性可知，在器的電壓傳輸特性可知，在輸入電壓輸入電壓vI偏離正常低電平偏離正常低電平或高電平時(shí)，輸出電壓或高電平時(shí)，輸出電壓vo并并不隨之馬上改變，允許輸入不隨之馬上改變，允許輸入電壓有一定的變化范圍。電壓有一定的變化范圍。是指在是指在保證輸出高、低電平基本保證輸出高、低電平基本不變（不超過規(guī)定范圍）不變（不超過規(guī)定范圍）時(shí)，允許輸入信號(hào)高、低時(shí)，允許輸入信號(hào)高、低電平的波動(dòng)范圍電平的波動(dòng)范圍1.定義：定義：2.計(jì)算方法計(jì)算方法 輸入噪聲容限輸入噪聲容限分為輸入高電平噪分為輸入高

23、電平噪聲容限聲容限VNH和輸入和輸入低電平噪聲容限低電平噪聲容限VNL。圖。圖3.3.13給出給出計(jì)算輸入噪聲容限計(jì)算輸入噪聲容限的方法。的方法。圖圖3.3.13 CMOS反相器輸入噪聲反相器輸入噪聲容限示意圖容限示意圖 由圖中可知，由圖中可知，如果是多個(gè)門電路如果是多個(gè)門電路相連時(shí)，前一級(jí)門相連時(shí)，前一級(jí)門電路的輸出即為后電路的輸出即為后一級(jí)門電路的輸入一級(jí)門電路的輸入其中：其中：圖圖3.3.13 CMOS反相器輸入噪聲反相器輸入噪聲容限示意圖容限示意圖VOH（min）輸出高輸出高電平最小值電平最小值VOL（max）輸出低輸出低電平最大值電平最大值VIH（min）輸入高輸入高電平最小值電平最

24、小值VIL（max）輸入低輸入低電平最大值電平最大值則輸入噪聲容限為則輸入噪聲容限為(max)(max)(min)(min)OLILNLIHOHNHVVVVVV圖圖3.3.13 CMOS反相器輸入噪聲反相器輸入噪聲容限示意圖容限示意圖輸入噪聲容限和電源電壓輸入噪聲容限和電源電壓VDD有關(guān)，當(dāng)有關(guān)，當(dāng)VDD增加時(shí)，電增加時(shí)，電壓傳輸特性右移，如圖壓傳輸特性右移，如圖3.3.14所示所示3.3.2 CMOS反相器的電路結(jié)構(gòu)和工作原理反相器的電路結(jié)構(gòu)和工作原理圖圖3.3.14 VDD對(duì)電壓傳輸特性的影響對(duì)電壓傳輸特性的影響)(NLNHDDVVV3.3.3 CMOS 反相器的靜態(tài)輸入和輸出特性反相器的

25、靜態(tài)輸入和輸出特性 CMOS 反相器的靜態(tài)（不考率輸入輸出延遲）輸反相器的靜態(tài)（不考率輸入輸出延遲）輸入和輸出特性為輸入端和輸出端的伏安特性入和輸出特性為輸入端和輸出端的伏安特性一、輸入特性一、輸入特性 輸入特性是從輸入特性是從CMOS反相器輸入端看其輸入電壓反相器輸入端看其輸入電壓與電流的關(guān)系。與電流的關(guān)系。 由于由于MOS管的柵極和襯底之間存在管的柵極和襯底之間存在SiO2為介質(zhì)的輸為介質(zhì)的輸入電容，而絕緣介質(zhì)又很薄，非常容易被擊穿，所以對(duì)入電容，而絕緣介質(zhì)又很薄，非常容易被擊穿，所以對(duì)由由MOS管所組成的管所組成的CMOS電路，必須采取保護(hù)措施。電路，必須采取保護(hù)措施。圖圖3.3.15為

26、為CMOS反相器的兩種常用保護(hù)電路反相器的兩種常用保護(hù)電路3.3.3 CMOS 反相器的靜態(tài)輸入和輸出特性反相器的靜態(tài)輸入和輸出特性圖圖3.3.15 CMOS反相器的兩種常用保護(hù)電路反相器的兩種常用保護(hù)電路其中其中D1和和D2，正向?qū)▔航禐椋驅(qū)▔航禐閂DF0.5V0.7V，反，反向擊穿電壓約為向擊穿電壓約為30V， D2為分布式二極管，可以通過為分布式二極管，可以通過較大的電流，較大的電流，RS的值一般在的值一般在1.52.5K之間。之間。 C1和和C2為為T1和和T2的柵極等效電容的柵極等效電容在輸入信號(hào)正常工作范圍內(nèi)，即在輸入信號(hào)正常工作范圍內(nèi)，即0vI VDD，輸入端保護(hù)電，輸入

27、端保護(hù)電路不起作用。當(dāng)路不起作用。當(dāng)vI VDD+VF時(shí)，時(shí)，D1導(dǎo)通，將柵極電位導(dǎo)通，將柵極電位vG鉗鉗位在位在VDD+VF，而當(dāng)，而當(dāng)vI RON， VIH VDD， VIL0。C的高低電平為的高低電平為VDD和和0，則，則（1）C0， C 1 只要只要vI在在0 VDD之間之間變化，變化， T1和和T2同時(shí)截止，同時(shí)截止，輸入和輸出為高阻態(tài)，傳輸輸入和輸出為高阻態(tài)，傳輸門截止，輸出門截止，輸出vo03.3.5 CMOS邏輯門邏輯門（2）C1， C 0 在在vI 在在0 VDD時(shí)，若時(shí)，若 0 vI VDD-VGS(th)N，T1管導(dǎo)管導(dǎo)通，通，T2管截止，如圖管截止，如圖3.3.35所示

28、，輸出為所示，輸出為vovI；若；若 |VGS(th)P| vI VDD，T1管截止，管截止，T2管導(dǎo)通，輸出為管導(dǎo)通，輸出為vovI圖圖3.3.35 CMOS的工作狀態(tài)的工作狀態(tài)0 vI VDD-VGS(th)N|VGS(th)P| vI RTG.b. 由于由于MOS管的導(dǎo)通內(nèi)阻是柵源電壓管的導(dǎo)通內(nèi)阻是柵源電壓vGS的函數(shù)，而的函數(shù)，而vGS 又和輸入電壓有關(guān)，故又和輸入電壓有關(guān)，故RTG和輸入電壓有關(guān)。為了減小和輸入電壓有關(guān)。為了減小RTG的變化，通常在電路上做了改進(jìn)，盡量降低的變化，通常在電路上做了改進(jìn)，盡量降低RTG。四、三態(tài)輸出的四、三態(tài)輸出的CMOS門電路門電路3.3.5 CMOS

29、邏輯門邏輯門 其電路如圖其電路如圖3.3.38所示，這是三態(tài)反相器，也稱為所示，這是三態(tài)反相器，也稱為輸出緩沖器，輸出的狀態(tài)不僅有高電平、低電平，還有輸出緩沖器，輸出的狀態(tài)不僅有高電平、低電平，還有第三態(tài)高阻態(tài)第三態(tài)高阻態(tài)圖圖3.3.38 CMOS三態(tài)門的電路及符號(hào)三態(tài)門的電路及符號(hào)其工作原理為其工作原理為3.3.5 CMOS邏輯門邏輯門)(高阻時(shí)，時(shí)，ZYNEAYNE10其中其中EN 為使能端，為使能端，且低電平有效，即且低電平有效，即EN 0，YA 低電平有效低電平有效CMOS三態(tài)門形式有多種，它也可以在三態(tài)門形式有多種，它也可以在CMOS反相器反相器基礎(chǔ)上加控制電路構(gòu)成，基礎(chǔ)上加控制電路構(gòu)成，當(dāng)當(dāng)EN 0時(shí)，時(shí)，T1、T4導(dǎo)通，導(dǎo)通，輸出為輸出為Y A 圖圖3.3.39為另一種為另一種CMOS三態(tài)三態(tài)非門，使能端（控制端）也非門，使能端（控制端）也是低電平有效是低電平有效3.3.5 CMOS邏輯門邏輯門當(dāng)當(dāng)EN 1時(shí)，時(shí)，T1、T4截止，截止，輸出為輸出為Y Z（高阻態(tài)）（高阻態(tài)）圖圖3.3.40所示電路也是一種所示電路也是一種CMOS三態(tài)非門三態(tài)非門3.3.5 CMOS邏輯門邏輯門當(dāng)當(dāng)EN1時(shí)，時(shí)，T 2導(dǎo)通，導(dǎo)通，Y A；當(dāng)當(dāng)EN0時(shí)，時(shí)， T 2、T1截止，輸出為截止，輸出為Y Z（高阻態(tài)）。這種三態(tài)門使能端（高阻態(tài)）。這種三