數(shù)字電路課件：第三章 門電路

1、第三章 門電路本章主要內(nèi)容：本章講述數(shù)字電路的基本邏輯單元門電路。主要內(nèi)容有：本章重點(diǎn)內(nèi)容：CMOS門電路和TTL門電路的外部特性（邏輯功能、電氣特性）本章學(xué)時(shí)安排：10學(xué)時(shí)本章習(xí)題：二極管和三極管在開(kāi)關(guān)狀態(tài)下的工作特性CMOS門電路的工作原理、邏輯功能和電氣特性TTL門電路的工作原理、邏輯功能和電氣特性3.33.5、3.8、3.10、3.12、 3.143.21、 3.233.26、*3.27、*3.28、3.29門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與我們上一章所講過(guò)的基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算相對(duì)應(yīng)，門電路主要有：與門、或門、非門、與非門、或非門、與或非門、異或門等。在數(shù)字電路中，一般用高

2、電平代表1、低電平代表0，即所謂的正邏輯系統(tǒng)。若以高電平表示0、低電平表示1，則稱負(fù)邏輯。3.1 概述如何獲得高、低電平？其基本原理如下圖。S打開(kāi)vO為高電平S合上vO為低電平S可用二極管或三極管代替01VCC0V正邏輯高、低電平都有一個(gè)允許的電壓范圍，只要能區(qū)分高、低電平即可。S輸出信號(hào)輸入信號(hào)VCCvIvO3.2 半導(dǎo)體二極管門電路3.2.1 半導(dǎo)體二極管的開(kāi)關(guān)特性高電平：VIH=VCC低電平：VIL=0理想開(kāi)關(guān)vI=VIH D截止，vO=VOH=VCCvI=VIL D導(dǎo)通，vO=VOL=0.7V實(shí)際特性k：波耳茲曼常數(shù)T：熱力學(xué)溫度q：電子電荷二極管的開(kāi)關(guān)等效電路3.2 半導(dǎo)體二極管門電

3、路3.2.1 半導(dǎo)體二極管的開(kāi)關(guān)特性與VCC和RL相比rD和VON均不能忽略。與VCC和RL相比rD和VON均可以忽略。與VCC和RL相比rD可以忽略、VON不能忽略。3.2 半導(dǎo)體二極管門電路3.2.1 半導(dǎo)體二極管的開(kāi)關(guān)特性二極管的動(dòng)態(tài)電流波形正向?qū)娏鞯慕⑸詼笏矐B(tài)反向電流較大持續(xù)時(shí)間幾納秒內(nèi)3.2.2 二極管與門真值表111001010000YBA邏輯電平3.7330.7030.7300.700Y/VB/VA/V設(shè)VCC=5V，A、B輸入端的高電平VIH=3V，低電平VIL=0V，二極管D1、D2的正向?qū)▔航礦DF=0.7V，則輸入輸出邏輯電平關(guān)系表如右上。若規(guī)定3V以上為高電平

4、，表示為1；0.7V以下為低電平，表示為0，則真值表如右下。3.2 半導(dǎo)體二極管門電路Y=AB3.2.3 二極管或門真值表111101110000YBA邏輯電平2.3332.3032.330000Y/VB/VA/V若輸入的高低電平分別為VIH=3V、VIL=0V，兩個(gè)二極管的導(dǎo)通壓降均為0.7V，則只要A、B當(dāng)中有一個(gè)是高電平輸出就是2.3V。只有當(dāng)A、B同時(shí)為低電平時(shí)，輸出才是0V。電平關(guān)系表如右上。若規(guī)定2.3V以上為高電平，表示為1；0V以下為低電平，表示為0，則真值表如右下。3.2 半導(dǎo)體二極管門電路Y=A+B二極管門電路電平有偏移！3.3 CMOS門電路分立元件門電路雖然簡(jiǎn)單，但是存

5、在嚴(yán)重的缺點(diǎn)。如體積大、工作不可靠；需要不同電源；各種門的輸入、輸出電平不匹配等。與分立元件電路相比，集成電路（Integrated Circuit，簡(jiǎn)稱IC）將數(shù)字電路的元器件和連線制作在同一硅片上，具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。集成電路的分類：按照集成度的高低，可分為小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI）、超大規(guī)模集成電路（VLSI）；根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、ECL、I2L、MOS管集成門電路；根據(jù)制造工藝的不同，又分為雙極型、單極型、混合型三種。CMOS電路（單極型）是當(dāng)前數(shù)字

6、集成電路的主流產(chǎn)品，功耗極低，非常適合制作大規(guī)模集成電路。TTL電路（雙極型）的功耗較大，已逐漸被CMOS電路取代，但在現(xiàn)有的設(shè)備中仍舊使用。SGD3.3 CMOS門電路3.3.1 MOS管的開(kāi)關(guān)特性一、MOS管的結(jié)構(gòu)和工作原理（Metal-Oxide-Semiconductor Field-Effect Transistor）S (Source)：源極；G (Gate)：柵極；D (Drain)：漏極；B (Substrate):襯底金屬層氧化物層半導(dǎo)體層PN結(jié)3.3 CMOS門電路一、MOS管的結(jié)構(gòu)和工作原理3.3.1 MOS管的開(kāi)關(guān)特性加上+vDS：1、當(dāng)vGS=0時(shí)，則D-S間是兩個(gè)背

7、向PN結(jié)串聯(lián)，iD=0。2、當(dāng)加上+vGS，且足夠大至vGS VGS (th)，D-S間形成導(dǎo)電溝道（N型層）。3、vGS 升高，溝道截面積加大，iD增加?？刂苬GS改變iD。N溝道增強(qiáng)型開(kāi)啟電壓反型層(電子)3.3 CMOS門電路二、MOS管的輸入特性和輸出特性3.3.1 MOS管的開(kāi)關(guān)特性1、輸入特性：直流電流為0，看進(jìn)去有一個(gè)輸入電容CI，對(duì)動(dòng)態(tài)有影響。2、輸出特性：iD = f (vDS) 對(duì)應(yīng)不同的vGS下得一族曲線 。分三個(gè)區(qū)域：截止區(qū)、恒流區(qū)、可變電阻區(qū)3.3 CMOS門電路3.3.1 MOS管的開(kāi)關(guān)特性截止區(qū)：vGS 109。二、MOS管的輸入特性和輸出特性3.3 CMOS門電

8、路3.3.1 MOS管的開(kāi)關(guān)特性二、MOS管的輸入特性和輸出特性可變電阻區(qū)：當(dāng)vDS 較低（近似為0）， vGS 一定時(shí)， vDSiD常數(shù)（電阻），這個(gè)電阻受vGS 控制、可變。3.3 CMOS門電路3.3.1 MOS管的開(kāi)關(guān)特性二、MOS管的輸入特性和輸出特性恒流區(qū)： vDS較大，iD 基本上由vGS決定，與vDS 關(guān)系不大。N+N+3.3 CMOS門電路3.3.1 MOS管的開(kāi)關(guān)特性三、MOS管的基本開(kāi)關(guān)電路3.3 CMOS門電路3.3.1 MOS管的開(kāi)關(guān)特性四、MOS管的開(kāi)關(guān)等效電路OFF ，截止?fàn)顟B(tài)ON ，導(dǎo)通狀態(tài)3.3 CMOS門電路3.3.1 MOS管的開(kāi)關(guān)特性五、MOS管的四種類

9、型N溝道增強(qiáng)型P溝道增強(qiáng)型3.3 CMOS門電路3.3.1 MOS管的開(kāi)關(guān)特性五、MOS管的四種類型N溝道耗盡型P溝道耗盡型在vGS=0時(shí)已經(jīng)存在導(dǎo)電溝道； 當(dāng)vGS小于某個(gè)負(fù)電壓值VGS(off)時(shí)溝道消失，管子截止。大量正離子VGS(off)：夾斷電壓3.3 CMOS門電路3.3.2 CMOS反相器的電路結(jié)構(gòu)和工作原理一、CMOS反相器的電路結(jié)構(gòu)T1T2vIvOVDDiDVSSN溝道增強(qiáng)型MOS管CMOS電路P溝道增強(qiáng)型MOS管3.3 CMOS門電路工作原理：T1T2vIvOVDDiDVSS設(shè)T1和T2的開(kāi)啟電壓分別為VGS( th )P和VGS( th )N ，同時(shí)令VDD VGS( t

10、h )N VGS( th )P 。vI =VIL=0vGS2=0 VGS( th )N截止vGS1= -VDD， vGS1 VGS( th )P 導(dǎo)通vO =VOH VDD3.3 CMOS門電路T1T2vIvOVDDiDVSSvI =VOH= VDDvGS2= VDD VGS( th )N導(dǎo)通vGS1=0vGS1 VGS( th )P 截止vO =VOL 0電路中T1和T2總是一個(gè)導(dǎo)通而另一個(gè)截止，即所謂互補(bǔ)狀態(tài)，故稱為互補(bǔ)對(duì)稱式金屬氧化物半導(dǎo)體電路（Complementary Symmetery MetalOxideSemiconductor Circuit，簡(jiǎn)稱CMOS電路）。同時(shí)因總有一

11、個(gè)管子截止，且截止內(nèi)阻又極高，故CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的優(yōu)點(diǎn)。3.3 CMOS門電路二、電壓傳輸特性和電流傳輸特性AB段輸出高電平VOH VDDCD段輸出低電平VOL0AB段：vI VGS( th )N， T1導(dǎo)通而T2截止。設(shè)VDD VGS( th )N VGS( th )P ，VGS( th )N= VGS( th )P ， T1和T2有相同的導(dǎo)通內(nèi)阻RON和截止內(nèi)阻ROFF。CD段：vI VDD VGS( th )P ， T1截止而T2導(dǎo)通。BC段： VGS( th )N vI VDD VGS( th )P ， T1和T2同時(shí)導(dǎo)通。當(dāng)vI= VDD時(shí)，若兩管

12、參數(shù)完全對(duì)稱，則vO= VDD 。閾值電壓VTH ：轉(zhuǎn)折區(qū)中點(diǎn)（vO= VDD）對(duì)應(yīng)的vI 。VTH = VDD 。vI電壓傳輸特性O(shè)vODABCVGS( th )PVGS( th )NVDDVDDVDD12VDD123.3 CMOS門電路電流傳輸特性：漏極電流iD隨輸入電壓vI變化的曲線。AB段： T1導(dǎo)通而T2截止，截止內(nèi)阻ROFF非常高，故 iD 幾乎為0。CD段： T2導(dǎo)通而T1截止，截止內(nèi)阻ROFF非常高，故iD也幾乎為0。BC段： T1和T2同時(shí)導(dǎo)通，有電流iD 流過(guò)。而且vI= VDD附近iD最大。使用時(shí)應(yīng)避免器件長(zhǎng)期工作于BC段，以防止因功耗過(guò)大而損壞。vIOiDDABCVGS

13、( th )PVGS( th )NVDDVDD12電流傳輸特性3.3 CMOS門電路三、輸入端噪聲容限vI電壓傳輸特性O(shè)vODABCVGS( th )PVGS( th )NVDDVDDVDD12VDD123.3 CMOS門電路三、輸入端噪聲容限VNHVNLV NHV NL不同VDD下CMOS反相器的噪聲容限vI /VOvO /V1515101055VDD=15VVDD=10VCMOS電路的噪聲容限和VDD有關(guān)。由圖知， VNH 和VNL隨VDD的增加而加大，且同一VDD下VNH = VNL 。在輸出高、低電平的變化不大于限定的10%VDD的條件下，輸入信號(hào)低、高電平允許的變化量大于30%VDD

14、 。所以，輸入端噪聲容限的保證值為VNH = VNL=30%VDD。CMOS電路的噪聲容限可通過(guò)提高VDD來(lái)增大。3.3 CMOS門電路一、輸入特性3.3.3 CMOS反相器的靜態(tài)輸入特性和輸出特性MOS管的柵極和襯底間存在以SiO2為介質(zhì)的輸入電容，因絕緣介質(zhì)非常薄、極易被擊穿，所以必須采取保護(hù)措施。在目前生產(chǎn)的CMOS電路集成電路中都采用了各種形式的輸入保護(hù)電路，下圖是常見(jiàn)的一種。設(shè)二極管的正向?qū)▔航禐閂DF（0.5V0.7V）。vIVDD+VDF導(dǎo)通其上電壓不超過(guò)VDD+VDF鉗在VDD+VDF輸入保護(hù)電路T1T2vIvOVDDVSSD1D2C1C2RSVG3.3 CMOS門電路vI0

15、.7V導(dǎo)通其上電壓不超過(guò)VDD+VDF鉗在VDF由以上分析可得輸入特性曲線如右圖。vIiIOVDD+ 0.7V 0.7V在0.7VvI VDD+VDF范圍，輸入保護(hù)電路不起作用，iI 0。在vIVDD+VDF范圍， D1導(dǎo)通， iI 迅速增大。在vI 0.7V范圍， D2導(dǎo)通，iI 的絕對(duì)值迅速增大。輸入保護(hù)電路T1T2vIvOVDDVSSD1D2C1C2RSVG3.3 CMOS門電路二、輸出特性低電平輸出特性當(dāng)vO=VOL時(shí)，反相器的P溝道管截止，N溝道管導(dǎo)通，工作狀態(tài)如下圖示。由于T2的 導(dǎo)通內(nèi)阻與vGS2的大小有關(guān)，vGS2越大導(dǎo)通內(nèi)阻越小，所以同一IOL值下VDD越高，導(dǎo)通時(shí)的vGS2

16、越大，VOL也越低。OVOLVDD=5V10V15VIOLRLVOLVDDIOLVIH =VDDiD2T23.3 CMOS門電路高電平輸出特性當(dāng)vO=VOH時(shí)，反相器的P溝道管導(dǎo)通而N溝道管截止，工作狀態(tài)如下圖示。同一VDD下，隨著負(fù)載電流的增加， T1的導(dǎo)通壓降增加， VOH下降。而另一方面由于T1的 導(dǎo)通內(nèi)阻與vGS1有關(guān)， vGS1越負(fù)導(dǎo)通內(nèi)阻越小，所以同一IOH值下VDD越高，導(dǎo)通時(shí)的vGS1越負(fù)， VOH也下降得越少。OIOHVOHVDD=5V10V15VRLVOHVDDIOHVIL =0T13.3 CMOS門電路3.3.4 CMOS反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間tPHL、 tPL

17、H、平均傳輸延遲時(shí)間tpdtPHLtPLH50%VOH50%VIHtOvItOvO平均延遲時(shí)間tpd3.3 CMOS門電路 二、交流噪聲容限當(dāng)輸入信號(hào)為窄脈沖，而且脈沖寬度接近于CMOS電路的傳輸延遲時(shí)間時(shí)，使輸出改變狀態(tài)所需的信號(hào)幅度將遠(yuǎn)大于直流信號(hào)幅度，即輸入噪聲容限明顯提高；而且，傳輸時(shí)間越長(zhǎng)，交流噪聲容限也越大。CMOS的傳輸延遲時(shí)間與電源電壓和負(fù)載電容有關(guān)，所以交流噪聲容限也受電源電壓和負(fù)載電容的影響。CMOS反相器的交流噪聲容限噪聲電壓作用時(shí)間tW越短、電源電壓VDD越高，則交流噪聲容限VNA越大。三、動(dòng)態(tài)功耗PD（靜態(tài)功耗PS極小，與動(dòng)態(tài)功耗相比可忽略）3.3 CMOS門電路 1

18、、CMOS反相器對(duì)負(fù)載電容充、放電的功耗PC輸入信號(hào)的重復(fù)頻率三、動(dòng)態(tài)功耗PD3.3 CMOS門電路 信號(hào)重復(fù)頻率越高、上升時(shí)間和下降時(shí)間越長(zhǎng)，VDD越高，動(dòng)態(tài)功耗越大。2、兩管同時(shí)導(dǎo)通的瞬時(shí)功耗PT瞬時(shí)導(dǎo)通功耗：3.3 CMOS門電路 3.3.5 其它類型的CMOS門電路一、其它邏輯功能的CMOS門電路有或非門、與非門、或門、與門、與或非門、異或門等。右圖為CMOS與非門的基本結(jié)構(gòu)形式。T1AYVDDT4T2BT3A、B中有一個(gè)或全部為低電平時(shí)，T1和T3中有一個(gè)或全部導(dǎo)通，T2和T4中有一個(gè)或全部截止，輸出高電平VOH 。A、B同時(shí)為高電平時(shí)，T1和T3同時(shí)截止，T2和T4同時(shí)導(dǎo)通，輸出低

19、電平VOL。3.3 CMOS門電路 帶緩沖級(jí)的CMOS門電路與非門的基本結(jié)構(gòu)形式雖然簡(jiǎn)單，但有嚴(yán)重缺陷。首先，它的輸出電阻RO受輸入端狀態(tài)的影響。如A=B=1時(shí)，RO=RON2+RON4=2RON；而A=B=0時(shí)，RO=RON1/RON3=RON/2。其次，輸出的高、低電平受輸入端數(shù)目的影響。輸入端越多，串、并聯(lián)的驅(qū)動(dòng)管數(shù)目均越多，串聯(lián)數(shù)目多使輸出低電平升高，而并聯(lián)數(shù)目多使輸出高電平也升高。為克服以上缺點(diǎn)，在門電路的每個(gè)輸入端、輸出端各加一級(jí)反相器。所加的這些標(biāo)準(zhǔn)反相器稱為緩沖器。如與非門是在或非門電路的基礎(chǔ)上增加了緩沖器后得到的。3.3 CMOS門電路 二、漏極開(kāi)路的門電路（OD門）CMOS

20、電路的輸出級(jí)結(jié)構(gòu)用一個(gè)漏極開(kāi)路輸出的MOS管，構(gòu)成漏極開(kāi)路輸出（Open-Drain-Output）門電路，簡(jiǎn)稱OD門。OD門經(jīng)常用于輸出緩沖/驅(qū)動(dòng)器中，或用于輸出電平的變換，以及滿足大負(fù)載電流的需要。也可實(shí)現(xiàn)線與邏輯。使用時(shí)輸出端必須經(jīng)上拉電阻RL接到電源VDD2，VDD2可以與VDD1不同。只要ROFF RLRON，則TN截止時(shí)，vO=VOHVDD2； TN導(dǎo)通時(shí)，vO=VOL0。3.3 CMOS門電路 二、漏極開(kāi)路的門電路（OD門）幾個(gè)OD門的輸出端可以直接相連，實(shí)現(xiàn)線與邏輯。當(dāng)Y1或Y2任一個(gè)為低電平時(shí)，Y均為低電平。只有Y1和Y2同時(shí)為高電平時(shí)，Y才為高電平。3.3 CMOS門電路

21、二、漏極開(kāi)路的門電路（OD門）上拉電阻RL的計(jì)算所有OD門截止、輸出高電平：RL上流過(guò)電流為MOS管截止時(shí)的漏電流和負(fù)載門的高電平輸入電流之和nIOH+mIIH，n為并聯(lián)OD門的數(shù)目，m為負(fù)載門高電平輸入電流的數(shù)目。RL不能取得太大，以保證輸出高電平VOH，即3.3 CMOS門電路 二、漏極開(kāi)路的門電路（OD門）上拉電阻RL的計(jì)算當(dāng)輸出低電平、且只有一個(gè)OD門導(dǎo)通，則負(fù)載電流將全部流入這個(gè)管子，其值為RL上流過(guò)電流與負(fù)載門的低電平輸入電流之和：(VDD-VOL)/RL+m IIL ，m為負(fù)載門電路低電平輸入電流的數(shù)目。RL不能取得太小，以保證流入導(dǎo)通管的電流IOL(max)，即3.3 CMOS

22、門電路 三、CMOS傳輸門和雙向模擬開(kāi)關(guān)CMOS傳輸門也是一種基本單元電路，其電路結(jié)構(gòu)和邏輯符號(hào)如下圖。 T1和T2的源極和漏極在結(jié)構(gòu)上完全對(duì)稱，即源極和漏極可互易使用，所以柵極的引出端畫在柵極的中間。T1vI /vOvO /vI VDDT2CC電路結(jié)構(gòu)TGCCvI /vOvO /vI邏輯符號(hào)3.3 CMOS門電路 設(shè)傳輸門的一端接輸入正電壓vI，另一端接負(fù)載電阻RL，則T1和T2的工作狀態(tài)如下圖。vI范圍：0 VDDT1 和T2均截止vI和vO間呈高阻態(tài)，傳輸門截止。0VVDDT1vIvOVDDT2CCRLT2CS2D2vORLvIT1vIvOCRLS1D13.3 CMOS門電路 VDD0V

23、vI范圍：0 VDDT1 和T2至少有一個(gè)導(dǎo)通vI和vO間呈低阻態(tài)，傳輸門導(dǎo)通。因T1和T2結(jié)構(gòu)形式對(duì)稱、漏極和源極可互易使用，即傳輸門的輸入端和輸出端可互易使用，所以CMOS傳輸門是雙向器件。T1vIvOVDDT2CCRLT1vIvOCRLS1D1T2CS2D2vORLvI3.3 CMOS門電路 利用CMOS傳輸門和CMOS反相器可以組合成各種復(fù)雜的邏輯電路。如：異或門、數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等。A=1、B=0時(shí)，TG1截止而TG2導(dǎo)通，Y=B=1；A=0、B=1時(shí)，TG1導(dǎo)通而TG2截止，Y=B=1；A=B=0時(shí)，TG1導(dǎo)通而TG2截止，Y=B=0；A=B=1時(shí)，TG1截止而TG2導(dǎo)通

24、，Y=B=0。3.3 CMOS門電路 傳輸門的另一個(gè)重要用途是作雙向模擬開(kāi)關(guān)，用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)。雙向模擬開(kāi)關(guān)的電路結(jié)構(gòu)和符號(hào)如下圖。設(shè)輸出端接電阻RL，如右下圖。設(shè)雙向模擬開(kāi)關(guān)的導(dǎo)通內(nèi)阻為RTG。C=0時(shí)開(kāi)關(guān)截止，輸出與輸入之間不通，vO=0。C=1時(shí)開(kāi)關(guān)接通，導(dǎo)通內(nèi)阻為RTG 。要求RLRTG且RTG不受輸入電壓影響，以得到盡量大且穩(wěn)定的輸出。SWCvI /vOvO /vICvI /vOvO /vITGSWCvIvORL3.3 CMOS門電路 四、三態(tài)輸出的CMOS門電路EN=0時(shí)，與非門輸出為A，或非門輸出也為A，所以T1和T2組成的反相器輸出為：Y=A。EN=1 時(shí)，與非門

25、輸出為1，或非門輸出為0，T1和T2均截止，則輸出Y=Z（高阻態(tài)）。低電平有效3.3 CMOS門電路 四、三態(tài)輸出的CMOS門電路高電平有效三態(tài)門的應(yīng)用3.3 CMOS門電路 四、三態(tài)輸出的CMOS門電路EN輪流為1，分時(shí)傳輸數(shù)據(jù)。EN=1，G1工作而G2高阻態(tài)，DO反相后送到總線； EN=0，G2工作而G1高阻態(tài)，來(lái)自總線的DI反相后送入電路內(nèi)部。雙向傳輸3.3 CMOS門電路 3.3.6 CMOS電路的正確使用前述CMOS電路的輸入保護(hù)電路，由于二極管和限流電阻的幾何尺寸有限，使它們所能承受的靜電電壓和脈沖功率受到一定限制。實(shí)際中CMOS集成電路可能會(huì)接觸到達(dá)幾千伏的靜電高壓，為防止損壞，

26、通常要注意 以下幾點(diǎn)：最好采用金屬屏蔽層作包裝材料，而不要用易產(chǎn)生靜電高壓的化工原料和化纖織物。電烙鐵和其它工具、儀表、工作臺(tái)臺(tái)面等應(yīng)良好接地。服裝和手套應(yīng)用無(wú)靜電的原料制作。不用的輸入端不應(yīng)懸空。一、輸入電路的靜電防護(hù)二、輸入電路的過(guò)流保護(hù)輸入保護(hù)電路中鉗位二極管上流過(guò)的電流一般為1mA，所以在輸入電流較大的場(chǎng)合必須采取過(guò)流保護(hù)措施，以免電路損壞。3.3 CMOS門電路 輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端和信號(hào)源間串入保護(hù)電阻，以保證流過(guò)保護(hù)電路的鉗位二極管的電流不超過(guò)1mA。輸入端接有大電容時(shí)，也應(yīng)在輸入端和電容之間接入保護(hù)電阻。因?yàn)樵陔娫措妷和蝗唤档突蜿P(guān)掉時(shí)，該電容上積存的電荷將通過(guò)保護(hù)

27、電路中的二極管放電，形成較大的瞬態(tài)電流。串入保護(hù)電阻后，可限制此放電電流不超過(guò)1mA。輸入端接長(zhǎng)線時(shí)，應(yīng)在門電路的輸入端接入保護(hù)電阻。因?yàn)殚L(zhǎng)線上不可避免地伴生有分布電容和分布電感，所以當(dāng)輸入信號(hào)發(fā)生突變時(shí)只要門電路的輸入阻抗與長(zhǎng)線阻抗不匹配，則必然在CMOS電路的輸入端產(chǎn)生附加的正、負(fù)振蕩脈沖。過(guò)流保護(hù)措施有：3.3 CMOS門電路 *三、CMOS電路鎖定效應(yīng)的防護(hù)1、鎖定效應(yīng)產(chǎn)生的原因CMOS反相器中的雙極型寄生三極管效應(yīng)3.3 CMOS門電路 三、CMOS電路鎖定效應(yīng)的防護(hù)1、鎖定效應(yīng)產(chǎn)生的原因CMOS反相器中由寄生三極管電路形成的可控硅結(jié)構(gòu)3.3 CMOS門電路 三、CMOS電路鎖定效應(yīng)

28、的防護(hù)2、鎖定效應(yīng)的防止保證：防護(hù)措施：輸入端鉗位保護(hù)輸出端鉗位保護(hù)電源加去耦保護(hù)3.3 CMOS門電路 3.3.7 CMOS數(shù)字集成電路的各種系列一、4000系列最早投放市場(chǎng)。工作電壓范圍寬（318V），傳輸延遲時(shí)間長(zhǎng)達(dá)100ns，帶負(fù)載能力弱（約0.5mA）。二、HC/HCT高速CMOS系列采用了硅柵自對(duì)準(zhǔn)工藝以及縮短MOS管的溝道長(zhǎng)度等改進(jìn)措施，傳輸延遲時(shí)間縮短至10ns左右，帶負(fù)載能力提高至4mA左右。三、AHC/AHCT改進(jìn)的高速CMOS系列工作速度、帶負(fù)載能力均比HC/HCT提高近一倍 。與此系列性能相近的還有一種VHC/VHCT系列。四、LVC低壓CMOS系列工作電壓1.653.

29、3V，傳輸延遲時(shí)間縮至3.8 ns，在電源電壓為3V時(shí)，最大負(fù)載電流可達(dá)24 mA。五、ALVC改進(jìn)的低壓CMOS系列進(jìn)一步提高了工作速度，并提供了性能更加優(yōu)越的總線驅(qū)動(dòng)器件。3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性因工作時(shí)有自由電子和空穴兩種載流子參與導(dǎo)電而得名。一、雙極型三極管的結(jié)構(gòu)（管芯 + 三個(gè)引出電極 + 外殼）3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性二、雙極型三極管的輸入特性和輸出特性輸入特性曲線（NPN）VON ：開(kāi)啟電壓硅管，0.5 0.7V鍺管，0.2 0.3V近似認(rèn)為:VBE 0.7V后，基本為水平直線。3.5.1 雙極型三極管的開(kāi)關(guān)特性二、雙極

30、型三極管的輸入特性和輸出特性輸出特性曲線（NPN）3.5 TTL門電路3.5 TTL門電路特性曲線分三個(gè)區(qū)域：放大區(qū)：條件vCE 0.7V, iB 0, iC隨iB成正比變化，iC=iB。飽和區(qū)：條件vCE 0, vCE 很低，iC 隨iB增加變緩，趨于“飽和”。截止區(qū)：條件vBE = 0V, iB = 0, iC = 0, ce間“斷開(kāi)” 。3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性三、雙極型三極管的基本開(kāi)關(guān)電路飽和基極電流IBS：3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性三、雙極型三極管的基本開(kāi)關(guān)電路合理選擇參數(shù)，可以做到：vI=VIL時(shí)， vBEIBS，管子飽和導(dǎo)

31、通，vO=VOL 0。圖解分析法：3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性三、雙極型三極管的基本開(kāi)關(guān)電路3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性四、雙極型三極管的開(kāi)關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)PN結(jié)存在電容效應(yīng)，故三極管在截止與飽和導(dǎo)通兩種狀態(tài)之間轉(zhuǎn)換時(shí)，其內(nèi)部電荷的建立和消散都需要一定的時(shí)間，所以iC的變化將滯后于vI ，則vO的變化也滯后于vI 。3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性五、雙極型三極管的動(dòng)態(tài)開(kāi)關(guān)特性+VCC0V3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性六、三極管反相器三極管的基本開(kāi)關(guān)電路就是非門。參數(shù)合理否？vI=V

32、IL時(shí)，管子截止，vO=VOH；vI=VIH時(shí)，管子導(dǎo)通，vO=VOL 。實(shí)際應(yīng)用中，為保證vI=VIL時(shí)管子可靠截止，常在輸入接入負(fù)壓。3.5 TTL門電路3.5.1 雙極型三極管的開(kāi)關(guān)特性六、三極管反相器例3.5.1：計(jì)算參數(shù)設(shè)計(jì)是否合理3.5 TTL門電路3.5.1 雙極性三極管的開(kāi)關(guān)特性六、三極管反相器例3.5.1：計(jì)算參數(shù)設(shè)計(jì)是否合理將發(fā)射極外接電路化為等效的vB與RB電路3.5 TTL門電路3.5.1 雙極性三極管的開(kāi)關(guān)特性六、三極管反相器例3.5.1：計(jì)算參數(shù)設(shè)計(jì)是否合理參數(shù)設(shè)計(jì)合理3.5.2 TTL反相器的電路結(jié)構(gòu) 和工作原理3.5 TTL門電路輸入級(jí)倒相級(jí)輸出級(jí)TTL反相器的

33、典型電路如圖，由輸入級(jí)、倒相級(jí)、輸出級(jí)三部分組成。設(shè)電源電壓VCC=5V，輸入信號(hào)的高、低電平分別為VIH =3.4V， VIL =0.2V。PN結(jié)的開(kāi)啟電壓VON為0.7V。一、電路結(jié)構(gòu)因電路的輸入、輸出端均為三極管結(jié)構(gòu)，故稱為三極管 三極管邏輯電路（Transistor Transistor Logic），簡(jiǎn)稱TTL電路。AYR2R1R4R3T1T2T4T5D1D2（vI）（vO）vB1vC2vE2VCC3.5 TTL門電路1、輸入vI為低電平（0.2V）時(shí)不足以讓T2、T5導(dǎo)通“0”三個(gè)PN結(jié)導(dǎo)通需2.1VAYR2R1R4R3T1T2T4T5D1D2（vI）（vO）vB1vC2vE2VC

34、C0.9V（vI）不足以讓T2、T5導(dǎo)通“0”3.5 TTL門電路1、輸入vI為低電平（0.2V）時(shí)輸出高電平VOH! VOH=VCCvR2 vBE4 vD23.4VAYR2R1R4T1T4D1D2（vO）vB1vC2VCC0.9V3.5 TTL門電路2、輸入vI為高電平（3.4V）時(shí)（vI）電位被鉗在2.1V“1”三個(gè)PN結(jié)全導(dǎo)通反偏0.9V截止AYR2R1R4R3T1T2T4T5D1D2（vO）vB1vC2vE2VCC3.5 TTL門電路2、輸入vI為高電平（3.4V）時(shí)電位被鉗在2.1V“1”反偏飽和VOL0.2V輸出低電平VOL! 此電路AYR2R1R4R3T1T2T5D1（vI）（v

35、O）vB1vC2vE2VCC輸出級(jí)T4和T5總是一個(gè)導(dǎo)通而另一個(gè)截止 。這種形式的電路稱為推拉式（push pull）電路或圖騰柱（totem pole）輸出電路。3.5 TTL門電路二、電壓傳輸特性測(cè)試電路AB段輸出高電平VOHDE段輸出低電平VOLvI /V傳輸特性曲線0vO/V0.51.01.51.02.03.0DEABCVTHCD段轉(zhuǎn)折區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電壓VTH稱閾值電壓或門檻電壓，VTH=1.4V。輸出電壓與輸入電壓的關(guān)系曲線OvVCCvI3.5 TTL門電路三、輸入端噪聲容限從電壓傳輸特性曲線上可以看出，在保證輸出高、低電平基本不變的條件下，對(duì)應(yīng)的低、高電平輸入都各有一個(gè)波動(dòng)范

36、圍。把輸入電平的允許波動(dòng)范圍稱為輸入端噪聲容限。在電壓傳輸特性曲線上，規(guī)定輸出高電平下限VOH(min)，則其對(duì)應(yīng)的是輸入低電平上限VIL(max) ；規(guī)定輸出低電平上限VOL(max)，則其對(duì)應(yīng)的是輸入高電平下限VIH(min)。 多級(jí)門電路相連時(shí)，前級(jí)門電路的輸出就是后級(jí)門電路的輸入。因此輸入為高電平時(shí)的噪聲容限為VNH= VOH(min) VIH(min)同理得輸入為低電平的噪聲容限為VNL= VIL(max) VOL(max)74系列門電路的標(biāo)準(zhǔn)參數(shù)為： VOH(min) =2.4V，VOL(max)=0.4V， VIH(min) =2.0V ，VIL(max) =0.8V。3.5 T

37、TL門電路輸入端噪聲容限示意圖三、輸入端噪聲容限3.5 TTL門電路3.5.3 TTL反相器的靜態(tài)輸入特性和輸出特性由門電路與門電路、門電路與其它電路的連接問(wèn)題而引起。一、輸入特性1、輸入vI為低電平（0.2V）時(shí)vI =0的輸入電流稱為輸入短路電流IIS。輸入低電平電流AYR2R1R4T1T4D1D2（vI）（vO）vB1vC2VCC0.9V不足以讓T2、T5導(dǎo)通“0”iI2、輸入vI為高電平（3.4V）時(shí)此時(shí)T1管集電結(jié)正偏、反射結(jié)反偏，相當(dāng)于把集電極當(dāng)發(fā)射極用、而把發(fā)射極當(dāng)集電極用，稱為倒置狀態(tài)。倒置狀態(tài)下三極管的i0.01，故高電平輸入電流IIH 很小。74系列門電路每個(gè)輸入端的IIH

38、40。3.5 TTL門電路 AYR2R1R4R3T1T2T5D1（vI）（vO）vB1vC2vE2VCC電位被鉗在2.1V“1”反偏iI00.51.01.52.0vI /ViI /mA-0.5-1.0-0.5-1.0-2.0-1.5IIL1mA3.5 TTL門電路 3、輸入特性根據(jù)以上分析，畫輸入電流隨輸入電壓變化的曲線輸入特性曲線如右圖示。名稱及符號(hào)含義輸入低電平電流IIL輸入為低電平時(shí)流入輸入端的電流輸入高電平電流IIH輸入為高電平時(shí)流入輸入端的電流輸入信號(hào)在高、低電平之間轉(zhuǎn)換的短暫過(guò)程中，情況較復(fù)雜，這里不再詳細(xì)分析。vI介于高、低電平之間IIH IOH（max）時(shí)，輸出不再是高電平。低

39、電平輸出電流IOL及其最大值IOL（max）當(dāng)IOL IOL（max）時(shí)，輸出不再是低電平。由以上分析可知，門電路無(wú)論在輸出高電平還是輸出低電平時(shí)均有一定的輸出電阻，所以輸出的高低電平都要隨負(fù)載電流的改變而發(fā)生變化。輸出的高、低電平的變化不超過(guò)規(guī)定值時(shí)各自允許的最大負(fù)載電流分別為高電平輸出電流的最大值IOH（max）和低電平輸出電流的最大值IOL（max）；一旦高、低電平輸出電流超過(guò)其最大極限，相應(yīng)的高、低電平的變化將超出規(guī)定值。輸出的高低電平隨負(fù)載電流的改變而發(fā)生的變化越小，說(shuō)明門電路帶負(fù)載的能力越強(qiáng)。有時(shí)也用IOH（max） 和IOL（max）表示門電路帶負(fù)載能力的大小。3.5 TTL門電

40、路 三、扇出系數(shù)（Fan-out）門電路可以驅(qū)動(dòng)同類型門電路的最大數(shù)目，稱為門電路的扇出系數(shù)。以反相器為例來(lái)說(shuō)明。1、前級(jí)輸出為 高電平時(shí)反偏流出前級(jí)的高電平輸出電流的負(fù)值 -IOH （拉電流），是后級(jí)的高電平輸入電流IIH。說(shuō)明：只畫了反相器的局部電路？R2R4T4D2VCCR4T4D2VCC前級(jí)后級(jí)R1T1VCCIOHIIH參考方向3.5 TTL門電路 IOHIIH1IIH2IIH3設(shè)前級(jí)反相器可驅(qū)動(dòng)N2個(gè)同類型反相器輸出高電平時(shí)，流入前級(jí)的電流（拉電流）的負(fù)值(實(shí)際方向是流出)：一般地，按下式確定N2的值R2R4T4D2VCCT4D2VCC前級(jí)R1T1VCCR1T1VCCR1T1VCC3

41、.5 TTL門電路 2、前級(jí)輸出為 低電平時(shí)流入前級(jí)的低電平輸出電流IOL (灌電流)，數(shù)值上等于后級(jí)的低電平輸入電流的負(fù)值即 -IIL。T5R2R1R3T1T2D1VCC前級(jí)R1T1VCC后級(jí)IOLIIL參考方向3.5 TTL門電路 設(shè)前級(jí)反相器可驅(qū)動(dòng)N1個(gè)同類型反相器IOLIIL1IIL3IIL2T5R2R1R3T1T2D1VCC前級(jí)R1T1VCCR1T1VCCR1T1VCC3.5 TTL門電路 輸出低電平時(shí)，流入前級(jí)的電流（灌電流）：一般地，按下式確定N1的值：最后，扇出系數(shù)：74系列門電路的扇出系數(shù)一般是10。四、輸入端負(fù)載特性輸入端與地或輸入端與信號(hào)的低電平之間接入電阻RP，如右圖所

42、示。1？0？R2R1R4R3T1T2T4T5D1D2vIvO4kVCC1.6k1k130RP3.5 TTL門電路 當(dāng)RPR1時(shí)， vI 幾乎與RP成正比。若vIVTH，即是低電平，則 vO輸出高電平。vB1隨著RP上升，當(dāng)vIVTH時(shí)，T2和T5的發(fā)射結(jié)同時(shí)導(dǎo)通、T4和D2截止，則 vO輸出低電平。此時(shí)vB1電位被鉗制在2.1V，所以vI = 2.1 VBE1 =1.4V。這時(shí)vI為1.4V的一條水平線，即使RP再增大， vI也不會(huì)隨之升高。R2R1R4R3T1T2T4T5D1D2vIvO4kVCC1.6k1k130RP3.5 TTL門電路 TTL反相器輸入端負(fù)載特性如下02.03.0vI /

43、VRP / k1.02.01.0輸出vO由高電平轉(zhuǎn)換到低電平的轉(zhuǎn)折點(diǎn)或臨界點(diǎn)是vI = VTH =1.4V。RP臨界=1.931kvB1R2R1R4R3T1T2T4T5D1D2vIvO4kVCC1.6k1k130RP3.5 TTL門電路 3.5.4 TTL反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間tPHLtPLHtOvItOvO1.5V1.5V因?yàn)槎O管和三極管在導(dǎo)通、截止兩種狀態(tài)之間進(jìn)行轉(zhuǎn)換時(shí)，均需要時(shí)間，而且還有寄生電容的存在，所以造成TTL反相器的電壓波形輸出比輸入滯后、且波形的上升沿和下降沿也變壞。輸出電壓波形滯后于輸入電壓波形的時(shí)間叫做傳輸延遲時(shí)間。tPHL：輸出電壓由高電平跳變?yōu)榈碗娖綍r(shí)的傳

44、輸延遲時(shí)間。tPLH：輸出電壓由低電平跳變?yōu)楦唠娖綍r(shí)的傳輸延遲時(shí)間。tpd：平均傳輸延遲時(shí)間。3.5 TTL門電路 二、交流噪聲容限當(dāng)輸入信號(hào)（窄脈沖）的脈沖寬度接近于門電路傳輸延遲時(shí)間時(shí)，要使輸出狀態(tài)改變，需要的脈沖幅度遠(yuǎn)大于直流輸入信號(hào)時(shí)所需要的信號(hào)變化幅度。窄脈沖噪聲容限交流噪聲容限，高于直流噪聲容限。由于TTL電路存在三極管的開(kāi)關(guān)時(shí)間和電容充放電，因此輸入信號(hào)狀態(tài)變化時(shí)必須保證有足夠的幅度和作用時(shí)間才會(huì)使輸出改變。（a）正脈沖噪聲容限（b）負(fù)脈沖噪聲容限TTL反相器輸入脈沖寬度在微秒數(shù)量級(jí)時(shí)，按直流信號(hào)處理。三、電源的動(dòng)態(tài)尖峰電流3.5 TTL門電路 輸出電平不同，電源所供電流也不同。

45、TTL反相器（a）vOVOL （b） vOVOH3.5 TTL門電路 三、電源的動(dòng)態(tài)尖峰電流動(dòng)態(tài)情況：當(dāng)輸出由低電平突變?yōu)楦唠娖綍r(shí)，T4（截止轉(zhuǎn)導(dǎo)通）、T5（導(dǎo)通轉(zhuǎn)截止）短時(shí)間內(nèi)同時(shí)導(dǎo)通，造成電源出現(xiàn)很大的瞬時(shí)電流尖峰電流。TTL反相器的電源動(dòng)態(tài)尖峰電流3.5 TTL門電路 三、電源的動(dòng)態(tài)尖峰電流TTL反相器電源尖峰電流的計(jì)算3.5 TTL門電路 三、電源的動(dòng)態(tài)尖峰電流電源尖峰電流的影響：1、使電源平均電流增加。信號(hào)重復(fù)頻率越高、門電路延遲時(shí)間tPLH越長(zhǎng)，平均電流增加越多。2、多個(gè)門電路同時(shí)轉(zhuǎn)換狀態(tài)時(shí)，電源瞬時(shí)尖峰電流很大，通過(guò)電源線、地線、電源內(nèi)阻形成內(nèi)部噪聲源。電源尖峰電流的近似波形3.

46、5 TTL門電路 3.5.5 其它類型的TTL門電路一、其它邏輯功能的門電路1、與非門與反相器的區(qū)別是：輸入端改成了多發(fā)射極三極管?？闯蓛蓚€(gè)反射極獨(dú)立而基極和集電極分別并聯(lián)在一起的三極管R2R1R4R3T1T2T4T5D2D3Y4kVCC1.6k1k130vB1D1AB3.5 TTL門電路 A、B中有一個(gè)或全部為低電平T1至少有一個(gè)發(fā)射結(jié)導(dǎo)通，導(dǎo)通后將vB1鉗在0.9V；T2和T5均截止、T4和D3導(dǎo)通，輸出高電平VOH。A、B同時(shí)為高電平T2和T5同時(shí)導(dǎo)通，導(dǎo)通后將vB1鉗在2.1V； T1發(fā)射結(jié)反偏、集電結(jié)正偏，工作于倒置狀態(tài)；T4和D3截止，輸出低電平VOL。3.5.5 其它類型的TTL

47、門電路一、其它邏輯功能的門電路1、與非門R2R1R4R3T1T2T4T5D2D3Y4kVCC1.6k1k130vB1D1AB3.5 TTL門電路 而計(jì)算與非門每個(gè)輸入端的輸入電流時(shí)，要根據(jù)輸入端的不同電平狀態(tài)區(qū)別對(duì)待。1、與非門因輸出級(jí)與反相器完全相同，故反相器的輸出特性適用于與非門。當(dāng)把兩個(gè)輸入端A和B并聯(lián)使用時(shí)，若輸入低電平，則其低電平輸入電流仍為：但是若輸入高電平，e1和e2分別為兩個(gè)倒置三極管的等效集電極，所以總的輸入電流為單個(gè)輸入端電流IIH的兩倍。R2R1R4R3T1T2T4T5D2D3Y4kVCC1.6k1k130vB1D1AB3.5 TTL門電路 2、或非門輸入端和輸出端電路結(jié)

48、構(gòu)與反相器相同，故其輸入特性和輸出特性與反相器相同。在將兩個(gè)輸入端并聯(lián)時(shí)，其高電平輸入電流和低電平輸入電流均為單個(gè)輸入端輸入電流的兩倍，即分別為2IIH、2IIL。3.5 TTL門電路 4、異或門3、與或非門3.5 TTL門電路 反相器輸出級(jí)的T4和T5總是一個(gè)導(dǎo)通而另一個(gè)截止，從而有效地降低了輸出級(jí)的靜態(tài)功耗并提高了驅(qū)動(dòng)負(fù)載的能力。這種形式的電路稱為推拉式（push pull）電路或圖騰柱（totem pole）輸出電路。二、集電極開(kāi)路的門電路（OC門）推拉式輸出結(jié)構(gòu)的局限：1、輸出端不能并聯(lián)使用；2、輸出高電平固定不可調(diào)；3、負(fù)載能力不強(qiáng)，尤其是高電平輸出。輸出高電平輸出高電平負(fù)載電流很大

49、克服局限的方法：采用集電極開(kāi)路的門電路（Open Collector Gate），簡(jiǎn)稱OC門。3.5 TTL門電路 集電極懸空集電極開(kāi)路與非門的電路和圖形符號(hào)如下OC門在應(yīng)用時(shí)輸出端需外接一上拉負(fù)載電阻和電源。只要選擇合適的電阻和電源電壓，既可以保證輸出的高、低電平合乎要求，又可使輸出端三極管的負(fù)載電流不會(huì)過(guò)大。上拉負(fù)載電阻和電源R1R2R3T1T2T5YVCC1ABRLVCC23.5 TTL門電路 1、OC門可以實(shí)現(xiàn)“線與”功能所謂“線與”，即Y=Y1Y2“線與”R1R2R3T1T2T5Y1VCC1ABR1R2R3T1T2T5Y2VCCCDRLVCC2YG1G2&BA&DCRLVCC2YY1

50、Y2G1G23.5 TTL門電路 只有Y1、Y2同時(shí)為高電平，即兩個(gè)三極管全部截止時(shí)Y才為高電平Y(jié)1、Y2有一個(gè)是低電平，即兩個(gè)三極管任一個(gè)導(dǎo)通時(shí)Y就為低電平與或非而RLVCC2YT5Y1T5Y2RLVCC2YT5Y1T5Y23.5 TTL門電路 2、負(fù)載電阻RL和電源 VCC2可以根據(jù)情況選擇由于T5和T5同時(shí)截止時(shí)輸出的高電平VOH=VCC2，而外接電源VCC2可以與門電路本身的電源VCC1的數(shù)值不同，所以可根據(jù)需要的VOH值來(lái)選擇VCC2的大小。有些OC門的輸出管尺寸較大，可承受較大電流和較高電壓。如SN7407允許最大電流40mA、耐壓30V，可直接驅(qū)動(dòng)小型繼電器。思考題：一般的TTL

51、與非門能否“線與”？為什么？YKA+30VKA220VVIH&VIL&VILVCC2RL&VOLVIL&VIL&VILVCC2RL&VOH3.5 TTL門電路 3、OC門外接負(fù)載電阻RL的確定VIL&VIL&VILVCC2RL&VOH3.5 TTL門電路 3、OC門外接負(fù)載電阻RL的確定nmn個(gè)OC門的輸出端并聯(lián)，負(fù)載門的數(shù)目是m個(gè)，這些負(fù)載門總共有m個(gè)輸入端。注意：這里m是輸入端的數(shù)目，而不是負(fù)載門的數(shù)目。VIH&VIL&VILVCC2RL&VOL3.5 TTL門電路 3、OC門外接負(fù)載電阻RL的確定n個(gè)OC門的輸出端并聯(lián)，負(fù)載門的數(shù)目是m個(gè)，這些負(fù)載門總共有m個(gè)輸入端。m注意：對(duì)與非門m是

52、負(fù)載門的數(shù)目、而不是輸入端的數(shù)目?；蚍情T？3.5 TTL門電路 三、三態(tài)輸出門電路（TS門）三態(tài)門電路（ThreeState Output Gate，簡(jiǎn)稱TS門），是在普通門電路的基礎(chǔ)上附加控制電路而構(gòu)成的。三態(tài)與非門的電路結(jié)構(gòu)圖如右圖所示?？刂贫私刂?1ENPDR3R2R1R4T1T2T4T5YVCCAB3.5 TTL門電路 三、三態(tài)輸出門電路（TS門）ENPDR3R2R1R4T1T2T4T5YVCCABVB1VC210導(dǎo)通0.7V0.9V截止截止高阻態(tài)3.5 TTL門電路 高阻態(tài)，與A、B無(wú)關(guān)。1Y=(AB)0輸出端Y的狀態(tài)控制端EN 功能表因?yàn)殡娐份敵鲇腥N可能的狀態(tài)：0、1、高阻，故名

53、“三態(tài)門”。有的三態(tài)門將控制端設(shè)計(jì)為高電平有效，其圖形符號(hào)如下。當(dāng)EN=1時(shí)，電路為正常的與非工作狀態(tài)，即Y=(AB)；當(dāng)EN=0時(shí)，輸出端呈高阻狀態(tài)。圖形符號(hào)控制端低電平有效，即該端為0時(shí)電路是正常的與非工作狀態(tài)。3.5 TTL門電路 用途：三態(tài)門主要作為TTL電路與總線間的接口電路工作時(shí)各個(gè)三態(tài)門的控制端輪流送1且任何時(shí)候僅送一個(gè)控制端為1，則各個(gè)門的輸出信號(hào)就輪流送到總線上而互不干擾分時(shí)傳遞。例如除三態(tài)與非門外，還常用三態(tài)反相器、三態(tài)同相器作為總線驅(qū)動(dòng)器。下面是用三態(tài)反相器實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。1/0010總線B1A1EN1G1B2A2EN2G2BnAnENnGn3.5 TTL門電路 3.5.6 TTL數(shù)字集成電路的各種系列TI公司最初生產(chǎn)的是SN54/74基本系列，之后基于提高速度和降低功耗兩方面的考慮，又相繼有74H、74S、74LS等改進(jìn)系列問(wèn)世。一、74H/ 74L系列74H又稱高速系列。減小電阻，平均傳輸延遲時(shí)間比74系列縮短了一半，在10ns以內(nèi)，但電路的功耗增