Verilog常用分頻器的實(shí)現(xiàn)

1、從零到-不停地循環(huán)計(jì)數(shù)（上升沿）Verilog常用分頻器的實(shí)現(xiàn)分頻器是指使輸出信號(hào)頻率為輸入信號(hào)頻率整數(shù)分之一的電子電路。在許多電子設(shè)備中如電子鐘、頻率合成器等，需要各種不同頻率的信號(hào)協(xié)同工作，常用的方法是以穩(wěn)定度高的晶體振蕩器為主振源，通過變換得到所需要的各種頻率成分，分頻器是一種主要變換手段。早期的分頻器多為正弦分頻器，隨著數(shù)字集成電路的發(fā)展，脈沖分頻器（又稱數(shù)字分頻器）逐漸取代了正弦分頻器。下面以語言為基礎(chǔ)介紹占空比為的分頻器。1.偶分頻偶分頻比較簡單，假設(shè)為分頻，只需要計(jì)數(shù)到-，然后時(shí)鐘翻轉(zhuǎn)、計(jì)數(shù)清零，如此循環(huán)就可以得到（偶）分頻。代碼如下。奇分頻實(shí)現(xiàn)奇數(shù)分頻（）分頻，分別用上升沿到（

2、一），再計(jì)數(shù)到一1用下降沿計(jì)數(shù)到（一），再計(jì)數(shù)到一。得到兩個(gè)波形，然后把它們相或即可得到分頻。代碼如下。從零到-不停地循環(huán)計(jì)數(shù)（上升沿）從零到-不停地循環(huán)計(jì)數(shù)（下降沿）任意占空比的任意分頻在程序設(shè)計(jì)中，我們往往要對(duì)一個(gè)頻率進(jìn)行任意分頻，而且占空比也有一定的要求。現(xiàn)在在前面兩個(gè)實(shí)驗(yàn)的基礎(chǔ)上做一個(gè)簡單的總結(jié)，實(shí)現(xiàn)對(duì)一個(gè)頻率的任意占空比的分頻。比如：系統(tǒng)時(shí)鐘是，而我們要產(chǎn)生的頻率是0那么我們而要對(duì)系統(tǒng)時(shí)鐘進(jìn)行分頻。很容易想到用計(jì)數(shù)的方法來分頻：=。顯然這個(gè)數(shù)字不從零到-不停地循環(huán)計(jì)數(shù)（上升沿）是2的整冪次方，那么我們可以設(shè)定一個(gè)參數(shù)，讓它到56818的時(shí)候重新計(jì)數(shù)就可以實(shí)現(xiàn)了。程序如下：module

3、div(clk,clk_div);inputclk;outputclk_div;reg15:0counter;always(posedgeclk)if(counter=56817)assignclk_div=counter15;endmodulecounter=0;elsecounter=counter+1;從零到-不停地循環(huán)計(jì)數(shù)（上升沿）從零到-不停地循環(huán)計(jì)數(shù)（上升沿）下面我們來算一下它的占空比：我們清楚地知道，這個(gè)輸出波形在皿er為0到皿的時(shí)候?yàn)榈?，?2767到56817的時(shí)候?yàn)楦撸伎毡葹?0%多一些，如果我們需要占空比為50%，那么怎么辦呢？不用急，慢慢來。的一半，使達(dá)到它的時(shí)候波形

4、翻轉(zhuǎn)，那不就完了嗎？呵呵，再看看：modulediv(clk,clk_div);inputclk;outputclk_div;reg14:0counter;我們?cè)僭O(shè)定一個(gè)參數(shù)，使它為56817always(posedgeclk)if(counter=28408)regclk_div;always(posedgeclk)if(counter=28408)endmodulecounter=0;elsecounter=counter+1;clk_div=clk_div;從零到-不停地循環(huán)計(jì)數(shù)（上升沿）從零到-不停地循環(huán)計(jì)數(shù)（上升沿）占空比是不是神奇地變成50%了呢？呵呵。繼續(xù)讓我們來看如何實(shí)現(xiàn)任意占空比，比如還是由50M分頻產(chǎn)生880Hz，而分頻得到的信號(hào)的占空比為30%。iiiiiiiiiiiiiiiimodulediv(clk,reset,clk_div,counter);皿crmTen;outputclk_div;output15:0counter;reg15:0counter;regclk_div;從零到-不停地循環(huán)計(jì)數(shù)（上升沿）從零到-不停地循環(huán)計(jì)數(shù)（上升沿）always(posedgeclk)if(!reset)counter=0;elseif(counter=5i817)always(posedgeclk)if(!reset)clk_div=0;elseif(