Altera QuartusⅡ軟件操作基礎(chǔ)

1、Altera Quartus軟件操作基礎(chǔ) 2009年4月Quartus軟件的簡(jiǎn)介和工程的基本設(shè)計(jì)流程；通過簡(jiǎn)單的實(shí)例演示各流程以及常用工具的使用方法，熟悉Quartus軟件的用戶界面、常用工具和設(shè)計(jì)流程；主要內(nèi)容 QUARTUS II是美國(guó)Altera公司提供的可用于可編程片上系統(tǒng)(SOPC)開發(fā)的綜合開發(fā)環(huán)境,是進(jìn)行SOPC設(shè)計(jì)的基礎(chǔ). 集成環(huán)境包括以下內(nèi)容:系統(tǒng)級(jí)設(shè)計(jì),嵌入式軟件開發(fā),可編程邏輯器件(PLD)設(shè)計(jì),綜合,布局和布線,驗(yàn)證和仿真.一、 QUARTUS II概述二、QUARTUSII的基本操作步驟1. 由于Quartus II只對(duì)項(xiàng)目進(jìn)行編譯，模擬，編程而是不對(duì)單獨(dú)的文件進(jìn)行，

2、所以要進(jìn)行設(shè)計(jì)第一步就是建工程。 對(duì)于一個(gè)設(shè)計(jì)，創(chuàng)建一個(gè)單獨(dú)的目錄，該目錄的路徑從根目錄開始都必須是英文名稱，任何一級(jí)目錄都不能出現(xiàn)中文字樣，且不能包含空格，否則在讀文件時(shí)會(huì)發(fā)生錯(cuò)誤； 要注意的地方(1)輸入設(shè)計(jì)文件有以下幾種2.輸入設(shè)計(jì)文件 1）新建工程之后，便可以進(jìn)行電路系統(tǒng)設(shè)計(jì)文件的輸入。選擇file菜單中的New命令，彈出如圖所示的新建設(shè)計(jì)文件類型選擇窗口。產(chǎn)生一個(gè)新的圖表模塊/原理圖文件菜單: File New Block/Schematic document（原理圖輸入法為例子講述）(2)、輸入設(shè)計(jì)文件原理圖輸入法 2）選擇New對(duì)話框中的Device Design files頁下

3、的Block Diagram/Schematic File，點(diǎn)擊OK，打開如圖所示的圖形編輯器對(duì)話框，進(jìn)行設(shè)計(jì)文件輸入。3）在圖形編輯窗口 中的任何一個(gè)位置 雙擊鼠標(biāo)，或點(diǎn)擊 圖中的“符號(hào)工具” 按鈕，或選擇菜單 Edit下的Insert Symbol命令，彈出 如右圖所示的元件 選擇窗口 Symbol 對(duì)話框。 4）用鼠標(biāo)點(diǎn)擊單元庫前面的加號(hào)(+)，庫中的元件符號(hào)以列表的方式顯示出來，選擇所需要的元件符號(hào)，該符號(hào)顯示在Symbol對(duì)話框的右邊，點(diǎn)擊OK按鈕，添加相應(yīng)元件符號(hào)在圖像編輯工作區(qū)中，連接原理圖。 十六進(jìn)制同步計(jì)數(shù)器的原理圖 如下： 3、原理圖輸入法優(yōu)缺點(diǎn)：優(yōu)點(diǎn)： 1）可以與傳統(tǒng)的數(shù)

4、字電路設(shè)計(jì)法接軌，即使用傳統(tǒng)設(shè)計(jì)方法得到電路原理圖，然后在Quartus平臺(tái)完成設(shè)計(jì)電路的輸入、仿真驗(yàn)證和綜合，最后下載到目標(biāo)芯片中。 2） 它將傳統(tǒng)的電路設(shè)計(jì)過程的布局布線、繪制印刷電路板、電路焊接、電路加電測(cè)試等過程取消，提高了設(shè)計(jì)效率，降低了設(shè)計(jì)成本，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。缺點(diǎn)： 1）原理圖設(shè)計(jì)方法沒有實(shí)現(xiàn)標(biāo)準(zhǔn)化，不同的EDA軟件中的圖形處理工具對(duì)圖形的設(shè)計(jì)規(guī)則、存檔格式和圖形編譯方式都不同，因此兼容性差，難以交換和管理。 2）由于兼容性不好，性能優(yōu)秀的電路模塊的移植和再利用非常困難難以實(shí)現(xiàn)用戶所希望的面積、速度以及不同風(fēng)格的綜合優(yōu)化 3）原理圖輸入的設(shè)計(jì)方法不能實(shí)現(xiàn)真實(shí)意義上的自頂向

5、下的設(shè)計(jì)方案，無法建立行為模型，從而偏離了電子設(shè)計(jì)自動(dòng)化最本質(zhì)的涵義。Quartus編譯器的主要任務(wù)是對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行檢查并完成邏輯綜合，同時(shí)將項(xiàng)目最終設(shè)計(jì)結(jié)果生成器件的下載文件。編譯開始前，可以先對(duì)工程的參數(shù)進(jìn)行設(shè)置。Quartus軟件中的編譯類型有全編譯和分步編譯兩種。選擇Quartus主窗口Process菜單下Start Compilation命令，或者在主窗口的工具欄上直接點(diǎn)擊圖標(biāo) 可以進(jìn)行全編譯 全編譯的過程包括分析與綜合（Analysis & Synthesis）、適配（Fitter）、編程（Assembler）、時(shí)序分析(Classical Timing Analysis)這4個(gè)環(huán)

6、節(jié)，而這4個(gè)環(huán)節(jié)各自對(duì)應(yīng)相應(yīng)的菜單命令，可以單獨(dú)分步執(zhí)行，也就是分步編譯。 3.編譯設(shè)計(jì)文件 分步編譯就是使用對(duì)應(yīng)命令分步執(zhí)行對(duì)應(yīng)的編譯環(huán)節(jié)，每完成一個(gè)編譯環(huán)節(jié)，生成一個(gè)對(duì)應(yīng)的編譯報(bào)告。分步編譯跟全編譯一樣分為四步： 1、分析與綜合（Analysis & Synthesis） ：設(shè)計(jì)文件進(jìn)行分析和檢查輸入文件是否有錯(cuò)誤，對(duì)應(yīng)的菜單命令是Quartus主窗口Process菜單下StartStart Analysis & Synthesis，對(duì)應(yīng)的快捷圖標(biāo)是在主窗口的工具欄上的 ； 2、適配（Fitter） ：在適配過程中，完成設(shè)計(jì)邏輯器件中的布局布線、選擇適當(dāng)?shù)膬?nèi)部互連路徑、引腳分配、邏輯元件分

7、配等，對(duì)應(yīng)的菜單命令是Quartus主窗口Process菜單下StartStart Fitter ；（注：兩種編譯方式引腳分配有所區(qū)別 ） 3、編程（Assembler） ：產(chǎn)生多種形式的器件編程映像文件 ，通過軟件下載到目標(biāo)器件當(dāng)中去，應(yīng)的菜單命令是Quartus主窗口Process菜單下StartStart Assembler ； 4、時(shí)序分析(Classical Timing Analyzer) ：計(jì)算給定設(shè)計(jì)與器件上的延時(shí)，完成設(shè)計(jì)分析的時(shí)序分析和所有邏輯的性能分析，菜單命令是Quartus主窗口Process菜單下StartStart Classical Timing Analyze

8、r ，對(duì)應(yīng)的快捷圖標(biāo)是在主窗口的工具欄上的 。 編譯完成以后，編譯報(bào)告窗口Compilation Report會(huì)報(bào)告工程文件編譯的相關(guān)信息，如編譯的頂層文件名、目標(biāo)芯片的信號(hào)、引腳的數(shù)目等等 。 全編譯操作簡(jiǎn)單，適合簡(jiǎn)單的設(shè)計(jì)。對(duì)于復(fù)雜的設(shè)計(jì)，選擇分步編譯可以及時(shí)發(fā)現(xiàn)問題，提高設(shè)計(jì)糾錯(cuò)的效率，從而提高設(shè)計(jì)效率。 仿真的目的就是在軟件環(huán)境下，驗(yàn)證電路的行為和設(shè)想中的是否一致。 FPGA/CPLD中的仿真分為功能仿真和時(shí)序仿真。功能仿真著重考察電路在理想環(huán)境下的行為和設(shè)計(jì)構(gòu)想的一致性，時(shí)序仿真則在電路已經(jīng)映射到特定的工藝環(huán)境后，考察器件在延時(shí)情況下對(duì)布局布線網(wǎng)表文件進(jìn)行的一種仿真。仿真一般需要建立

9、波形文件、輸入信號(hào)節(jié)點(diǎn)、編輯輸入信號(hào)、波形文件的保存和運(yùn)行仿真器等過程。4.仿真設(shè)計(jì)文件1 、建立波形文件 波形文件用來為設(shè)計(jì)產(chǎn)生輸入激勵(lì)信號(hào)。利用 Quartus II 波形編輯器可以創(chuàng)建矢量波形文件(.vwf) 創(chuàng)建一個(gè)新的矢量波形文件步驟如下： （1）選擇Quartus主界面 File 菜單下的New命令，彈出新建對(duì)話框； （2）在新建話框中選擇 Other Files 標(biāo)簽頁，從中選擇 Vector Waveform File，點(diǎn)擊OK按鈕，則打開一個(gè)空的波形編輯器窗口，主要分為信號(hào)欄、工具欄和波形欄 。1 、建立波形文件 波形編輯器窗口2、輸入信號(hào)節(jié)點(diǎn) （1） 在波形編輯方式下， 執(zhí)

10、行Edit菜單中的 Insert Node or Bus命令，或者在波形編輯器左邊Name列的空白處點(diǎn)擊鼠標(biāo)右鍵，彈出的Insert Nodeor Bus對(duì)話框 （2）點(diǎn)擊Insert Nodeor Bus對(duì)話框中的Node Finder按鈕，彈出Node Finder窗口，在此窗口中添加信號(hào)節(jié)點(diǎn)。 3、編輯輸入信號(hào) 編輯輸入信號(hào)是指在波形編輯器中指定輸入節(jié)點(diǎn)的邏輯電平變化，編輯輸入節(jié)點(diǎn)的波形。 在仿真編輯窗口的工具欄中列出了各種功能選擇按鈕，主要用于繪制、編輯波形，給輸入信號(hào)賦值。 具體功能如下： ：在波形文件中添加注釋； ：修改信號(hào)的波形值，把選定區(qū)域的波形更改成原值的相反值； ：全屏顯示

11、波形文件； ：放大、縮小波形； ：在波形文件信號(hào)欄中查找信號(hào)名，可以快捷找到待觀察信號(hào)； ：將某個(gè)波形替換為另一個(gè)波形； ：給選定信號(hào)賦原值的反值； ：輸入任意固定的值； ：輸入隨機(jī)值 ：給選定的信號(hào)賦值，X表示不定態(tài)，0表示賦0，1表示賦1，Z表示高阻態(tài)，W表示弱信號(hào)，L表示低電平，H表示高電平，DC表示不賦值。 ：設(shè)置時(shí)鐘信號(hào)的波形參數(shù)，先選中需要賦值的信號(hào)，然后鼠標(biāo)右鍵點(diǎn)擊此圖標(biāo)彈出Clock對(duì)話框，在此對(duì)話框中可以設(shè)置輸入時(shí)鐘信號(hào)的起始時(shí)間（Start Time）、結(jié)束時(shí)間（End Time）、時(shí)鐘脈沖周期（Period），相位偏置（Offset）以及占空比。 ：給信號(hào)賦計(jì)數(shù)值 ，先選

12、中需要賦值的信號(hào)，然后鼠標(biāo)右鍵點(diǎn)擊此圖標(biāo)彈出如下圖所示的Count Value對(duì)話框，然后賦值。Count Value對(duì)話框的Counting頁Count Value對(duì)話框的Timing頁為了觀察編譯器自動(dòng)指定引腳分配情況：使用命令A(yù)ssignmentsPin Planner 打開引腳規(guī)劃器（Pin Planner）觀察引腳分配結(jié)果的方法：鼠標(biāo)移至已被分配的引腳（涂有深色）將顯示對(duì)應(yīng)端口名稱。對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證后，即可對(duì)目標(biāo)器件進(jìn)行編程和配置，下載設(shè)計(jì)文件到硬件中進(jìn)行硬件驗(yàn)證。 Quartus編程器Programmer最常用的編程模式是JTAG模式。 JTAG模式主要用在調(diào)試階段，主動(dòng)串行編程模式

13、用于板級(jí)調(diào)試無誤后將用戶程序固化在串行配置芯片EPCS中。 5.編程下載設(shè)計(jì)文件1、JTAG編程下載模式 此方式的操作步驟主要分為3步：選擇Quartus主窗口的Tools菜單下的Programmer命令或點(diǎn)擊 圖標(biāo)，進(jìn)入器件編程和配置對(duì)話框。如果此對(duì)話框中的Hardware Setup后為“No Hardware”，則需要選擇編程的硬件。點(diǎn)擊Hardware Setup，進(jìn)入Hardware Setup對(duì)話框，下頁圖所示，在此添加硬件設(shè)備。配置編程硬件后，選擇下載模式，在Mode中指定的編程模式為JTAG模式；確定編程模式后，單擊 添加相應(yīng)的counter.sof編程文件，選中counter.sof文件后的Program/Configure選項(xiàng)，然后點(diǎn)擊 圖標(biāo)下載設(shè)計(jì)文件到器件中，Process進(jìn)度條中顯示編程進(jìn)度，編程下載完成后就可以進(jìn)行目標(biāo)芯片的硬件驗(yàn)證了。編程下載對(duì)話框 1、JTAG編程下載模式按照一般編程邏輯設(shè)計(jì)的步驟，利用