計(jì)算機(jī)組織與體系結(jié)構(gòu)考試復(fù)習(xí)題

1、1、CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為（指令周期），它常用若干個(gè)CPU周期來(lái)表示。2、廣泛使用的SRAM和DRAM都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者），但集成度不如后者（高D。3、操作數(shù)的地址直接在指令中給出，這是（直接）尋址，操作數(shù)直接在指令中給出，這是（立即00004、SCSI是標(biāo)準(zhǔn)并DOI/OOD,IEEE1394是標(biāo)準(zhǔn)串DOI/OODD5、若為信息1100110設(shè)置校驗(yàn)位，則偶校驗(yàn)位為（），奇校驗(yàn)位為（1）。二、單項(xiàng)選擇題每小題2分，共計(jì)40分1、馮諾依曼機(jī)工作的基本方式的特點(diǎn)是（B）。多指令流單數(shù)據(jù)流按地址訪問并順序執(zhí)行指令堆棧操作存貯器按內(nèi)容選擇地址2、在機(jī)器數(shù)

2、（）中，零的表示形式是唯一的。原碼B補(bǔ)碼C移碼D反碼3、運(yùn)算器的核心功能部件是（）。A數(shù)據(jù)總線ALU狀態(tài)條件寄存器通用寄存器4、當(dāng)前的CPU由（B）組成?？刂破鰾控制器、運(yùn)算器、cache運(yùn)算器、主存D控制器、ALU、主存5、定點(diǎn)數(shù)補(bǔ)碼加法運(yùn)算中，）時(shí)表示數(shù)據(jù)發(fā)生了溢出。A雙符號(hào)位相同B雙符號(hào)位不同C正負(fù)相加D兩個(gè)負(fù)數(shù)相加6、在集中式總線仲裁中，）方式對(duì)電路故障最敏感。A菊花鏈獨(dú)立請(qǐng)求計(jì)數(shù)器定時(shí)查詢7、CPU中跟蹤指令后繼地址的寄存器是）。A地址寄存器數(shù)據(jù)寄存器C程序計(jì)數(shù)器指令寄存器8、計(jì)算機(jī)硬件能直接執(zhí)行的只有（）。A符號(hào)語(yǔ)言B機(jī)器語(yǔ)言C匯編語(yǔ)言D機(jī)器語(yǔ)言和匯編語(yǔ)言9、流水線中造成控制相關(guān)的

3、原因是執(zhí)行（）指令而引起。A轉(zhuǎn)移B訪內(nèi)算邏傳送10、以下說(shuō)法正確的是（）。每條指令由一條微指令來(lái)執(zhí)行每條指令由一段微程序來(lái)執(zhí)行每條微指令由一條機(jī)器指令來(lái)執(zhí)行每個(gè)微程序由若干條機(jī)器指令組成11、中斷向量是（B）。子程序入口地址中斷服務(wù)程序入口地址中斷服務(wù)程序入口地址指示器例行程序入口地址12、定點(diǎn)8位二進(jìn)制數(shù)，采用補(bǔ)碼表示時(shí)，數(shù)的表示范圍是（A）。A-1281272B-129128C-127+127D-128+12813、某DRAM芯片，其存儲(chǔ)容量為1024口4位，該芯片的地0線和數(shù)據(jù)線的數(shù)目是（A8，512B512，8C10，8D10，414、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（D0來(lái)實(shí)現(xiàn)

4、0A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器DD。15、主存貯器和CPUODDOcache的目的是（A）。A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量16、雙端口存儲(chǔ)器在（B）情況下會(huì)發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數(shù)據(jù)碼不同D左端口與右端口的數(shù)據(jù)碼相同C）。D.程序控制指令17、以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是（A.RR型指令B.RS型指令C.SS型指令18、發(fā)生中斷請(qǐng)求的條件是（A）。

5、A一條機(jī)器指令執(zhí)行結(jié)束B一次I/O操作結(jié)束C機(jī)器內(nèi)部發(fā)生故障19、周期挪用方式常用于（ADMAB中斷D一次DMA操作結(jié)束A）方式的輸入/輸出中C程序傳送D通道20、當(dāng)采用（A）對(duì)設(shè)備進(jìn)行編址情況下，不需要專門的I/O指令組。B單獨(dú)編址法A統(tǒng)一編址法C兩者都是D兩者都不是1、從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（b）計(jì)算機(jī)。A并行B馮諾依曼C智能D串行2、某機(jī)字長(zhǎng)32位，其中1位表示符號(hào)位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為（A-(231-1)B-(230-1)C-(231+1)D-(230+1)3、以下有關(guān)運(yùn)算器的描述，(c）是正確的。A只做加法運(yùn)算B只做

6、算術(shù)運(yùn)算C算術(shù)運(yùn)算與邏輯運(yùn)算D只做邏輯運(yùn)算4、當(dāng)前的CPU由(b）組成。A控制器B控制器、運(yùn)算器、cacheC運(yùn)算器、主存D控制器、ALU、主存5、流水CPU是由一系列叫做“段”的處理部件組成。和具備d）。m個(gè)并行部件的CPU相比，一個(gè)m段流水CPUB不具備同等水平D大于前者a）方式響應(yīng)時(shí)間最快。B計(jì)數(shù)器定時(shí)查詢c）。的吞吐能力是（a）。A具備同等水平C小于前者6、在集中式總線仲裁中，（A獨(dú)立請(qǐng)求C菊花鏈7、CPU中跟蹤指令后繼地址的寄存器是（A地址寄存器B數(shù)據(jù)寄存器C程序計(jì)數(shù)器D指令寄存器8、寄存器間接尋址方式中，操作數(shù)在（b）。A.補(bǔ)碼B.原碼C.反碼D.移碼A通用寄存器主存單元C程序計(jì)數(shù)

7、器堆棧9、流水線中造成控制相關(guān)的原因是執(zhí)行（a）指令而引起。A條件轉(zhuǎn)移訪內(nèi)C算邏無(wú)條件轉(zhuǎn)移10、同步控制是（c）。只適用于CPU控制的方式只適用于外圍設(shè)備控制的方式由統(tǒng)一時(shí)序信號(hào)控制的方式所有指令執(zhí)行時(shí)間都相同的方式11、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（b）。A通用寄存器堆棧C存儲(chǔ)器外存12、下列數(shù)中最小的數(shù)是（）。13、某（101001）2（101001）BCDDRAM芯片，其存儲(chǔ)容量為512口52）8233）168位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（d）。8，512512，818，819，814、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（d）來(lái)實(shí)現(xiàn)。原碼運(yùn)算的二進(jìn)制減法

8、器補(bǔ)碼運(yùn)算的二進(jìn)制減法器原碼運(yùn)算的十進(jìn)制加法器補(bǔ)碼運(yùn)算的二進(jìn)制加法器15、直接映射cache的主要優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單。這種方式的主要缺點(diǎn)叮）。它比其他cache映射方式價(jià)格更貴如果使用中的2個(gè)或多個(gè)塊映射到cache同一行，命中率則下降它的存取時(shí)間大于其它c(diǎn)ache映射方式cache中的塊數(shù)隨著主存容量增大而線性增加1.從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于計(jì)算機(jī)。ADOOB.馮諾依曼C.智能D.串行2.計(jì)算機(jī)中完成算術(shù)運(yùn)算的部件是ADOOOB叮算器CCPUDDOO3.定點(diǎn)8位定長(zhǎng)的字，采用二進(jìn)制補(bǔ)碼表示時(shí)，一個(gè)字所能表示的范圍是A-128127B-12912

9、8C-127127D-1281284.假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的字符碼是A.01001010B.01010110C.01000001D.010000105.機(jī)器字80H表示的真值為-128，則它是6.算術(shù)/邏輯運(yùn)算單元74181ALU可完成A16種算術(shù)運(yùn)算功能B16種邏輯運(yùn)算功能C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D4位乘法運(yùn)算功能和除法運(yùn)算功能7.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是A1MBB512KBC256KD256KBA原碼B.補(bǔ)碼C.移碼D.反碼5.以下有關(guān)運(yùn)算器的描述，是正確的。8.主存貯器和CPUODDOcache的目的是

10、a_。A.解決CPU和主存之間的速度匹配問題B.擴(kuò)大主存貯器的容量C.擴(kuò)大CPU中通用寄存器的數(shù)量D.擴(kuò)大外存的容量9.變址尋址方式中，操作數(shù)的有效地址等于A叮值寄存器內(nèi)容加上形式地址B叮棧指示器內(nèi)容加上形式地址變址寄存器內(nèi)容加上形式地址D叮序計(jì)數(shù)器內(nèi)容加上形式地址10.主存中的塊可以放入cache中的任何位置，這種cache是AD00DB叮相聯(lián)CDD0DDD000011.由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用規(guī)定。A叮存中讀取一個(gè)指令字的最短時(shí)間B叮存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間D叮存中取一個(gè)數(shù)據(jù)字的平均時(shí)間12.異步

11、控制常用于作為其主要控制方式。A叮單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)B叮型機(jī)的CPU控制中組合邏輯控制的CPU中D叮程序控制器中13.RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在A.棧頂和次棧頂B.兩個(gè)主存單元C.一個(gè)主存單元和一個(gè)通用寄存器D.兩個(gè)通用寄存器14.多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)采用方法，對(duì)提高系統(tǒng)的吞吐率最有效。A叮端口存儲(chǔ)器B叮高主存的速度C叮叉編址多模存儲(chǔ)器D叮速緩沖存儲(chǔ)器15.在集中式總線仲裁中，方式響應(yīng)時(shí)間最快。A.獨(dú)立請(qǐng)求B.計(jì)數(shù)器定時(shí)查詢C.菊花鏈16.當(dāng)采用對(duì)設(shè)備進(jìn)行編址情況下，不需要專門的I/O指令組。A叮一編址法B叮獨(dú)編址法兩者都是D叮者都不是17.下面哪種情

12、況會(huì)產(chǎn)生中斷請(qǐng)求？A.一次I/O操作結(jié)束B.兩數(shù)相加C.產(chǎn)生存儲(chǔ)周期“竊取”D.一條指令執(zhí)行結(jié)束18.以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是A.RR型指令B.RS型指令C.SS型指令D.程序控制指令19.下面敘述的概念中是正確的。A叮線一定要和接口相連B?？谝欢ㄒ涂偩€相連通道可以代替接口D叮線始終由CPU000管理20.DMA訪問內(nèi)存時(shí)讓CPU進(jìn)入等待狀態(tài)，DMA的一批數(shù)據(jù)訪存結(jié)束后再恢復(fù)工作，這種情況稱為A.CPU等待B.周期挪用C.交替訪問D.透明的DMA1.馮諾依曼機(jī)工作的基本方式的特點(diǎn)是A.多指令流單數(shù)據(jù)流B.按地址訪問并順序執(zhí)行指令C.堆棧操作D.存貯器按內(nèi)容選擇地址2.在機(jī)器數(shù)中，

13、零的表示形式是唯一的。3.用8位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是A.0DINID27-1B.0DINID28-1C.0DINID27D.0DINID284.定點(diǎn)補(bǔ)碼加法運(yùn)算中，時(shí)表示數(shù)據(jù)發(fā)生了溢出。A.雙符號(hào)位相同B.雙符號(hào)位不同C.正負(fù)相加D.兩個(gè)負(fù)數(shù)相加A.指令周期B.機(jī)器周期C.存儲(chǔ)周期D.總線周期6.某計(jì)算機(jī)字長(zhǎng)32位，存儲(chǔ)容量是8MB,若按字編址，那么它的尋址范圍是。A.256KB.512KC.1MD.2M7.主存儲(chǔ)器和CPUODDOcache的目的是。A.只做加法運(yùn)算B.只做算術(shù)運(yùn)算C.只做算術(shù)運(yùn)算與邏輯運(yùn)算D.只做邏輯運(yùn)算A.擴(kuò)大主存儲(chǔ)器的容量B.解決C

14、PU和主存之間的速度匹配問題C.擴(kuò)大CPU中通用寄存器的數(shù)量D.既擴(kuò)大主存儲(chǔ)容量又?jǐn)U大CPU通用寄存器數(shù)量8.EEPROM是指A.讀寫存儲(chǔ)器B.只讀存儲(chǔ)器C.閃速存儲(chǔ)器D.電擦除可編程只讀存儲(chǔ)器9.雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎肁.高速芯片B.新型器件C.流水技術(shù)D.兩套相互獨(dú)立的讀寫電路A.指令周期B.機(jī)器周期C.存儲(chǔ)周期D.總線周期操作數(shù)在某個(gè)寄存器中的尋址方式為A.直接B.間接C.寄存器D.寄存器間接A.指令周期B.機(jī)器周期C.存儲(chǔ)周期D.總線周期某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，一個(gè)字節(jié)為操作碼，另一個(gè)字節(jié)為相對(duì)位移量。假如取指令

15、時(shí)，每取一個(gè)字節(jié)PC加1,若某轉(zhuǎn)移指令所在單元地址為2000H，相對(duì)位移量為06H,則該轉(zhuǎn)移指令轉(zhuǎn)移成功后的目標(biāo)地址為A.2006HB.2007HC.2008H12.水平型微指令的特點(diǎn)是。A.一次只能完成一個(gè)操作C.控制字不進(jìn)行編碼13.硬布線控制器是一種_。A.用微程序技術(shù)設(shè)計(jì)的控制器B.C.用存儲(chǔ)邏輯技術(shù)設(shè)計(jì)的控制器D.14.流水線中造成控制相關(guān)的原因是執(zhí)行A.轉(zhuǎn)移指令B.訪內(nèi)C.算術(shù)邏輯15.同步控制是。A.只適用于CPU控制的方式B.C.由統(tǒng)一時(shí)序信號(hào)控制的方式D.。D.2009HB.一次可以完成多個(gè)操作D.微指令格式簡(jiǎn)單短小由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形網(wǎng)絡(luò)所形成的邏輯電路用微程序技

16、術(shù)和存儲(chǔ)邏輯技術(shù)設(shè)計(jì)的控制器指令而引起。D.傳送指令只適用于外圍設(shè)備控制的方式所有指令執(zhí)行時(shí)間都相同的方式16.當(dāng)采用_對(duì)設(shè)備進(jìn)行編址情況下，需要專門的I/O指令組。A叮一編址法B叮獨(dú)編址法兩者都是D叮者都不是17.中斷向量地址是。A.子程序入口地址B.中斷服務(wù)程序入口地址C.中斷服務(wù)程序入口地址指示器D.例行程序入口地址以下四種類型指令中，執(zhí)行時(shí)間最短的是A.RR型指令B.RS型指令在集中式總線仲裁中，。C.SS型指令D.程序控制指令方式對(duì)電路故障最敏感。A.菊花鏈B.獨(dú)立請(qǐng)求C.計(jì)數(shù)器定時(shí)查詢20.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)時(shí)間。1、CPU從內(nèi)存取出一條指令并執(zhí)行該

17、指令的時(shí)間稱叮），它常用若干個(gè)（）來(lái)表示。），但集成度不如后者3、操作數(shù)的地址直接在指令中給出，這是（）尋址，操作數(shù)直接在指令中給出，這是（）尋址。4、SCSI是標(biāo)叮DOI/O接口，IEEE1394是標(biāo)叮DOI/OODD5、若為信息1100110設(shè)置校驗(yàn)位，則偶校驗(yàn)位為（D,奇校驗(yàn)位叮DD1、雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（D并行技術(shù)，后者采用（D并行技術(shù)。2、CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱叮D,它常用若干叮3、廣泛使用的SRAM和DRAM都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者（D來(lái)表示。D,但集成度不如后者（D。4、形成指令地址的方法稱為指令

18、尋址，通常是（D尋址，遇到轉(zhuǎn)移指令叮D尋址。5、RISC指令系統(tǒng)的最大特點(diǎn)是：只有（D指令和（D指令訪問存儲(chǔ)器，其余指令的操作均在寄存器之間進(jìn)行。6、SCSIODDOI/O標(biāo)準(zhǔn)接口，IEEE13940D7、IEEE754標(biāo)準(zhǔn)規(guī)定的32位浮點(diǎn)數(shù)格式中，符號(hào)位為DOI/O標(biāo)準(zhǔn)接口。1位，階碼為8位，尾數(shù)為23位，則它能表示的最大規(guī)格化正數(shù)為DDD8、某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為64MB,若按字編址，它的存儲(chǔ)系統(tǒng)的地址線至少需要DD條。9、十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：D領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。10、在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為D在公共通路上傳送的

19、信息包括DD、DD形式和DD形式。前者主要用在非數(shù)值計(jì)算的應(yīng)用D。就其所傳送信息的性質(zhì)而言，D、DD。2、廣泛使用的SRAM和DRAM都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后叮（）。1、簡(jiǎn)述存儲(chǔ)器的三級(jí)結(jié)構(gòu)和特點(diǎn)？2、什么是操作數(shù)的尋址方式？操作數(shù)通常放在哪兒？3、簡(jiǎn)述RISC機(jī)器眾多特點(diǎn)中的5000?4、簡(jiǎn)述外圍設(shè)備和CPU之間信息交換的四種方式及應(yīng)用場(chǎng)合？1、計(jì)算機(jī)的五級(jí)層次是怎么劃分的？2、簡(jiǎn)述存儲(chǔ)器的分級(jí)結(jié)構(gòu)和特點(diǎn)？3、什么是操作數(shù)的尋址方式？操作數(shù)通常放在哪兒？4、微指令和微命令有什么不同？微命令的編碼方法有哪些？1、設(shè)已知x=0.10111,y=0.11011,計(jì)算x補(bǔ)，y補(bǔ)x+y

20、補(bǔ)和x-y補(bǔ)，并指出結(jié)果是否溢出。x=0.1100*211，3、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)是1800次，主存完成存取的次數(shù)為200次，已知cache的存儲(chǔ)周期為40ns,主存的存儲(chǔ)周期為200ns,求cache00000cache/主存的平均訪問時(shí)間及效率。4、某計(jì)算機(jī)字長(zhǎng)32位，有16個(gè)32位的通用寄存器，主存容量64K字，采用單字長(zhǎng)單地址指令，共用40條指令。試采用直接、立即、寄存器三種尋址方式設(shè)計(jì)指令格式。5、某總線在一個(gè)總線周期中并行傳送時(shí)鐘頻率為33MHz,總線帶寬是多少4個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期,總線如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)

21、,總線頻率為66MHZ,求總2、已知浮點(diǎn)數(shù)的加減運(yùn)算要經(jīng)過(guò)對(duì)階、尾數(shù)求和、規(guī)格化、舍入、判溢出等五個(gè)階段，y=-0.1001*210，求x+y。線帶寬是多少？通道，處理機(jī)。應(yīng)用于大型計(jì)算機(jī)場(chǎng)合（1分）現(xiàn)轉(zhuǎn)移,可控制微程序轉(zhuǎn)移條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式,如圖所6、磁盤組有5片磁盤，每片有兩個(gè)記錄面。存儲(chǔ)區(qū)域內(nèi)徑密度800位/cm,D速7200轉(zhuǎn)/ODD：5cm,外徑13cm,道密度為400道/cm,內(nèi)層位共有多少柱面?(2)盤組總存儲(chǔ)容量是多少?(3)磁盤平均等待時(shí)間是多少1、將數(shù)(124.3125)轉(zhuǎn)換成754標(biāo)準(zhǔn)的32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式。102、設(shè)x=

22、0.101CDy=0.1001D0恢復(fù)余數(shù)法計(jì)算x/yD寫出計(jì)算過(guò)程。3、x=0.1100*21,y=-0.1001*2t0,求x+yD4、某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期,總線時(shí)鐘頻率為66MHz,總線帶寬是多少?5、利用串行方式傳送字符,每秒鐘傳送的比特(符/秒,每一個(gè)字符格式規(guī)定包含11個(gè)比特位(問傳送的波特率是多少?6、磁盤組有3片磁盤，每片有兩個(gè)記錄面。存儲(chǔ)區(qū)域內(nèi)徑bit)位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是2400個(gè)字1個(gè)起始位、1個(gè)停止位、8個(gè)數(shù)據(jù)位,1個(gè)奇偶校驗(yàn)位)5cm,外徑13cm0道密度為400道/cm,內(nèi)層位密度800位

23、/cm,轉(zhuǎn)速7200轉(zhuǎn)/ODD：(1)共有多少柱面?(2)盤組總存儲(chǔ)容量是多少?(3)數(shù)據(jù)傳輸率多少1、浮點(diǎn)數(shù)的加減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判斷溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示,且位數(shù)分別為5位和7位(均含兩位符號(hào)位)若有兩個(gè)數(shù)X=27*29/32,Y=25*5/8,則X+Y的結(jié)果為？(請(qǐng)寫出X和Y的二進(jìn)制變化過(guò)程和五個(gè)運(yùn)算步驟)2、設(shè)x=0.101(By=0.1001,不恢復(fù)余數(shù)法計(jì)算x/yO寫出計(jì)算過(guò)程。3、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)是1800次，主存完成存取的次數(shù)為200次，已知cache的存儲(chǔ)周期為40ns，主存的存儲(chǔ)周期為200

24、ns,求cache的命中率和cache/主存的平均訪問時(shí)間。1、設(shè)有兩個(gè)浮點(diǎn)數(shù)位,數(shù)符1位,階碼3、已知cache/主存系統(tǒng)效率為85%，平均訪問時(shí)間為60ns,cache比主存快4倍,求主存儲(chǔ)器周期是多少？cache命中率是多少？一種二地址RR型,RS型指令結(jié)構(gòu)如下所示：4位1位2位16位OP源寄存器目標(biāo)寄存器Ix偏移量I為間接尋址標(biāo)志位,x為尋址模式字段，其中源寄存器,目標(biāo)寄存器都是通用寄存器,D為偏移量字段,通過(guò)I,x,DODO,ODORS型尋址方式的有效地址EO尋址方式Ix有效地址E算法說(shuō)明直接尋址000相對(duì)尋址001PCDOODOO變址尋址010Rx為變址寄存器寄存器間接尋址111R

25、為通用寄存器間接尋址100基址尋址011Rb為基址寄存器請(qǐng)對(duì)應(yīng)6種尋址方式，表中填出有效地址E的算法表達(dá)式O已知某機(jī)采用微程序控制方式,其控制存儲(chǔ)器容量為512D48(位),微程序可在整個(gè)控制存儲(chǔ)器中實(shí)x=2exDS,y=2EyQS,Ex=(T0),Sx=(+0.1001),Ey=(+10),Sy=(+0.1011)。若尾數(shù)xy22222位，階符1位，求x+y=?并寫出運(yùn)算步驟及結(jié)果。xOyO?2、已知xO0.10011101,yD0.1110,用不恢復(fù)余數(shù)(加減交替)陣列除法器求OOOOO判別測(cè)試字段00000DOOOODD11順序控制D示：（1）微指令中的三個(gè)字段分別應(yīng)多少位？（2）畫出對(duì)

26、應(yīng)這種微指令格式的微程序控制器邏輯框圖。2.CPU的地址總線16根（AA,A是低位），雙向數(shù)據(jù)總線16根（DD）,控制總線中與主存有關(guān)的信號(hào)1500150有MREQ（允許訪存，低電平有效）,R/W（高電平讀命令，低電平寫命令）。主存地址空間分配如下：08191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32K地址空間為用戶程序區(qū)，最后（最大地址）4K地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進(jìn)制，按字編址?，F(xiàn)有如下芯片：EPROM:8KX16位（控制端僅有CS）,16叮8位SRAM:16Kx1位,2Kx8位,4Kx16位，8Kx16位請(qǐng)從上述芯片中選擇芯片設(shè)計(jì)該計(jì)算機(jī)的主存儲(chǔ)器，畫出主存邏

27、輯框圖，注意畫選片邏輯（可選用門電路及譯碼器）。三、簡(jiǎn)答題每題5分，共計(jì)20分1、簡(jiǎn)述存儲(chǔ)器的三級(jí)結(jié)構(gòu)和特點(diǎn)？答：存儲(chǔ)器的分級(jí)結(jié)構(gòu)從上到下依次是：高速緩沖存儲(chǔ)器簡(jiǎn)稱容量半導(dǎo)體存儲(chǔ)器。（1分）主存儲(chǔ)器簡(jiǎn)稱主存，是計(jì)算機(jī)系統(tǒng)的主要存儲(chǔ)器，用來(lái)存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。cache，它是計(jì)算機(jī)系統(tǒng)中的一個(gè)高速?。?分）外存儲(chǔ)器簡(jiǎn)稱外存，它是大容量輔助存儲(chǔ)器。特點(diǎn)：速度快的存儲(chǔ)器價(jià)格貴，容量??；價(jià)格低的存儲(chǔ)器速度慢，容量大。2、什么是操作數(shù)的尋址方式？操作數(shù)通常放在哪兒？答：形成操作數(shù)有效地址的方法，稱為尋址方式。操作數(shù)包含在指令中；操作數(shù)包含在操作數(shù)包含在主存儲(chǔ)器中；操作數(shù)包含在3、簡(jiǎn)述RI

28、SC機(jī)器眾多特點(diǎn)中的答：尋址方式少；（1只有取數(shù)、存數(shù)指令訪問存儲(chǔ)器；控制器多采用硬布線；配備了大量的寄存器；支持流水線并強(qiáng)調(diào)指令流水的優(yōu)化使用。（1分）CPU的某一個(gè)內(nèi)部寄存器中；（1分）（1分）（1分）（1分）（1分）（1分）（1分）1分）（1分）5個(gè)特點(diǎn)？（1分）（1分）4、簡(jiǎn)述外圍設(shè)備和CPU之間信息交換的四種方式及應(yīng)用場(chǎng)合？答：程序控制法，應(yīng)用于單片機(jī)等硬件結(jié)構(gòu)簡(jiǎn)單的場(chǎng)合；中斷控制法，多用于實(shí)時(shí)控制和故障處理；（1分）（1分）DMA，直接存儲(chǔ)器存取，控制內(nèi)存和外設(shè)之間的數(shù)據(jù)傳送，整個(gè)傳送過(guò)程不需要CPU參與；（1分）Dr=D/T=DD(1/TD=DDf=8BD66D106/s=528

29、MB/s(2分)現(xiàn)轉(zhuǎn)移,可控制微程序轉(zhuǎn)移條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式,如圖所四、計(jì)算題每題5分，共計(jì)30分1、設(shè)已知x=0.10111,y=0.11011,計(jì)算解：x補(bǔ)=0.10111(1分)-y補(bǔ)=1.100101(1分)x+y補(bǔ)=0.10111+0.11011=1.10010(x-y補(bǔ)=0.10111+1.00101=1.11100(x+y補(bǔ)溢出，x-y補(bǔ)無(wú)溢出(1分)x補(bǔ)，y補(bǔ)x+y補(bǔ)和x-y補(bǔ)，并指出結(jié)果是否溢出。1分）1分）2、已知浮點(diǎn)數(shù)的加減運(yùn)算要經(jīng)過(guò)對(duì)階、尾數(shù)求和、規(guī)格化、舍入、判溢出等五個(gè)階段， HYPERLINK l bookmark177y=

30、-0.1001*210,求x+y。解：x浮=0011,00.1100D1分）y浮=0010,11.0111D1分）階差=0001（1分）My應(yīng)當(dāng)右移1位,y浮=0011,11.10111D1分）尾數(shù)和為00.01111左規(guī)00.1111,階碼減1為0010 x+y=0.1111*210（1分）x=0.1100*211,3、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)是1800次,主存完成存取的次數(shù)為200次，已知cache的存儲(chǔ)周期為40ns，主存的存儲(chǔ)周期為200ns，求cache的命中率和cache/主存的平均訪問時(shí)間及效率。解：cache的命中率h=1800/（1800+200）=90

31、%（2分）平均訪問時(shí)間ta=90%*40=10%*200=36+20=56ns（2分）e=tc/ta=40/56=71%(1分)4、某計(jì)算機(jī)字長(zhǎng)32位,有16個(gè)32位的通用寄存器,主存容量64K字，采用單字長(zhǎng)單地址指令，共用40Dr=D/T=DD(1/TD=DDf=8BD66D106/s=528MB/s(2分)現(xiàn)轉(zhuǎn)移,可控制微程序轉(zhuǎn)移條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式,如圖所Dr=D/T=DD(1/TD=DDf=8BD66D106/s=528MB/s(2分)現(xiàn)轉(zhuǎn)移,可控制微程序轉(zhuǎn)移條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式,如圖所條指令。試采用直接、

32、立即、寄存器三種尋址方式設(shè)計(jì)指令格式。解：計(jì)算機(jī)字長(zhǎng)32位,故指令長(zhǎng)32位；共40條指令，故0P需要6位；時(shí)鐘頻率為33MHz，總線帶寬是多少如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線頻率為66MHZ，求總直接尋址op(31-26)M(25-24DA(15-0)立即選址op(31-26)M(25-24DA(23-0)寄存器尋址op(31-26)M(25-24D(23-4)R(3-0)共有4種尋址方式,故尋址特征位為2位；16個(gè)32位通用寄存器,故寄存器編碼4位（2分）5、某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期,總線Dr=D/T=DD(1/TD=DDf=8BD66D106/s=528MB/s(2分)現(xiàn)轉(zhuǎn)移,可控制微程序轉(zhuǎn)移條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式,如圖所Dr=D/T=DD(1/TD=DDf=8BD66D106/s=528MB/s(2分)現(xiàn)轉(zhuǎn)移,可控制微程序轉(zhuǎn)移條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式,如圖所線帶寬是多少？Dr=D/T=DD(1/TD=DDf=8BD66D106/s=528MB