微機(jī)原理及應(yīng)用第3章課件

1、第3章 存儲(chǔ)器 3.1 存儲(chǔ)器基本知識(shí) 3.2 隨機(jī)存取存儲(chǔ)器RAM 3.3 只讀存儲(chǔ)器ROM 3.4 存儲(chǔ)器與CPU的連接3.1 存儲(chǔ)器的基本知識(shí) 3.1.1 存儲(chǔ)器的概述 存儲(chǔ)體（或稱存儲(chǔ)矩陣）是由許多存儲(chǔ)單元組成，而存儲(chǔ)單元（Location）是由8個(gè)存儲(chǔ)基元組成，存儲(chǔ)基元（Cell）是能夠存儲(chǔ)一位二進(jìn)制信息的最小物理基體。存儲(chǔ)基元是指可存儲(chǔ)二進(jìn)制信息的物理載體。 通過(guò)前面章節(jié)的討論，我們對(duì)存儲(chǔ)器的功能已經(jīng)有了初步的了解。有了存儲(chǔ)器，計(jì)算機(jī)才具有記憶功能，從而實(shí)現(xiàn)程序存儲(chǔ)，使計(jì)算機(jī)能夠自動(dòng)高速地進(jìn)行各種復(fù)雜的運(yùn)算。存儲(chǔ)器系統(tǒng)是微機(jī)系統(tǒng)中重要的分系統(tǒng)。 內(nèi)存儲(chǔ)器用來(lái)存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)

2、，一般由一定容量的速度較高的存儲(chǔ)器組成，CPU可直接用指令對(duì)內(nèi)存儲(chǔ)器進(jìn)行讀/寫操作。在微機(jī)中，內(nèi)存儲(chǔ)器是由半導(dǎo)體存儲(chǔ)器芯片組成。內(nèi)存儲(chǔ)器也稱為主存儲(chǔ)器， 或簡(jiǎn)稱為存儲(chǔ)器。 存儲(chǔ)器系統(tǒng)由內(nèi)存儲(chǔ)器和外存儲(chǔ)器兩部分組成。 外存儲(chǔ)器是CPU通過(guò)I/O接口電路才能訪問(wèn)的存儲(chǔ)器，其特點(diǎn)是存儲(chǔ)容量大、速度較低，又稱海量存儲(chǔ)器或二級(jí)存儲(chǔ)器。外存儲(chǔ)器用來(lái)存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)。CPU不能直接用指令對(duì)外存儲(chǔ)器進(jìn)行讀/寫操作，如要執(zhí)行外存儲(chǔ)器存放的程序，必須先將該程序由外存儲(chǔ)器調(diào)入內(nèi)存儲(chǔ)器。在微機(jī)中常用硬磁盤、軟磁盤和磁帶作為外存儲(chǔ)器。 半導(dǎo)體存儲(chǔ)器按存取方式不同，分為讀寫存儲(chǔ)器RAM（Random Acce

3、ss Memory）和只讀存儲(chǔ)器ROM（Read Only Memory）。讀寫存儲(chǔ)器指機(jī)器運(yùn)行期間可讀、可寫的存儲(chǔ)器。 目前微機(jī)中作為內(nèi)存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器，其主要特點(diǎn)是采用大規(guī)模集成電路技術(shù)構(gòu)成單個(gè)芯片形式或者大容量的條形動(dòng)態(tài)存儲(chǔ)器（SIMM DRAM）形式，因而使用方便，價(jià)格較低。存儲(chǔ)器分類按存儲(chǔ)介質(zhì)，可分為半導(dǎo)體存儲(chǔ)器、磁介質(zhì)存儲(chǔ)器和光存儲(chǔ)器按照存儲(chǔ)器與CPU的耦合程度，可分為內(nèi)存和外存按存儲(chǔ)器的讀寫功能，分為讀寫存儲(chǔ)器（RAM：）和只讀存儲(chǔ)器（ROM) 按掉電后存儲(chǔ)的信息可否永久保持，分為易失性（揮發(fā)性）存儲(chǔ)器和非易失性（不揮發(fā)）存儲(chǔ)器一般把易失性半導(dǎo)體存儲(chǔ)器統(tǒng)稱為RAM，把非易失性

4、半導(dǎo)體存儲(chǔ)器都稱為ROM存儲(chǔ)器分類按照數(shù)據(jù)存取的隨機(jī)性，分為隨機(jī)存取存儲(chǔ)器、順序存取存儲(chǔ)器（如磁帶存儲(chǔ)器）和直接存取存儲(chǔ)器（如磁盤 ） 按照訪問(wèn)的串行/并行存取特性，分為并行存取存儲(chǔ)器和串行存取存儲(chǔ)器按照半導(dǎo)體存儲(chǔ)器的信息存儲(chǔ)方法，分為靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器按存儲(chǔ)器的功能，分為系統(tǒng)存儲(chǔ)器、顯示存儲(chǔ)器、控制存儲(chǔ)器半導(dǎo)體存儲(chǔ)器磁介質(zhì)存儲(chǔ)器（外存）光存儲(chǔ)器雙極型：存取速度快，但集成度低，功耗大、成本 高，一般用于大型計(jì)算機(jī)或高速微機(jī)中；MOS型掩膜ROM 一次性可編程PROM紫外線可擦除EPROM 電可擦除E2PROM 可編程只讀存儲(chǔ)器FLASH讀寫存儲(chǔ)器RAM只讀存儲(chǔ)器ROM（按讀寫功能分類)（內(nèi)

5、存）（按器件原理分類）靜態(tài)SRAM動(dòng)態(tài)DRAM： 集成度高但存取速度較低， 一般用于需要較大容量的場(chǎng)合。集成IRAM：將刷新電路集成在DRAM內(nèi)速度較快，集成度較低，功耗較高，一般用于對(duì)速度要求高、而容量不大的場(chǎng)合。(按存儲(chǔ)原理分類)按存儲(chǔ)介質(zhì)分類3.1.2 半導(dǎo)體存儲(chǔ)器的分類 3.1.3 半導(dǎo)體存儲(chǔ)器主要技術(shù)指標(biāo)存儲(chǔ)器的職能就相當(dāng)于計(jì)算機(jī)中各部分的“信息交換中心”和“數(shù)據(jù)倉(cāng)庫(kù)”。因此存儲(chǔ)器的“速度”和“容量”便成為計(jì)算機(jī)系統(tǒng)性能的兩項(xiàng)重要指標(biāo)，也是推動(dòng)存儲(chǔ)器不斷發(fā)展的兩個(gè)主要因素。 1、存儲(chǔ)容量 存儲(chǔ)容量=單元數(shù)數(shù)據(jù)位數(shù) 即字?jǐn)?shù)字長(zhǎng) 通常以KB（210B）、MB （220B） 、GB （23

6、0B ）、TB （240B）為單位。 2、存取時(shí)間、存取周期 存取時(shí)間：CPU訪問(wèn)一次存儲(chǔ)器所需的時(shí)間 存取周期：連續(xù)兩次訪問(wèn)存儲(chǔ)器所需最小間隔時(shí)間 3、可靠性 4、功耗 5、價(jià)格存儲(chǔ)器的存儲(chǔ)容量表示與計(jì)算方法存儲(chǔ)器的存儲(chǔ)容量等于： 單元數(shù)每單元的位數(shù) = 字?jǐn)?shù)字長(zhǎng)例如 6264 : 8K 8 6116: 2K 8 2164 : 64K 1 例3-1 某微型計(jì)算機(jī)系統(tǒng)的存儲(chǔ)容量是64K 8bit，構(gòu)成這樣一個(gè)存儲(chǔ)器系統(tǒng)，需要幾片8K 8 bit的芯片。解：由公式 3.1.4 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)3.2 隨機(jī)讀寫存儲(chǔ)器（RAM）3.2.1 靜態(tài)RAM3.2.2 動(dòng)態(tài)RAM3.2.3 存儲(chǔ)器時(shí)序3.

7、2.1 靜態(tài)RAM1基本存儲(chǔ)電路單元（六管靜態(tài)存儲(chǔ)電路）圖3-4 六管基本存儲(chǔ)電路單元基本存儲(chǔ)電路簡(jiǎn)化圖SEDoDi它可存儲(chǔ)一位信息由若干個(gè)基本電路采用同一根選擇線，可以組成一個(gè)基本存儲(chǔ)單元Do2Di2Do1Di1SEDo0Di0Do7Di7每次可以存儲(chǔ)或讀出8位信息由若干個(gè)存儲(chǔ)單元可以組成一個(gè)芯片A0Ak片內(nèi)譯碼電路存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)單元SE0SE1 SEiD0D7R/W由若干個(gè)芯片可擴(kuò)展內(nèi)存（存儲(chǔ)體）N所需芯片個(gè)數(shù)為了減小體積，芯片內(nèi)部通常采用矩陣式結(jié)構(gòu)2SRAM芯片實(shí)例典型的SRAM芯片有6116、6264、62256等。圖3-6 6116引腳二、SRAM的典型芯片存儲(chǔ)容量為8K828

8、個(gè)引腳：13根地址線A12A08根數(shù)據(jù)線D7D0片選CS1、CS2讀寫WE、OE+5VWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567891011121314282726252423222120191817161562643.2.2 動(dòng)態(tài)RAM 1動(dòng)態(tài)RAM的存儲(chǔ)單元（單管動(dòng)態(tài)存儲(chǔ)電路）圖3-8 單管動(dòng)態(tài)存儲(chǔ)電路 NCDINWERASA0A2A1VDDNCCASDOUTA6A3A4A5VCC12345678161514131211109存儲(chǔ)容量為16K116個(gè)引腳：7根地址線A6A01根數(shù)據(jù)輸入線DIN1根數(shù)

9、據(jù)輸出線DOUT行地址選通RAS列地址選通CAS讀寫控制WEDRAM芯片21162、DRAM的典型芯片典型DRAM芯片21162116A：16K1采用行地址和列地址來(lái)確定一個(gè)單元；行列地址分時(shí)傳送， 共用一組地址線；地址線的數(shù)量?jī)H 為同等容量SRAM 芯片的一半。行地址10001 0 0 0列地址主要引線RAS：行地址選通信號(hào)，用于鎖存行地址；CAS：列地址選通信號(hào)。 地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在地址鎖存器中。 DIN： 數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=0 數(shù)據(jù)寫入WE=1 數(shù)據(jù)讀出WE：寫允許信號(hào)三種操作：數(shù)據(jù)讀出、數(shù)據(jù)寫入、刷新。 3.2.

10、3 存儲(chǔ)器訪問(wèn)周期的時(shí)序 在選擇存儲(chǔ)器器件時(shí)，須考慮的最重要的參數(shù)是存取時(shí)間。從地址輸入穩(wěn)定到數(shù)據(jù)輸出的最大時(shí)延大于從芯片片選有效到數(shù)據(jù)輸出的時(shí)延。所以前一個(gè)時(shí)延參數(shù)稱為存取時(shí)間。 常用的MOS RAM的存取時(shí)間一般在 15500 ns之間。 由于存儲(chǔ)器芯片內(nèi)部有支持電路，所以它們之間的連接是很方便的。但是存儲(chǔ)器芯片對(duì)輸入信號(hào)的時(shí)序要求卻是很嚴(yán)格的，而且各種存儲(chǔ)器芯片的時(shí)序要求也不相同。為確保正常工作，存儲(chǔ)器板上的控制邏輯提供的地址輸入和控制信號(hào)必須滿足該器件制造廠家所規(guī)定的時(shí)序參數(shù)。存儲(chǔ)器的讀操作與寫操作時(shí)序是不同的。DRAM 2164的數(shù)據(jù)讀出時(shí)序圖 RAS：行地址選通信號(hào)，用于鎖存行地址

11、；CAS：列地址選通信號(hào)。3.3 只讀存儲(chǔ)器（ROM）3.3.1 掩膜ROM3.3.2 可編程只讀ROM3.3.3 可擦除可編程的ROM（EPROM）3.3.4 電可擦可編程ROM(EEROM)返回本章首頁(yè)3.3.1 掩膜ROM1MOS ROM電路圖3-11 單譯碼結(jié)構(gòu)電路 VDD 字線0 字線1 字線2 字線3 位線3 位線2 位線1 位線0 D3 D2 D1 D0A0 A1 字 線 地 址 譯 碼 器 掩膜ROM是靠MOS管是否跨接來(lái)決定0、1的，當(dāng)跨接時(shí)對(duì)應(yīng)位信息就是0，當(dāng)沒有跨接時(shí)對(duì)應(yīng)信息就是1。 3.3.2可編程只讀ROM 允許一次編程，此后不可更改D7 D6 D5 D4 D3 D2

12、 D1 D0Vcc地址選通1 PROM是靠存儲(chǔ)單元中的熔絲是否熔斷決定信息0、1的，當(dāng)熔絲燒斷時(shí)對(duì)應(yīng)位信息就是0，當(dāng)沒有燒斷時(shí)對(duì)應(yīng)信息就1。 3.3.3 可擦除可編程的ROM（EPROM）1基本存儲(chǔ)電路圖3-13 EPROM的結(jié)構(gòu)示意圖2EPROM實(shí)例圖3-14 2716引腳 返回本節(jié)3.3.4 電可擦可編程ROM(EEROM)1Intel 2817的引腳3.3.5 FLASH存儲(chǔ)器（Flash Memory）原理上，F(xiàn)LASH屬于ROM型，但可隨時(shí)改寫信息功能上，F(xiàn)LASH相當(dāng)于RAM特點(diǎn)：可按字節(jié)、區(qū)塊（Sector）或頁(yè)面（Page）進(jìn)行擦除和編程操作快速頁(yè)面寫入：先將頁(yè)數(shù)據(jù)寫入頁(yè)緩存，

13、再在內(nèi)部邏輯的控制下，將整頁(yè)數(shù)據(jù)寫入相應(yīng)頁(yè)面由內(nèi)部邏輯控制寫入操作，提供編程結(jié)束狀態(tài)具有在線系統(tǒng)編程能力具有軟件和硬件保護(hù)能力內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器內(nèi)部可以自行產(chǎn)生編程電壓（VPP），所以只用VCC供電特點(diǎn)1、使內(nèi)部存儲(chǔ)信息在不加電的情況下保持10年左右2、可以用比較快的速度將信息擦除以后重寫，反復(fù)擦寫達(dá)幾十萬(wàn)次，可以實(shí)現(xiàn)分塊擦除和重寫，也可以按字節(jié)擦除與重寫。還具有非易失性，可靠性能好，速度快以及容量大等許多優(yōu)點(diǎn)這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口3.4 存儲(chǔ)器芯片與CPU連接存儲(chǔ)芯片的數(shù)據(jù)線 存儲(chǔ)芯片的地址線 存儲(chǔ)芯片的片選端 存儲(chǔ)芯片的讀

14、寫控制線存儲(chǔ)器系統(tǒng)的擴(kuò)展存儲(chǔ)芯片存儲(chǔ)模塊存儲(chǔ)體 進(jìn)行位擴(kuò)展 以實(shí)現(xiàn)按字節(jié)編址的結(jié)構(gòu) 進(jìn)行字?jǐn)U展 以滿足總?cè)萘康囊笪粩U(kuò)展：因每個(gè)字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；字?jǐn)U展：因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目，所以也稱為地址擴(kuò)展；3.4.1 CPU與存儲(chǔ)器的連接時(shí)應(yīng)注意的問(wèn)題1CPU總線的帶負(fù)載能力2存儲(chǔ)器的組織、地址分配與片選問(wèn)題3CPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合返回本節(jié)3.4.2 存儲(chǔ)器片選信號(hào)的產(chǎn)生方式和譯碼電路 1片選信號(hào)的產(chǎn)生方式（1）線選方式（線選法）（2）局部譯碼選擇方式（部分譯碼法）（3）全局譯碼選擇方式（全譯碼法）2存儲(chǔ)地址譯碼電路74LS138經(jīng)常用來(lái)作為存儲(chǔ)器的譯

15、碼電路。 Y0 G1 Y1G2A Y2G2B Y3Y4C Y5B Y6A Y7片選信號(hào)輸出譯碼允許信號(hào)地址信號(hào)（接到不同的存儲(chǔ)體上）74LS138邏輯圖：74LS138的真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號(hào)有效時(shí)，Yi是輸入C、B、A的函數(shù)，即 Y=f(C,B,A)11111111X X X 其 他 值011111111 1 1 1 0 0101111111 1 0 1 0 0110111111 0 1 1 0 0111011111 0 0 1 0 0111101110 1 1 1 0 0111110110 1 0 1 0 0111111010 0 1 1 0 011111

16、1100 0 0 1 0 0Y7Y6Y5Y4Y3Y2Y1Y0C B AG1 G2A G2B位擴(kuò)展擴(kuò)展每個(gè)存儲(chǔ)單元的位數(shù)字?jǐn)U展擴(kuò)展存儲(chǔ)單元的個(gè)數(shù)字位擴(kuò)展二者的綜合 用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中。位擴(kuò)展存儲(chǔ)器的存儲(chǔ)容量等于： 單元數(shù)每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足要求。字節(jié)數(shù)字長(zhǎng)位擴(kuò)展例用8片2164A芯片構(gòu)成64KB存儲(chǔ)器。2164A: 64K 1，需8片構(gòu)成64K 8（64KB）LS138A8A192164A2164A2164ADBABD0D1D7A0

17、A7譯碼輸出讀寫信號(hào)A0A19D0D7A0A7A0A7圖4-17 用10241位的芯片組成1KB RAM的方框圖位擴(kuò)展方法（總結(jié)）： 將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)： 存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。字?jǐn)U展地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足。擴(kuò)展原則： 每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。二、片選信號(hào)可以采用線譯碼、部分譯碼和全譯碼等三種方式（或三種方式的組合）來(lái)實(shí)現(xiàn)。 線譯碼 部分譯碼 全譯碼每組芯片使用一根地址線作片選；只有部分高位地址線參與譯碼形成片選信號(hào)；全部高位地址線都參與譯碼形成片選信

18、號(hào)；地址信號(hào)不完全確定，所以存在地址重疊問(wèn)題，浪費(fèi)尋址空間，并可能導(dǎo)致誤操作；字?jǐn)U展例用兩片8K8位的SRAM芯片6264構(gòu)成容量為16KB的存儲(chǔ)器,要求地址從80000H開始。計(jì)算需要幾片芯片，每片的地址范圍，做出連接圖。D8D15A13A1RDWR “1”D0D7WEOEA12A0CS26264CS11D0D7A13A1RDWR “1”D0D7WEOEA12A0CS26264CS11A18A17A15A16IO/MA19GG2AG2BCABA14Y0Y1174LS138AoBHE3.4.3 CPU（8086系列）與存儲(chǔ)器的連接 RAM與CPU的連接方法：（1）計(jì)算出所需的芯片數(shù)。（2）構(gòu)成

19、數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量。（3）計(jì)算每片芯片的地址范圍。（4）控制線，數(shù)據(jù)線，地址線對(duì)應(yīng)相連。第一片 A19A13=1000 000，地址范圍是 80000H81FFFH第二片 A19A13=1000 001，地址范圍是 82000H83FFFH第三片 A19A13=1000 010，地址范圍是 84000H85FFFH第四片 A19A13=1000 011，地址范圍是 86000H87FFFH第一片 A19A14=1000 00，地址范圍是 80000H83FFEH，A0=0第二片 A19A14=1000 00，地址范圍是 80001H83FFFH ，A0=1第三片 A19A14=

20、1000 01，地址范圍是 84000H87FFEH ，A0=0第四片 A19A14=1000 01，地址范圍是 84001H87FFFH ，A0=1第一片A18=0，A19A13=1000 000，地址范圍是 80000H81FFFH第一片A18=1，A19A13=1100 000，地址范圍是 C0000HC1FFFH第二片A18=0，A19A13=1000 001，地址范圍是 82000H83FFFH第二片A18=1，A19A13=1100 001，地址范圍是 C2000HC3FFFH第三片A18=0，A19A13=1000 010，地址范圍是 84000H85FFFH第三片A18=1，A

21、19A13=1100 010，地址范圍是 C4000HC5FFFH第四片A18=0，A19A13=1000 011，地址范圍是 86000H87FFFH第四片A18=1，A19A13=1100 011，地址范圍是 C6000HC7FFFH 線選法地址線可以不用完，也無(wú)需專門的譯碼電路。但由于高位地址線可隨意取值0或1。所以，存在地址重疊，并且造成存儲(chǔ)器地址不能連續(xù)分布。字位擴(kuò)展根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求；進(jìn)行字?jǐn)U展以滿足容量要求。若已有存儲(chǔ)芯片的容量為L(zhǎng)K，要構(gòu)成容量為M N的存儲(chǔ)器，需要的芯片數(shù)為： （M / L） （N / K）字位擴(kuò)展例用16K1位的芯片組成64KB的存儲(chǔ)器。擴(kuò)成16KB 8片再擴(kuò)成64KB 4*8=32片地址線需16根（A0-A15），其中14根（A0-A13）用于片內(nèi)尋址，2根（A14，A15）用于片選譯碼。連接圖。 注意：以上的例子中所需的地址線數(shù)并未從系統(tǒng)整體上考慮。在實(shí)際系統(tǒng)中，總線中的地址線數(shù)往往要多于所需的地址線數(shù)，這時(shí)除片內(nèi)尋址的低位地址線(即片內(nèi)地址線)外，剩余的高位