時序邏輯電路的狀態(tài)表課件

1、41 概 述數(shù)字邏輯電路一般分為組合邏輯電路和時序邏輯電路，通過第二章的學習，我們知道組合邏輯電路的特點是其穩(wěn)定輸出僅與該時刻電路的輸入狀態(tài)有關(guān)；而時序邏輯電路(簡稱時序電路)是其穩(wěn)定輸出不僅與該時刻的輸入狀態(tài)有關(guān)，而且還與過去的輸入狀態(tài)有關(guān)的邏輯電路。所以在時序電路中，除了有反映現(xiàn)在輸入狀態(tài)的組合電路之外，還應包含能記憶過去狀態(tài)的存貯電路。 返回主菜單時序電路分為同步時序電路和異步時序電路兩大類。本章重點是系統(tǒng)討論同步時序電路的分析和設(shè)計方法。對于異步時序電路，主要討論脈沖異步時序電路的分析。4.2 時序邏輯電路的結(jié)構(gòu)及類型4.2.1 時序邏輯電路的結(jié)構(gòu)4.2.2 時序邏輯電路的類型返回主菜

2、單4.2.1 時序邏輯電路的結(jié)構(gòu)時序電路一般由組合邏輯、存儲器件和反饋回路三部分構(gòu)成，如圖4.1所示。 圖 4.1 時序邏輯電路的結(jié)構(gòu)框圖返回其中 X1，Xn為外部輸入，Y1，Ym為外部輸出；P1，Pr為內(nèi)部輸入，W1，Wr為內(nèi)部輸出。它們之間的邏輯關(guān)系一般表示為： Yi=fi（X1，Xn，P1，Pr） i=1，m (4-2-1) Wj=gj（X1，Xn，P1，Pr） j=1，r (4-2-2)4-2-1式稱為輸出函數(shù)，4-2-2式稱為控制函數(shù)或激勵函數(shù)。時序電路的組合邏輯部分用來產(chǎn)生電路的輸出和激勵，存儲器件部分用來記憶電路過去的輸入情況。 返回4.2.2 時序邏輯電路的類型時序電路按其工作

3、方式又可分為同步時序電路和異步時序電路兩大類，其結(jié)構(gòu)分別如圖4.2(a)和(b)所示。 (a) 同步時序電路的結(jié)構(gòu)框圖 (b) 異步時序電路的結(jié)構(gòu)框圖圖 4.2 時序邏輯電路返回由于時序電路與組合邏輯電路在結(jié)構(gòu)和性能上不同，因此在研究方法上兩者也有所區(qū)別，組合邏輯電路的分析和設(shè)計所用到的工具主要是真值表，而時序電路的分析和設(shè)計所用到的工具主要是狀態(tài)表和狀態(tài)圖。 返回43 狀態(tài)表和狀態(tài)圖概述4.3.1 米里（Mealy）型狀態(tài)表和狀態(tài)圖4.3.2 摩爾（Moore）型狀態(tài)表和狀態(tài)圖返回主菜單43 狀態(tài)表和狀態(tài)圖同步時序電路又可分為米里（Mealy）型和摩爾（Moore）型兩大類。米里型電路的輸出

4、狀態(tài)不僅與電路的狀態(tài)有關(guān)，同時還與外輸入有關(guān)，其輸出函數(shù)Y可表示為： Yi=fi（X1，Xn，P1，Pr） i=1，m (4-3-1)摩爾型電路的輸出狀態(tài)僅與電路的狀態(tài)有關(guān)而與外輸入（或沒有外輸入）無關(guān)，其輸出函數(shù)Y可表示為： Yi=fi（P1，Pr） i=1，m (4-3-2)返回上面的表達式雖然能夠描述同步時序電路的邏輯功能，但不能清楚地表達其輸入、輸出、原態(tài)及次態(tài)之間的轉(zhuǎn)移關(guān)系，為次我們引入狀態(tài)表和狀態(tài)圖，狀態(tài)表和狀態(tài)圖也是我們分析和設(shè)計時序電路的重要工具。返回4.3.1 米里（Mealy）型狀態(tài)表和狀態(tài)圖 一、米里型同步時序電路的狀態(tài)表表4.1所示為米里型同步時序電路的狀態(tài)表。表 4.

5、1 米里型同步時序電路的狀態(tài)表 原態(tài)（P）次態(tài)/輸出（P(n+1)/Y）輸入(X)PP(n+1)/Y返回表格的上方從左到右列出輸入X1，Xn的全部組合，表格左邊從上到下列出電路的全部狀態(tài)P，表格的中間列出對應不同輸入組合和原態(tài)下的次態(tài)P(n+1)和輸出Y；表格的讀法是：處于狀態(tài)P的時序電路，當輸入為X時，其輸出為Y，在時鐘脈沖CP的作用下，電路進入次態(tài)P(n+1)。下面我們通過一個例題來詳細說明米里型同步時序電路的狀態(tài)表。例4.1 某同步時序電路，有一個輸入X，一個輸出Y，四個狀態(tài)，即P2P1為00、01、10、11，分別記為A、B、C、D，其狀態(tài)表如表4.2所示。 表 4.2 某米里（Mea

6、ly）型同步時序電路的狀態(tài)表 原態(tài)（P）次態(tài)/輸出（P(n+1)/Y）X=0X=1AC/0D/1BB/1A/1CA/0D/1DB/1C/1返回1返回2由表4.2可知，若電路的初始狀態(tài)為A，當輸入X=1時，其輸出Y=1，在時鐘脈沖CP的作用下，電路進入次態(tài)D；如接著X由1變?yōu)?，則輸出為1，在下一個時鐘脈沖CP的作用下，電路進入次態(tài)B，若再輸入X=0，則輸出仍為1，在再下一個時鐘脈沖CP的作用下，電路進入次態(tài)還是B。依次類推，可得其余的輸出和電路的狀態(tài)。特別應該注意的是，在此電路的原態(tài)與現(xiàn)態(tài)是對某一時刻而言的，該時刻的次態(tài)即為下一時刻的原態(tài)。 二、米里型同步時序電路的狀態(tài)圖狀態(tài)圖是一種反映同步時

7、序電路狀態(tài)轉(zhuǎn)移規(guī)律和輸入、輸出取值關(guān)系的有向圖。在狀態(tài)圖中，每一個狀態(tài)用一個圓圈表示，圈內(nèi)用字母或數(shù)字表示狀態(tài)的名稱，用帶箭頭的直線或弧線表示狀態(tài)轉(zhuǎn)移關(guān)系，并把引起這一轉(zhuǎn)移的輸入條件和相應的輸出標注在有向線段的旁邊。Mealy型電路狀態(tài)圖的形式如圖4.3所示。 圖 4.3 米里型電路狀態(tài)圖 圖 4.4 例題4.1的狀態(tài)圖返回狀態(tài)圖非常直觀，從圖上可以清楚地看到狀態(tài)的轉(zhuǎn)移條件和方向。圖4.4畫出了例題4.1電路的狀態(tài)圖，從圖上可以看出，當電路處于狀態(tài)D時，若輸入X=0，則輸出Y=1，在時鐘脈沖作用下，電路的狀態(tài)由D轉(zhuǎn)移到B。返回4.3.2 摩爾（Moore）型狀態(tài)表和狀態(tài)圖 一、摩爾型同步時序電

8、路的狀態(tài)表摩爾型電路的狀態(tài)表的格式如表43所示。表43 摩爾型同步時序電路狀態(tài)表 原態(tài)(P)次態(tài)(P(n+1)輸出(Y)輸入(X)PP(n+1)Y返回考慮到摩爾型電路的輸出Y僅與電路的原態(tài)P有關(guān)，為了清晰起見，將輸出單獨作為一列，其值完全由原態(tài)確定,而次態(tài)P(n+1)與Mealy型電路狀態(tài)表中一樣，由輸入的組合和現(xiàn)態(tài)共同確定；該表的讀法是：當電路處于狀態(tài)P時，輸出為Y；若輸入為X，在時鐘脈沖CP的作用下，電路進入次態(tài)P(n+1)。下面舉例說明。例4.2 某同步時序電路，有一個輸入X，一個輸出Y，四個狀態(tài)，即P2P1為00、01、10、11，分別記為A、B、C、D，其狀態(tài)表如表4.4所示。 表4

9、4 某摩爾型同步時序電路的狀態(tài)表 原態(tài)(P)次態(tài)(P(n+1)輸出(Y)X=0X=1ABC1BAD0CBD0DBC1返回1返回2由表4.4可知，當電路處于狀態(tài)A時，輸出為1，若X=1，在時鐘脈沖CP的作用下，電路進入次態(tài)C，新的輸出為0；此時電路處于狀態(tài)C，輸出為0，接著若X再輸入1，則在時鐘脈沖CP的作用下，電路進入次態(tài)D，新的輸出為1。依次類推，可得其余的電路狀態(tài)和輸出。在這里電路的原態(tài)與現(xiàn)態(tài)同樣是對某一時刻而言的，該時刻的次態(tài)即為下一時刻的原態(tài)，同時還應注意電路的輸出值是隨電路狀態(tài)的變化而改變的。 二、摩爾型同步時序電路的狀態(tài)圖與米里型同步時序電路的狀態(tài)圖相比較，摩爾型同步時序電路的狀態(tài)

10、圖中的輸出Y是標注在狀態(tài)圈內(nèi)，如圖4.5所示。 圖 4.5 摩爾型電路狀態(tài)圖 圖 4.6 例題4.2的狀態(tài)圖 返回圖4.6畫出了例題4.2電路的狀態(tài)圖，從圖上可以看出，當電路處于狀態(tài)D時，輸出Y=1，若輸入X=1，在時鐘脈沖CP作用下，電路的狀態(tài)由D進入到次態(tài)B，同時新的輸出Y=0。返回4.4 時序邏輯電路的分析與設(shè)計概述4.4.1 同步時序邏輯電路的分析4.4.2 同步時序邏輯電路的設(shè)計4.4.3 異步時序邏輯電路的分析返回主菜單4.4 時序邏輯電路的分析與設(shè)計與組合邏輯電路的分析與設(shè)計相類似，時序邏輯電路的分析就是對一個已知的時序邏輯電路，討論在一系列輸入信號作用下，電路的輸出狀態(tài)變化，再

11、進一步說明該時序邏輯電路的功能；而時序邏輯電路的設(shè)計是其分析的逆過程，即根據(jù)特定的邏輯要求，設(shè)計出符合該特定邏輯要求的邏輯電路。返回4.4.1 同步時序邏輯電路的分析同步時序邏輯電路分析的關(guān)鍵是要確定電路隨時間推移，在輸入信號（或時鐘信號）作用下，電路的狀態(tài)和輸出的變化規(guī)律，以確定該電路的邏輯功能。而這種變化規(guī)律通常表現(xiàn)在狀態(tài)表、狀態(tài)圖或時間圖中，因此，分析一個給定的同步時序電路，其本質(zhì)是要求該電路的狀態(tài)表、狀態(tài)圖或時間圖。 返回 一、同步時序邏輯電路的分析方法同步時序邏輯電路的一般分析步驟為：1確定電路組成部分。2確定存儲電路某一時刻的控制輸入與時序電 路在該時刻的的輸出邏輯表達式。3確定存

12、儲電路的次態(tài)方程。4列出時序電路的狀態(tài)表。5由狀態(tài)表畫出其狀態(tài)圖。6電路邏輯功能描述。7若存在無效狀態(tài)時，應檢查電路能否自啟動。 二、同步時序邏輯電路的分析舉例例4.3 試分析圖4.7所示的同步時序電路的邏輯功能。 圖 4.7 例4.3的同步時序邏輯電路 解： 1確定電路組成 該電路的存儲元件由個D觸發(fā)器構(gòu)成，組合電路包括一個與門和一個或非門。電路有一個輸入x，一個輸出Z；輸入x、輸出Z和電路的狀態(tài)、均有直接聯(lián)系，因此屬于米里型。同時，時鐘脈沖CP加在每一個觸發(fā)器的時鐘脈沖輸入端上，因此它是一個同步時序電路，時鐘方程可以不寫。 2寫出輸出函數(shù)和激勵函數(shù)的表達式由邏輯電路可知3求電路的次態(tài)方程

13、4作狀態(tài)表和狀態(tài)圖 表 4.5 例4.3狀態(tài)表 現(xiàn) 態(tài) 次態(tài)/輸出 x=0 x=10000/001/00110/001/01100/001/01000/001/1由狀態(tài)表可作出其狀態(tài)圖如圖4.8所示。 圖 4.8 例4.3的狀態(tài)圖5.作出時間圖設(shè)電路的初始狀態(tài) ，輸入序列x=01011101，則可得圖4.9所示的時間圖。 圖 4.9 例4.3的時序圖返回6電路邏輯功能描述由圖4.9可以看出，一旦輸入x出現(xiàn)“101”序列，輸出Z便產(chǎn)生一個脈沖輸出信號，否則，輸出Z為0。因此，該電路是一個“101”序列檢測器。例 4.4 試分析圖4.10所示電路的邏輯功能，并畫出狀態(tài)圖和時序圖。 圖 4.10 例

14、4.4邏輯電路解：該電路的時鐘脈沖CP加在每一個觸發(fā)器的時鐘脈沖輸入端上，因此它是一個同步時序電路。1寫出輸出函數(shù)和激勵函數(shù)的表達式由邏輯電路可知2求電路的次態(tài)方程3作狀態(tài)表和狀態(tài)圖表 4.6 例4.4狀態(tài)表000001000101000100110011100010010101010001現(xiàn) 態(tài) 次 態(tài) 輸 出 由狀態(tài)表可作出其狀態(tài)圖如圖4.11所示。 圖 4.11 例4.4狀態(tài)圖4. 作出時間圖設(shè)電路的初始狀態(tài) ，則可得圖4.12所示的時間圖。 圖4.12 例4.4時序圖5電路邏輯功能描述由狀態(tài)圖可以看出，該電路在輸入第六個計數(shù)脈沖CP后，返回原來的狀態(tài)，同時輸出端Z輸出一個進位脈沖，因此

15、該電路為同步六進制計數(shù)器。 6檢查電路能否自啟動該電路應有23=8個工作狀態(tài)，由狀態(tài)圖可知，它只有6個有效狀態(tài)被利用，還有110與111這兩個沒有被利用的無效狀態(tài)。將110代入狀態(tài)方程中，可得 ，再將111代入狀態(tài)方程中，可得 ，而010為有效狀態(tài)，即電路由于某原因進入無效工作狀態(tài)時，只要繼續(xù)輸入計數(shù)脈沖CP，電路能自動返回到有效工作狀態(tài)，因此該電路能自啟動。返回4.4.2 同步時序邏輯電路的設(shè)計同步時序邏輯電路設(shè)計的關(guān)鍵是根據(jù)給定的要求確定狀態(tài)轉(zhuǎn)換規(guī)律、求出各存儲電路的次態(tài)方程，設(shè)計出最佳的邏輯電路。返回 一、同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法如下：1根據(jù)設(shè)計要求，確定輸入

16、、輸出及電路的狀態(tài)，進而擬定原始狀態(tài)表和原始狀態(tài)圖。2化簡原始狀態(tài)表，消去多余的狀態(tài)，求得最小化狀態(tài)表。3對簡化后的狀態(tài)表進行狀態(tài)編碼即進行狀態(tài)賦值，把狀態(tài)表中用文字標注的每個狀態(tài)用二進制代碼表示。這一步得到一個二進制狀態(tài)表。4選定觸發(fā)器的類型，并求出激勵函數(shù)和輸出函數(shù)表達式。5根據(jù)激勵函數(shù)和輸出函數(shù)表達式畫邏輯圖。6檢查電路有無自啟動能力。二、 同步時序邏輯電路的設(shè)計舉例例4.5 試設(shè)計一個四進制加法計數(shù)器。 解：1根據(jù)設(shè)計要求，確定輸入、輸出及電路的狀態(tài)，進而擬定原始狀態(tài)表和原始狀態(tài)圖。根據(jù)題意可知電路應有四個同的狀態(tài)，分別用S0、S1、S2、S3來表示該四種不同的狀態(tài)。在狀態(tài)為S3時輸出

17、Z=1。當輸入第四個計數(shù)脈沖時，計數(shù)器返回初始狀態(tài)S0，同時輸出Z向高位計數(shù)器送出一個進位脈沖。其原始狀態(tài)表如表4.7所列，狀態(tài)圖如圖4.13所示。表 4.7 例4.5的原始狀態(tài)表現(xiàn)態(tài)次態(tài)輸出(Z)S0S10S1S20S2S30S3S01圖 4.13 例4.5的原始狀態(tài)圖返回1返回22化簡原始狀態(tài)表，消去多余的狀態(tài)，求得最小化狀態(tài)表。從表4.7可以看出無多余狀態(tài)，已不能再作狀態(tài)化簡。3對簡化后的狀態(tài)表進行狀態(tài)編碼即進行狀態(tài)賦值，把狀態(tài)表中用文字標注的每個狀態(tài)用二進制代碼表示。這一步得到一個二進制狀態(tài)表。由N2n可知，在N=4時，n=2，即采用兩位二進制代碼。設(shè)S0=00、S1=01、S2=10

18、、S3=11。則可得狀態(tài)編碼表，如表4.8所列。表 4.8 例4.5的狀態(tài)編碼表 現(xiàn)態(tài) 次態(tài) 輸出 0 00 100 11 001 01 101 10 01返回1返回24選定觸發(fā)器的類型，并求出激勵函數(shù)和輸出函數(shù)表達式。我們選用J-K觸發(fā)器，根據(jù)表4.8可得：因為J-K觸發(fā)器的特性方程為 則可得： 5根據(jù)激勵函數(shù)和輸出函數(shù)表達式畫邏輯圖。如圖4.14所示。 圖4.14例4.5的邏輯圖6檢查電路有無自啟動能力。該電路沒有無效狀態(tài)，因此不存在自啟動問題。返回4.4.3 異步時序邏輯電路的分析異步時序邏輯電路的分析和同步時序邏輯電路的分析方法相似，但要注意電路中各觸發(fā)器輸入端（包括時鐘控制端）脈沖到

19、達的條件。例 4.6 分析圖4.15所示的異步時序邏輯電路。圖 4.15 例 4.6的異步時序邏輯電路返回2返回1解：該電路由兩個T觸發(fā)器組成，有一個外輸入信號CP，觸發(fā)器的狀態(tài)即為電路的輸出。1寫出激勵函數(shù)表達式由圖4.15可得： 2寫出電路的次態(tài)方程組 3作狀態(tài)表取電路的初始狀態(tài) ，可得其狀態(tài)表如表4.9所列。表 4.9 例 4.6的狀態(tài)表 時鐘脈沖 現(xiàn)態(tài) 次態(tài) CP 100011011011011111004作時序圖，說明電路功能。根據(jù)狀態(tài)表可作出其時序圖，如圖4.16所示。由時序圖可以看出該電路工作在計數(shù)狀態(tài)，起分頻作用。 的頻率是時鐘脈沖CP頻率的一半，的頻率是時鐘脈沖CP頻率的四分

20、之一。圖 4.16 例 4.6的時序圖返回4.5 常用的時序邏輯電路4.5.1 寄存器4.5.2 計數(shù)器返回主菜單4.5 常用的時序邏輯電路常用的時序邏輯電路有寄存器和計數(shù)器，下面我們分別對這兩種時序邏輯電路作簡要介紹。4.5.1 寄存器寄存器常用來存放數(shù)據(jù)、指令等，它是借助于時鐘脈沖的作用而把數(shù)據(jù)存放到觸發(fā)器中，因此，寄存器的電路組成除了觸發(fā)器外，還必須有控制作用的門電路。一個觸發(fā)器有兩個穩(wěn)定狀態(tài)，可以存儲1位二進制代碼，n個觸發(fā)器就可以組成能存儲n位二進制代碼的寄存器。寄存器按功能又可分為兩大類，數(shù)碼寄存器和移位寄存器。返回 一、數(shù)碼寄存器具有接收數(shù)碼、寄存數(shù)碼、輸出數(shù)碼和清除數(shù)碼功能的寄

21、存器稱為數(shù)碼寄存器。這類寄存器根據(jù)接收數(shù)碼的方式不同，可分雙拍接收和單拍接收兩種類型。1雙拍接收方式的數(shù)碼寄存器圖 4.17 雙拍接收方式的數(shù)碼寄存器邏輯電路返回圖4.17是一個由基本R-S觸發(fā)器和與非門組成的四位數(shù)碼寄存器，D0、D1、D2、D3是數(shù)碼輸入端，其接收數(shù)碼的原理為：第一節(jié)拍：先清0。在接收數(shù)碼前，先用一個復位負脈沖，把所有觸發(fā)器都置為0狀態(tài)，即將寄存器清0。 第二節(jié)拍：接收數(shù)碼。用一個接收正脈沖，將與非門14打開，此時，輸入數(shù)碼為1的與非門其輸出為負脈沖，與之相對應的觸發(fā)器被置1；而輸入為0的與非門與之對應的觸發(fā)器保持0狀態(tài)不變。例如，D0D1D2D3的狀態(tài)為1001，在接收正

22、脈沖到來時，門4和門1輸出負脈沖，將觸發(fā)器FF3和FF0置1，而觸發(fā)器FF2和FF1保持0狀態(tài)不變，則接收正脈沖到來時，將輸入數(shù)據(jù)1001接收進寄存器并保存起來。 2單拍接收方式的數(shù)碼寄存器圖4.18是一個由D觸發(fā)器組成的四位數(shù)碼寄存器，該寄存器在接收數(shù)碼時不需要預先清0，只要接收脈沖到來，即可將輸入數(shù)據(jù)存入寄存器，所以稱為單拍接收方式。 圖 4.18 單拍接收方式的數(shù)碼寄存器邏輯電路返回根據(jù)圖4.18所示電路，顯然知道，當接收脈沖到來后，觸發(fā)器的新狀態(tài)為： 即將輸入數(shù)據(jù)1001接收進寄存器并保存起來。 二、移位寄存器移位寄存器是一種不僅能存儲數(shù)碼，還能使寄存的數(shù)碼移位的寄存器。移位指的是寄存

23、器中所存放的數(shù)碼，可以在移位脈沖作用下逐次左移或右移。移位寄存器可分成單向移位寄存器和雙向移位寄存器。 1單向移位寄存器單向移位寄存器，是指在移位脈沖作用下僅具有左移功能或右移功能的移位寄存器。圖4.19是用D觸發(fā)器組成的右移移位寄存器。 圖 4.19 用D觸發(fā)器組成的右移移位寄存器邏輯電路每當移位脈沖CP的上升沿來到時，各個觸發(fā)器的狀態(tài)都向右移給下一個觸發(fā)器，而輸入數(shù)碼則移入觸發(fā)器FF0。如假定觸發(fā)器的初始輸出 為 =0000，若輸入1101，在第一個移位脈沖CP作用下，輸出變?yōu)?=0001；在第二個移位脈沖CP作用下，輸出變 為 =0011；在第三個移位脈沖CP作用下，輸出變?yōu)?=0110

24、；在第四個移位脈沖CP作用下，輸出變?yōu)?=1101。即經(jīng)過四個移位脈沖作用后，1101這四個數(shù)碼全部右移入寄存器中。 對于左移移位寄存器，只要改變觸發(fā)器的連接方向即可，如圖4.20所示，讀者可參閱右移移位寄存器，自己分析其工作過程。 圖 4.20 用D觸發(fā)器組成的左移移位寄存器邏輯電路 2雙向移位寄存器雙向移位寄存器，是指在移位脈沖作用下具有既能左移又能右移功能的移位寄存器。圖4.21是用D觸發(fā)器組成的雙向移位寄存器。 圖 4.21 雙向移位寄存器邏輯電路返回在圖4.21中，我們不難看出，在移位脈沖CP的作用下，當控制信號X=0時，數(shù)碼左移；控制信號X=1時，數(shù)碼右移，可見該電路能實現(xiàn)雙向移位

25、功能。返回4.5.2 計數(shù)器計數(shù)器在數(shù)字系統(tǒng)中應用十分廣泛，是一種具有記憶功能的電路，用以累計輸入脈沖的個數(shù)、實現(xiàn)計數(shù)操作功能，通常用觸發(fā)器構(gòu)成各種形式的計數(shù)器。返回 一、計數(shù)器的分類1 按進位方式分（1）同步計數(shù)器：有一個公共時鐘脈沖，各個觸發(fā)器的狀態(tài)轉(zhuǎn)換是在該公共輸入計數(shù)脈沖作用下同時發(fā)生的，即各個觸發(fā)器狀態(tài)的翻轉(zhuǎn)與輸入脈沖同步。（2）異步計數(shù)器：沒有公共時鐘脈沖，輸入計數(shù)脈沖只作用于某些觸發(fā)器的CP端，而其它觸發(fā)器的翻轉(zhuǎn)是靠低位的進位信號。因此，組成計數(shù)器的各個觸發(fā)器的狀態(tài)變化不是同時發(fā)生的。 2按進位制分（1）二進制計數(shù)器：按二進制數(shù)運算規(guī)律進行計數(shù)的電路稱作二進制計數(shù)器。（2）十進制

26、計數(shù)器：按十進制數(shù)運算規(guī)律進行計數(shù)的電路稱作十進制計數(shù)器。（3）任意進制計數(shù)器：二進制計數(shù)器和十進制計數(shù)器之外的其它進制計數(shù)器統(tǒng)稱為任意進制計數(shù)器。如三進制計數(shù)器、六進制計數(shù)器等。 3按邏輯功能分（1）遞增計數(shù)器：隨著計數(shù)脈沖的輸入，計數(shù)器的數(shù)是遞增的，則為遞增計數(shù)器。（2）遞減計數(shù)器：隨著計數(shù)脈沖的輸入，計數(shù)器的數(shù)是遞減的，則為遞減計數(shù)器。（3）可逆計數(shù)器：隨著計數(shù)脈沖的輸入，計數(shù)器的數(shù)是可增可減的則為可逆計數(shù)器。 二、遞增計數(shù)器圖4.22所示為四位同步二進制遞增計數(shù)器電路，由四個接成T型的主從J-K觸發(fā)器和四個與非門組成。計數(shù)脈沖CP同時加到各觸發(fā)器的CP端，各觸發(fā)器的端為輸出。 圖 4.

27、22 四位同步二進制遞增計數(shù)器邏輯電路其工作原理分析如下：(1)寫出時鐘方程、輸出方程、驅(qū)動方程時鐘方程： CP0=CP1=CP2=CP3=CP在同步時序邏輯電路中，各個觸發(fā)器的時鐘脈沖都相同，且為有效脈沖，因此時鐘方程也可不單獨寫出。輸出方程：除了各個觸發(fā)器的輸出之外，沒有別的輸出信號，可以不寫。驅(qū)動方程： (2)求狀態(tài)方程T觸發(fā)器的特性方程為：將驅(qū)動方程代入相應觸發(fā)器的特性方程，求得狀態(tài)方程： （3）進行狀態(tài)計算，列出狀態(tài)表方法是依次設(shè)定電路原態(tài) ，代入狀態(tài)方程即可求得相應的次態(tài) 。應當指出的是，在設(shè)定現(xiàn)態(tài)時，需要依次把全部狀態(tài)都假設(shè)到，如果計數(shù)器由四個觸發(fā)器組成，即n=4，則有2n=24

28、=16種狀態(tài)，所以要把16種狀態(tài)依次全部假設(shè)到。例如：我們可以從 =0000開始設(shè)定，把 =0000 代入上述狀態(tài)方程，可求得 =0001；再設(shè)定 =0001，又把它代入上述狀態(tài)方程，可求得 =0010，依此類推，即可得其狀態(tài)轉(zhuǎn)換真值表，如表4.10所列。 表4.10 四位同步二進制遞增計數(shù)器的狀態(tài)轉(zhuǎn)換真值表計數(shù)脈沖序號 原態(tài) 次態(tài) 01234567891011121314150 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1

29、1 1 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 返回(4)畫出狀態(tài)圖，進行功能描述0000 0001 0010 0011 0100 0101 0110 01111111 1110 1101 1100 1011 1010 1001 1000圖 4.23 四位同步二進制遞增計數(shù)器的狀態(tài)圖由圖4.23所示狀態(tài)圖可以看出，該電路是按照加法規(guī)律遞增計數(shù)的，因此電路為四位同步二進制遞增計數(shù)器，且電路在輸入第十六個計數(shù)脈沖

30、后返回到初始的0000狀態(tài)，因此該電路又稱為模16同步二進制遞增計數(shù)器。 三、遞減計數(shù)器圖4.24所示為四位同步二進制遞減計數(shù)器。按上述分析方法不難求出其狀態(tài)圖，如圖4.25所示。 圖 4.24 四位同步二進制遞減計數(shù)器邏輯電路0000 0001 0010 0011 0100 0101 0110 01111111 1110 1101 1100 1011 1010 1001 1000圖 4.25 四位同步二進制遞減計數(shù)器狀態(tài)圖由圖4.25所示狀態(tài)圖可以看出，若計數(shù)器現(xiàn)態(tài)為 =0000, 后，則各觸發(fā)器翻轉(zhuǎn)為 當輸入第一個汁數(shù)脈沖(計數(shù)器的數(shù)減1)=1111；若再輸入一個計數(shù) 脈沖，則各觸發(fā)器狀態(tài)

31、為=1110；依此類推。 返回 四、可逆計數(shù)器同步二進制可逆計數(shù)器是將同步二進制遞增計數(shù)器和遞減汁數(shù)器合并在一起，再增加一些控制門組成的，如圖4.26所示。 圖 4.26 同步二進制可逆計數(shù)器邏輯電路按前面的分析方法，我們不難得到其狀態(tài)轉(zhuǎn)換圖，如圖4.27所示。 X/ 1/ 1/ 1/ 1/ 1/ 1/ 1/ 0000 0001 0010 0011 0100 0101 0110 0111 0/ 0/ 0/ 0/ 0/ 0/ 0/ 1/ 0/ 0/ 1/ 0/ 0/ 0/ 0/ 0/ 0/ 0/ 1111 1110 1101 1100 1011 1010 1001 1000 1/ 1/ 1/ 1/