4-FPGA中verilog-時(shí)序邏輯電路設(shè)計(jì)課件

1、 第4章 時(shí)序邏輯電路設(shè)計(jì)1.時(shí)序電路的基本概念數(shù)字電路按照結(jié)構(gòu)特點(diǎn)不同分為兩大類(lèi)：組合邏輯電路（簡(jiǎn)稱(chēng)組合電路）和時(shí)序邏輯電路（簡(jiǎn)稱(chēng)時(shí)序電路）。組合電路是指由各種門(mén)電路組合而成的邏輯電路，輸出只取決于當(dāng)前輸入信號(hào)的變化，與以前各時(shí)刻的輸入或輸出無(wú)關(guān)；組合電路沒(méi)有記憶功能。例如：編/譯碼器、加法器等常用數(shù)字電路都屬于組合電路。時(shí)序邏輯電路是具有記憶功能的邏輯電路，記憶元件一般采用觸發(fā)器。因此，時(shí)序邏輯電路由組合電路和觸發(fā)器組成，其等效模型如圖4.5所示。1模型時(shí)序電路按其狀態(tài)的改變方式不同，可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩種，在圖4.5中，當(dāng)CLK1與CLK2為相同信號(hào)時(shí)，該電路為同步

2、電路；當(dāng)CLK1與CLK2為不同信號(hào)時(shí)，該電路為異步電路。1建立和保持時(shí)間觸發(fā)器的建立時(shí)間（Tsu）是指時(shí)鐘有效沿（這里指上升沿）到來(lái)之前數(shù)據(jù)應(yīng)保持穩(wěn)定的時(shí)間。觸發(fā)器的保持時(shí)間（Thd）是指時(shí)鐘有效沿（這里指上升沿）到來(lái)之后數(shù)據(jù)應(yīng)保持穩(wěn)定的時(shí)間。CLKDATADQCLKCLKDATATsuThd1.同步電路設(shè)計(jì)規(guī)則（1）在用Verilog HDL進(jìn)行數(shù)字邏輯設(shè)計(jì)時(shí)，只使用一個(gè)主時(shí)鐘，同時(shí)只使用同一個(gè)時(shí)鐘沿（上升沿或下降沿）。（2）在FPGA設(shè)計(jì)中，推薦所有輸入、輸出信號(hào)均應(yīng)通過(guò)寄存器寄存，寄存器接口當(dāng)作異步接口考慮。（3）當(dāng)全部電路不能用同步電路思想設(shè)計(jì)時(shí)，即需要多個(gè)時(shí)鐘來(lái)實(shí)現(xiàn)，則可以將全部電

3、路分成若干局部電路（盡量以同一時(shí)鐘為一個(gè)模塊），局部電路之間接口當(dāng)異步接口考慮。（4）電路中所有的寄存器、狀態(tài)機(jī)在上電復(fù)位時(shí)必須有一個(gè)確定的初始態(tài)。（5）電路的實(shí)際最高頻率不應(yīng)大于理論最高頻率，應(yīng)留有設(shè)計(jì)余地。標(biāo)準(zhǔn)同步電路DFFDFFDFFDFF組合邏輯組合邏輯組合邏輯組合邏輯clock2 D觸發(fā)器1. 上升沿觸發(fā)的觸發(fā)器2. 帶異步復(fù)位、上升沿觸發(fā)的觸發(fā)器3. 帶異步復(fù)位和置位、上升沿觸發(fā)的觸發(fā)器4.帶異步復(fù)位和時(shí)鐘使然、上升沿觸發(fā)的觸發(fā)器5.帶同步復(fù)位、上升沿觸發(fā)的觸發(fā)器上升沿觸發(fā)的觸發(fā)器 module dff(data,clk,q); inputdata,clk; outputq; re

4、gq; always(posedge clk) beginq=data; endendmodule 帶異步復(fù)位、上升沿觸發(fā)的觸發(fā)器 module dff_asynrst(data,rst,clk,q); inputdata,rst,clk; outputq; regq; always(posedge clk or posedge rst) begin if(rst=1b1)q=1b0;elseq=data; endendmodule 帶異步復(fù)位和置位、上升沿觸發(fā)的觸發(fā)器 module dff_asynrst(data,rst,set,clk,q); inputdata,rst,set,clk;

5、 outputq; regq; always(posedge clk or posedge rst or posedge set) begin if(rst=1b1)q=1b0;else if(set=1b1)q=1b1;elseq=data; endendmodule 帶異步復(fù)位和時(shí)鐘使然、上升沿觸發(fā)的觸發(fā)器 module dff_asynrst(data,rst,en,clk,q); inputdata,rst,en,clk; outputq; regq; always(posedge clk or posedge rst) begin if(rst=1b1)q=1b0;else if(e

6、n=1b1)q=data; endendmodule 帶同步復(fù)位、上升沿觸發(fā)的觸發(fā)器 module dff_synrst(data,rst,clk,q); inputdata,rst,clk; outputq; regq; always(posedge clk) begin if(rst=1b1)q=1b0;else q=data; endendmodule 移位寄存器移位寄存器是一種在時(shí)鐘脈沖的作用下，將寄存器中的數(shù)據(jù)按位移動(dòng)的邏輯電路主要功能：串并轉(zhuǎn)換串行輸入串行輸出串行輸入并行輸出并行輸入串行輸出 串入串出移位寄存器基本串入串出移位寄存器原理圖 8位移位寄存器由8個(gè)D觸發(fā)器串聯(lián)構(gòu)成，在時(shí)

7、鐘信號(hào)的作用下，前級(jí)的數(shù)據(jù)向后移動(dòng) 串行輸入串行輸出移位寄存器module shift_1（din,clk,dout); input din,clk; output dout; reg dout; reg tmp1,tmp2,tmp3,tmp4,tmp5,tmp6,tmp7; always(posedge clk) begintmp1=din;tmp2=tmp1;tmp3=tmp2;tmp4=tmp3;tmp5=tmp4;tmp6=tmp5;tmp7=tmp6;dout=tmp7; endendmodule 串入并出shift register4位串行輸入并行輸出移位寄存器的邏輯電路如圖所示。

8、該寄存器由4個(gè)同步D觸發(fā)器組成這種D觸發(fā)器的R端是是非同步清零端。串行輸入并行輸出移位寄存器module shift_2（din,clk,clr,q); input din,clk,clr; output 3:0 q; reg 3:0 q; always(posedge clk or negedge clr) beginif(clr=1b0)q=4b0000;elsebeginq0=din;q=q1; endendendmodule 并入串出shift register并入串出移位寄存器可以將一組二進(jìn)制數(shù)并行送入一組寄存器，然后把這些數(shù)據(jù)串行從寄存器內(nèi)輸出。一個(gè)同步并入串出移位寄存器的基本管腳

9、：并行輸出輸入端：data時(shí)鐘脈沖輸入端：clk加載數(shù)據(jù)端：load串行數(shù)據(jù)輸出端：dout并行輸入串行輸出移位寄存器module shift3（clk,din, load,q); input clk,load; input 3:0 din; output q; reg q; reg 3:0 tmp; always(posedge clk ) beginif(load=1b1) tmp=din;elsebegintmp=tmp1;tmp0=1b0; q=tmp3; endendendmodule 計(jì)數(shù)器設(shè)計(jì)計(jì)數(shù)器是一種典型的時(shí)序器件，常用于對(duì)時(shí)鐘脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，還用于定時(shí)，分頻，產(chǎn)生同步脈

10、沖按觸發(fā)方式分：同步計(jì)數(shù)器和異步計(jì)數(shù)器最容易的計(jì)數(shù)器設(shè)計(jì)就是cnt=cnt+1，但是你可能得不到最好的結(jié)果計(jì)數(shù)器計(jì)數(shù)器對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù) 以遞增計(jì)數(shù)器為例，介紹其Verilog HDL設(shè)計(jì)方法遞增計(jì)數(shù)器基本引腳：時(shí)鐘輸入端：clk復(fù)位端： rst計(jì)數(shù)使然端：en計(jì)數(shù)輸出端：cnt計(jì)數(shù)器設(shè)計(jì)代碼module cnt_en(en,rst,clk,cnt);parameterWIDTH = 8;inputen,rst,clk;outputWIDTH -1:0q;regWIDTH -1:0q;always(posedge clk or posedge rst)beginif(rst=1b1)cnt=8

11、b00000000;elsecnt=cnt + 1;endendmodule Verilog HDL參考設(shè)計(jì)（1）module count (clk,cnt);input clk;output 2:0 cnt;reg 2:0 cnt;always(posedge clk )beginif(cnt=7)cnt=0;elsecnt=cnt+1;endendmodulemodule cnt (clk,cnt);input clk;output 2:0 cnt;reg 2:0 cnt;reg 2:0 next_cnt;always(cnt )begincase(cnt)3h0:next_cnt=3h1

12、; 3h1:next_cnt=3h2; 3h2:next_cnt=3h3; 3h3:next_cnt=3h4; 3h4:next_cnt=3h5; 3h5:next_cnt=3h6; 3h6:next_cnt=3h7; 3h7:next_cnt=3h0; default:next_cnt=3b000;endcaseendalways(posedge clk )cnt=next_cnt;endmoduleVerilog HDL參考設(shè)計(jì)（2） 問(wèn)題思考1.上述描述的是一個(gè)模為多少的計(jì)數(shù)器？2.請(qǐng)自行設(shè)計(jì)一個(gè)同步模12計(jì)數(shù)器3.在2基礎(chǔ)上進(jìn)行修改，設(shè)計(jì)一個(gè)帶異步復(fù)位的模12計(jì)數(shù)器4.同步復(fù)位的模12

13、計(jì)數(shù)器如何設(shè)計(jì)？ 項(xiàng)目設(shè)計(jì)1一、目的(1)實(shí)現(xiàn)帶計(jì)數(shù)允許和復(fù)位端的十進(jìn)制、六進(jìn)制和60進(jìn)制計(jì)數(shù)器；(2)掌握計(jì)數(shù)器類(lèi)型模塊的描述方法；(3)掌握Veriog HDL模塊的層次化設(shè)計(jì)方法。 二、說(shuō)明 計(jì)數(shù)器是數(shù)字電路系統(tǒng)中最基本的功能模塊之一。設(shè)計(jì)十進(jìn)制、六進(jìn)制和100進(jìn)制計(jì)數(shù)器，要求計(jì)數(shù)器有計(jì)數(shù)允許和復(fù)位輸入及進(jìn)位輸出功能。計(jì)數(shù)時(shí)鐘可以用1Hz信號(hào)，用LED顯示計(jì)數(shù)值。 本設(shè)計(jì)要求用仿真和測(cè)試兩種手段來(lái)驗(yàn)證計(jì)數(shù)器的功能。實(shí)驗(yàn)時(shí)，可以通過(guò)修改十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)得到六進(jìn)制、100進(jìn)制計(jì)數(shù)器。三、設(shè)計(jì)要求(1) 完成各模塊的Verilog HDL設(shè)計(jì)編碼；(2) 進(jìn)行功能仿真；(3) 下載并驗(yàn)證計(jì)數(shù)

14、器功能；(4) 如果60進(jìn)制計(jì)數(shù)器要求用6進(jìn)制和10進(jìn)制計(jì)數(shù)器搭建電路，請(qǐng)畫(huà)出設(shè)計(jì)連接圖，并完成設(shè)計(jì)編碼和驗(yàn)證。分頻器設(shè)計(jì)在硬件電路設(shè)計(jì)中時(shí)鐘信號(hào)是最重要的信號(hào)之一。在數(shù)字電路中，常需要對(duì)較高頻率的時(shí)鐘進(jìn)行分頻操作，得到較低頻率的時(shí)鐘信號(hào)。分頻器設(shè)計(jì)2的整數(shù)次冪的分頻器設(shè)計(jì)；偶分頻電路設(shè)計(jì)；占空比為1:15的分頻電路設(shè)計(jì)。 用VerilogHDL語(yǔ)言完成對(duì)時(shí)鐘信號(hào) CLK 的 2 分頻， 4 分頻， 8 分頻， 16 分頻。 這也是最簡(jiǎn)單的分頻電路，只需要一個(gè)計(jì)數(shù)器即可 。2、4、8、16分頻電路設(shè)計(jì)2的整數(shù)次冪的分頻器module div1(clk,rst,clk2,clk4,clk8,cl

15、k16);inputrst,clk;outputclk2,clk4,clk8,clk16;wireclk2,clk4,clk8,clk16;reg3:0cnt;always(posedge clk or posedge rst)beginif(rst=1b1)cnt=4b0000;elsecnt=cnt+1;endassignclk2 = cnt0;assignclk4 = cnt1;assignclk8 = cnt2;assignclk16= cnt3;endmodule 電路的功能仿真波形 6分頻電路設(shè)計(jì)與實(shí)現(xiàn) 對(duì)于分頻倍數(shù)不是 2 的整數(shù)次冪的情況，我們只需要對(duì)源代碼中的計(jì)數(shù)器進(jìn)行一下計(jì)

16、數(shù)控制就可以了，如下面用VHDL設(shè)計(jì)一個(gè)對(duì)時(shí)鐘信號(hào)進(jìn)行 6 分頻的分頻器 電路的仿真波形圖 在進(jìn)行硬件設(shè)計(jì)的時(shí)候，往往要求得到一個(gè)占空比不是 1:1 的分頻信號(hào)，這時(shí)仍采用計(jì)數(shù)器的方法來(lái)產(chǎn)生占空比不是 1:1 的分頻信號(hào)。下面源代碼描述的是這樣一個(gè)分頻器：將輸入的時(shí)鐘信號(hào)進(jìn)行 16 分頻，分頻信號(hào)的占空比為 1:15 ，也就是說(shuō)，其中高電位的脈沖寬度為輸入時(shí)鐘信號(hào)的一個(gè)周期。 占空比1:15分頻電路設(shè)計(jì)占空比為1:15的分頻電路設(shè)計(jì) module div1_15(clk,rst, clk16);inputrst,clk;outputclk16;regclk16;reg 3:0cnt;alway

17、s(posedge clk or posedge rst)beginif(rst=1b1)cnt=4b0000;elsecnt=cnt+1;endalways(posedge clk or posedge rst)beginif(rst=1b1)clk16=1b0;else if(clk16=15)clk16=1b1;else clk16=1b0;endendmodule 電路仿真波形圖偶分頻電路設(shè)計(jì)module div6(clk,rst,clk6);inputrst,clk;outputclk6;regclk6;reg1:0cnt;always(posedge clk or posedge

18、rst)beginif(rst=1b1)cnt=2b00;else if(cnt=2)begincnt=2b00;clk6=clk6;end elsecnt=cnt+1;endendmodule 11醉翁亭記 1反復(fù)朗讀并背誦課文，培養(yǎng)文言語(yǔ)感。2結(jié)合注釋疏通文義，了解文本內(nèi)容，掌握文本寫(xiě)作思路。3把握文章的藝術(shù)特色，理解虛詞在文中的作用。4體會(huì)作者的思想感情，理解作者的政治理想。一、導(dǎo)入新課范仲淹因參與改革被貶，于慶歷六年寫(xiě)下岳陽(yáng)樓記，寄托自己“先天下之憂而憂，后天下之樂(lè)而樂(lè)”的政治理想。實(shí)際上，這次改革，受到貶謫的除了范仲淹和滕子京之外，還有范仲淹改革的另一位支持者北宋大文學(xué)家、史學(xué)家歐陽(yáng)

19、修。他于慶歷五年被貶謫到滁州，也就是今天的安徽省滁州市。也是在此期間，歐陽(yáng)修在滁州留下了不遜于岳陽(yáng)樓記的千古名篇醉翁亭記。接下來(lái)就讓我們一起來(lái)學(xué)習(xí)這篇課文吧！【教學(xué)提示】結(jié)合前文教學(xué)，有利于學(xué)生把握本文寫(xiě)作背景，進(jìn)而加深學(xué)生對(duì)作品含義的理解。二、教學(xué)新課目標(biāo)導(dǎo)學(xué)一：認(rèn)識(shí)作者，了解作品背景作者簡(jiǎn)介：歐陽(yáng)修(10071072)，字永叔，自號(hào)醉翁，晚年又號(hào)“六一居士”。吉州永豐(今屬江西)人，因吉州原屬?gòu)]陵郡，因此他又以“廬陵歐陽(yáng)修”自居。謚號(hào)文忠，世稱(chēng)歐陽(yáng)文忠公。北宋政治家、文學(xué)家、史學(xué)家，與韓愈、柳宗元、王安石、蘇洵、蘇軾、蘇轍、曾鞏合稱(chēng)“唐宋八大家”。后人又將其與韓愈、柳宗元和蘇軾合稱(chēng)“千古文

20、章四大家”。關(guān)于“醉翁”與“六一居士”：初謫滁山，自號(hào)醉翁。既老而衰且病，將退休于潁水之上，則又更號(hào)六一居士。客有問(wèn)曰：“六一何謂也？”居士曰：“吾家藏書(shū)一萬(wàn)卷，集錄三代以來(lái)金石遺文一千卷，有琴一張，有棋一局，而常置酒一壺?！笨驮唬骸笆菫槲逡粻枺魏?？”居士曰：“以吾一翁，老于此五物之間，豈不為六一乎？”寫(xiě)作背景：宋仁宗慶歷五年(1045年)，參知政事范仲淹等人遭讒離職，歐陽(yáng)修上書(shū)替他們分辯，被貶到滁州做了兩年知州。到任以后，他內(nèi)心抑郁，但還能發(fā)揮“寬簡(jiǎn)而不擾”的作風(fēng)，取得了某些政績(jī)。醉翁亭記就是在這個(gè)時(shí)期寫(xiě)就的。目標(biāo)導(dǎo)學(xué)二：朗讀文章，通文順字1初讀文章，結(jié)合工具書(shū)梳理文章字詞。2朗讀文章，劃

21、分文章節(jié)奏，標(biāo)出節(jié)奏劃分有疑難的語(yǔ)句。節(jié)奏劃分示例環(huán)滁/皆山也。其/西南諸峰，林壑/尤美，望之/蔚然而深秀者，瑯琊也。山行/六七里，漸聞/水聲潺潺，而瀉出于/兩峰之間者，釀泉也。峰回/路轉(zhuǎn)，有亭/翼然臨于泉上者，醉翁亭也。作亭者/誰(shuí)？山之僧/曰/智仙也。名之者/誰(shuí)？太守/自謂也。太守與客來(lái)飲/于此，飲少/輒醉，而/年又最高，故/自號(hào)曰/醉翁也。醉翁之意/不在酒，在乎/山水之間也。山水之樂(lè)，得之心/而寓之酒也。節(jié)奏劃分思考“山行/六七里”為什么不能劃分為“山/行六七里”？明確：“山行”意指“沿著山路走”，“山行”是個(gè)狀中短語(yǔ)，不能將其割裂?！巴?蔚然而深秀者”為什么不能劃分為“望之蔚然/而深秀

22、者”？明確：“蔚然而深秀”是兩個(gè)并列的詞，不宜割裂，“望之”是總起詞語(yǔ)，故應(yīng)從其后斷句。【教學(xué)提示】引導(dǎo)學(xué)生在反復(fù)朗讀的過(guò)程中劃分朗讀節(jié)奏，在劃分節(jié)奏的過(guò)程中感知文意。對(duì)于部分結(jié)構(gòu)復(fù)雜的句子，教師可做適當(dāng)?shù)闹v解引導(dǎo)。目標(biāo)導(dǎo)學(xué)三：結(jié)合注釋?zhuān)g訓(xùn)練1學(xué)生結(jié)合課下注釋和工具書(shū)自行疏通文義，并畫(huà)出不解之處。【教學(xué)提示】節(jié)奏劃分與明確文意相輔相成，若能以節(jié)奏劃分引導(dǎo)學(xué)生明確文意最好；若學(xué)生理解有限，亦可在解讀文意后把握節(jié)奏劃分。2以四人小組為單位，組內(nèi)互助解疑，并嘗試用“直譯”與“意譯”兩種方法譯讀文章。3教師選擇疑難句或值得翻譯的句子，請(qǐng)學(xué)生用兩種翻譯方法進(jìn)行翻譯。翻譯示例：若夫日出而林霏開(kāi)，云歸而

23、巖穴暝，晦明變化者，山間之朝暮也。野芳發(fā)而幽香，佳木秀而繁陰，風(fēng)霜高潔，水落而石出者，山間之四時(shí)也。直譯法：那太陽(yáng)一出來(lái)，樹(shù)林里的霧氣散開(kāi)，云霧聚攏，山谷就顯得昏暗了，朝則自暗而明，暮則自明而暗，或暗或明，變化不一，這是山間早晚的景色。野花開(kāi)放，有一股清幽的香味，好的樹(shù)木枝葉繁茂，形成濃郁的綠蔭。天高氣爽，霜色潔白，泉水淺了，石底露出水面，這是山中四季的景色。意譯法：太陽(yáng)升起，山林里霧氣開(kāi)始消散，煙云聚攏，山谷又開(kāi)始顯得昏暗，清晨自暗而明，薄暮又自明而暗，如此暗明變化的，就是山中的朝暮。春天野花綻開(kāi)并散發(fā)出陣陣幽香，夏日佳樹(shù)繁茂并形成一片濃蔭，秋天風(fēng)高氣爽，霜色潔白，冬日水枯而石底上露，如此，

24、就是山中的四季。【教學(xué)提示】翻譯有直譯與意譯兩種方式，直譯鍛煉學(xué)生用語(yǔ)的準(zhǔn)確性，但可能會(huì)降低譯文的美感；意譯可加強(qiáng)譯文的美感，培養(yǎng)學(xué)生的翻譯興趣，但可能會(huì)降低譯文的準(zhǔn)確性。因此，需兩種翻譯方式都做必要引導(dǎo)。全文直譯內(nèi)容見(jiàn)我的積累本。目標(biāo)導(dǎo)學(xué)四：解讀文段，把握文本內(nèi)容1賞析第一段，說(shuō)說(shuō)本文是如何引出“醉翁亭”的位置的，作者在此運(yùn)用了怎樣的藝術(shù)手法。明確：首先以“環(huán)滁皆山也”五字領(lǐng)起，將滁州的地理環(huán)境一筆勾出，點(diǎn)出醉翁亭坐落在群山之中，并縱觀滁州全貌，鳥(niǎo)瞰群山環(huán)抱之景。接著作者將“鏡頭”全景移向局部，先寫(xiě)“西南諸峰，林壑尤美”，醉翁亭坐落在有最美的林壑的西南諸峰之中，視野集中到最佳處。再寫(xiě)瑯琊山“

25、蔚然而深秀”，點(diǎn)山“秀”，照應(yīng)上文的“美”。又寫(xiě)釀泉，其名字透出了泉與酒的關(guān)系，好泉釀好酒，好酒叫人醉。“醉翁亭”的名字便暗中透出，然后引出“醉翁亭”來(lái)。作者利用空間變幻的手法，移步換景，由遠(yuǎn)及近，為我們描繪了一幅幅山水特寫(xiě)。2第二段主要寫(xiě)了什么？它和第一段有什么聯(lián)系？明確：第二段利用時(shí)間推移，抓住朝暮及四季特點(diǎn)，描繪了對(duì)比鮮明的晦明變化圖及四季風(fēng)光圖，寫(xiě)出了其中的“樂(lè)亦無(wú)窮”。第二段是第一段“山水之樂(lè)”的具體化。3第三段同樣是寫(xiě)“樂(lè)”，但卻是寫(xiě)的游人之樂(lè)，作者是如何寫(xiě)游人之樂(lè)的？明確：“滁人游”，前呼后應(yīng)，扶老攜幼，自由自在，熱鬧非凡；“太守宴”，溪深魚(yú)肥，泉香酒洌，美味佳肴，應(yīng)有盡有；“眾

26、賓歡”，投壺下棋，觥籌交錯(cuò)，說(shuō)說(shuō)笑笑，無(wú)拘無(wú)束。如此勾畫(huà)了游人之樂(lè)。4作者為什么要在第三段寫(xiě)游人之樂(lè)？明確：寫(xiě)滁人之游，描繪出一幅太平祥和的百姓游樂(lè)圖。游樂(lè)場(chǎng)景映在太守的眼里，便多了一層政治清明的意味。太守在游人之樂(lè)中酒酣而醉，此醉是為山水之樂(lè)而醉，更是為能與百姓同樂(lè)而醉。體現(xiàn)太守與百姓關(guān)系融洽，“政通人和”才能有這樣的樂(lè)。5第四段主要寫(xiě)了什么？明確：寫(xiě)宴會(huì)散、眾人歸的情景。目標(biāo)導(dǎo)學(xué)五：深入解讀，把握作者思想感情思考探究：作者以一個(gè)“樂(lè)”字貫穿全篇，卻有兩個(gè)句子別出深意，不單單是在寫(xiě)樂(lè)，而是另有所指，表達(dá)出另外一種情緒，請(qǐng)你找出這兩個(gè)句子，說(shuō)說(shuō)這種情緒是什么。明確：醉翁之意不在酒，在乎山水之間也。醉能同其樂(lè)，醒能述以文者，太守也。這種情緒是作者遭貶謫后的抑郁，作者并未在文中袒露胸懷，只含蓄地說(shuō)：“醉能同其樂(lè)，醒能述以文者，太守也。”此句與醉翁亭的名稱(chēng)、“醉翁之意不在酒，在乎山水之間也”前后呼應(yīng)，并與“滁人游”“太守宴”“眾賓歡”“太守醉”連成一條抒情的線索，曲折地表達(dá)了作者內(nèi)心復(fù)雜的思想感情。目