EMC-測(cè)試整改實(shí)用方法課件

1、1EMI常用對(duì)策方式及 EMI 設(shè)計(jì)簡介南寧市躍龍科技有限公司 -質(zhì)量部2EMC簡介 EMC (Electro-Magnetic Compatibility) -裝置 整組設(shè)備或系統(tǒng),在其本身的電磁環(huán)境中能圓滿完成動(dòng)作,同時(shí)不 會(huì)讓其它在此環(huán)境中的 設(shè)備承受難以忍受的電磁干擾. EMI (Electro-Magnetic Interference) -裝置整組設(shè)備或系統(tǒng)動(dòng)作時(shí)自身產(chǎn)生的噪聲. EMS (Electro-Magnetic Susceptibility) -裝置整組設(shè)備或系統(tǒng)在電磁擾的環(huán)境中承受其它噪聲干擾的能力. 3EMC簡介EMC(就是電磁兼容性)簡單講就是： -電子電氣產(chǎn)品在

2、操作時(shí),本身會(huì)產(chǎn)生可能會(huì)干擾到其它產(chǎn)品操作 的電磁波(EMI),同時(shí)其本身也會(huì)受到來自此環(huán)境中其它產(chǎn)品發(fā)出的 電磁干擾（EMS)。即是規(guī)范產(chǎn)品的電磁干擾波,使其不會(huì)影響到其 它的產(chǎn)品運(yùn)作,同時(shí)本身具備可以抵抗外界干擾的能力。4EMC簡介EMC的構(gòu)成5EMC簡介造成EMC的三要素: A.干擾源: 自然的 人為的 B.干擾路徑:空間輻射,傳導(dǎo) 等 C.受干擾設(shè)備:電視機(jī) 收音機(jī) 電話 飛機(jī) 醫(yī)療設(shè)備 等 路徑 干擾源被干擾設(shè)備6EMC簡介為何要求電磁兼容: 電子電氣產(chǎn)品之普及,已成為生活中不可或缺的一部分,伴隨著而來的 電磁干擾的影響很廣.小至電視畫面受影響,大至危害飛機(jī)安全等,甚至 影響人體健康

3、的可能,有鑒于此許多國家都已要求產(chǎn)品需通過電磁兼容 的測(cè)試才能進(jìn)入市場(chǎng)銷售,同時(shí)有些國家也將電磁兼容技術(shù)作為壁壘限制進(jìn) 口產(chǎn)品，迫使他國通過提高成本等來降低對(duì)本國產(chǎn)品的沖擊通常的指令: 有歐盟的EMC規(guī)范,通常產(chǎn)品標(biāo)示CE以表明符合EMC等歐盟指令才能 輸入歐洲,可以通過歐盟認(rèn)證的實(shí)驗(yàn)室或自我宣告方式進(jìn)行。美國的FCC，凡 銷往美國的電子通訊產(chǎn)品皆需符合FCC所制定的相應(yīng)規(guī)范 。 7EMI的發(fā)生和傳播路徑主要介紹三項(xiàng)和你們的產(chǎn)品相關(guān)的測(cè)試1.空間輻射Radiation8EMI的發(fā)生和傳播路徑9EMI的發(fā)生和傳播路徑10EMI的發(fā)生和傳播路徑EN55022/CISPR22Frequency(MH

4、z) classA (dBuV)classB(dBuV)3023040(50)30(40)230100047(57)37(47)()內(nèi)為3m LIMIT,()外為10m LIMIT10m/3m LIMIT相差10dB,conversion limit is20log10/3=10.457 輻射限制(for CE)FCC Part 15BFrequency(MHz)classB3088 4088216 43.5216960 469601000 54Radiated limit(for FCC)11EMI的發(fā)生和傳播路徑2.傳導(dǎo)Conduction12EMI的發(fā)生和傳播路徑13EMI的發(fā)生和傳播路

5、徑14EMI的發(fā)生和傳播路徑頻 率classA(dBuV)classB(dBuV)(MHz) QP AVG QP AVG0.150.5 79 6656 6656 56460.55.0 73 60 56 465.030 73 60 60 501.classA為商業(yè)工業(yè)使用環(huán)境;2.classB為住家使用環(huán)境Conducted limit(for CE)15EMI的發(fā)生和傳播路徑3.ESD靜電16EMI的發(fā)生和傳播路徑3.ESD靜電17EMI的發(fā)生和傳播路徑EMC對(duì)策工作的目的: 將EUT本身產(chǎn)生的干擾降低,符合標(biāo)準(zhǔn)要求,同時(shí)EUT本身抗干擾能力提高，同樣滿足要求。 1.EMI的產(chǎn)生原理: 電場(chǎng)和

6、磁場(chǎng)伴隨著電壓和電流作用而產(chǎn)生的,主要是單位時(shí)間內(nèi)電壓電流的變化率dI/dt dv/dt影響,如果dI/dt dv/dt越高相應(yīng)產(chǎn)生的電場(chǎng)和磁場(chǎng)干擾就越強(qiáng). 2.EMI的輻射傳播路徑: 噪聲是以電波的特性，電場(chǎng)和磁場(chǎng)的方式來傳播18EMI的發(fā)生和傳播路徑19EMI對(duì)策原理1. EMI形成原因源頭 :Clock (square wave)的上升沿或下降沿瞬間變化產(chǎn)生的干擾,還有 high frequency signal line. 路徑 : 通過空間及干擾強(qiáng)度大的線.感應(yīng)天線 : 干擾的天線.主要由PCB板上的Trace,連接線,外接線. PATHSOURCEANTENNA20EMI對(duì)策原理2

7、. EMI對(duì)策思路 (1) 從根源入手,從源頭上將輻射能量降低 例如:時(shí)鐘crystal引角串入電阻,clock在線串入磁珠電阻等 (2) 破壞或改變輻射干擾的路徑 減少耦合機(jī)制,通常當(dāng)trace 為干擾信號(hào)頻率的/4時(shí)干擾最強(qiáng),可以改 動(dòng)走線或加強(qiáng)濾波 (3) 輻射機(jī)制的破壞: 減少縫隙,加強(qiáng)濾波,改變線的位置21EMI對(duì)策原理3. EMI對(duì)策的診斷方式 對(duì)于一臺(tái)EUT,首先我們按照標(biāo)準(zhǔn)的測(cè)試方法進(jìn)行EMI輻射干擾確認(rèn),找到測(cè)試Fail的頻率點(diǎn),然后從EUT實(shí)際特點(diǎn)判斷,輻射天線的影響,路徑的影響及Source的影響,然后再根據(jù)各種因素產(chǎn)生的影響采取相應(yīng)的措施.以輻射為例介紹在Chamber

8、內(nèi)的初步診斷: 一. 找到最大輻射方向 二. 移除外圍的信號(hào)線 三.EUT本身電源線輻射干擾的判斷 四. 檢查EUT金屬外殼螺絲有無擰緊,接插口的接地是否良好. 五.內(nèi)部可移除接插線的判斷,除電源線外,其它可移除的線移除,不可移除 的加core判斷 22EMI對(duì)策原理上述工作完成之后EUT Fail的頻點(diǎn)仍然很高需要查找其根源進(jìn)行細(xì)步診斷.（利用頻譜分析儀及電場(chǎng)磁場(chǎng)探棒） 一.以磁場(chǎng)探棒探測(cè)電路板上各主要部分組件噪聲干擾的強(qiáng)度比較找到高點(diǎn). 二.以電場(chǎng)探棒或探針探測(cè)一步中主要部分的元器件引腳連接器比較找到高點(diǎn). 上述找到干擾的源頭與傳播路徑,相關(guān)天線根據(jù)實(shí)際情況進(jìn)行相關(guān)的對(duì)策處理23EMI對(duì)策

9、原理4. EMI對(duì)策的處理方式 (1) 機(jī)器外部構(gòu)造的屏蔽處理 (切斷干擾的傳播路徑使干擾消耗) (2) 機(jī)器外部的電源線信號(hào)線處理 (因?yàn)橛行╊l率干擾特別是30-300MHZ之間的干擾是通過接插線二次傳遞 干擾,再到輻射到空間) (3) 機(jī)器內(nèi)部的電源線信號(hào)線處理 (線材剪短,線材纏繞,線材遠(yuǎn)離干擾) (4) 元器件擺設(shè)及走線對(duì)器件的位置及內(nèi)部走線控制 (5) 機(jī)器內(nèi)部振蕩線路 (6)元器件選用 (選擇各種性能參數(shù)與干擾類似的相關(guān)的特殊的元器件)24EMI對(duì)策原理 在處理EMI問題時(shí)對(duì)策修改方法往往不只是一種，可以針對(duì)產(chǎn)品的實(shí)際情況,選擇量產(chǎn)時(shí)可實(shí)施較好，成本較低的方式。5. EMI常用的對(duì)

10、策處理方法 (1). 屏蔽:外部采用金屬外殼或PCB上主振蕩放大部分主IC SDRAM加屏蔽罩 塑料外殼內(nèi)部噴涂導(dǎo)電漆或采用電鍍外殼. (2).接地: 加粗PCB板上的地線增大PCB板與金屬外殼的接地面積干擾較大主IC背面地可用導(dǎo)電泡棉或金屬彈片直接接地將干擾直接導(dǎo)入入地改變接地點(diǎn),改變干擾路徑,縮小回路面積.25EMI對(duì)策原理5. EMI常用的對(duì)策處理方法(續(xù)) (3). 濾波: a.加電阻: 30-50在Clock, data line, I/O port和其它含有噪聲的電路. b.加電容: 10-100P在Clock, power,data Line, I/O port及其它針對(duì)所想 抑

11、制含有噪聲的電路. c.加電感:power, K/B,data line Clock. d.加bead: power Clock data line I/O port. e.加core:機(jī)器內(nèi)部及外部電纜在線,電源在線. f. Common Choke:USB2.0, DC Power, AC Power. g. LC或RC濾波:Clock,data line, I/O port, Power. h.型濾波:DC power的輸入端或IC的power輸入端. I. T型濾波: 噪聲較大的Clock, data line, I/O port, DC power及其他電路. 上述對(duì)策方式使用后的位

12、置及大小需經(jīng)過多次的測(cè)試來決定較佳的值26EMI對(duì)策原理濾波圖27EMI對(duì)策原理6.Reconfirm工作在許多EMI對(duì)策上我們會(huì)面臨Golden Sample可符合爾量產(chǎn)卻無法符合的困擾,會(huì)有這種現(xiàn)象最主要的是沒有逐一確認(rèn)所下的對(duì)策是否有效,找reconfirm的工作量很重要的步驟如下: 一.將所加的對(duì)策修改逐一取下看噪聲是否升高 二.再將對(duì)策逐一加下看噪聲是否降低 三.將所有對(duì)策加到另一臺(tái)相同sample上看是否符合 經(jīng)過反復(fù)確認(rèn)可以確保量產(chǎn)的穩(wěn)定,同時(shí)對(duì)各對(duì)策的細(xì)節(jié)加以確定28EMI Conduction對(duì)策方法主要針對(duì)adaptor電源部分(0.15MHz30MHz)X電容Y電容Dif

13、ferential chokeX電容作用:抑制differential mode choke ,電容值越大對(duì)低頻效果越佳Differential:電感抑制differential mode噪聲,感值越大對(duì)低頻效果越佳Y電容:抑制common mode噪聲電容值越大對(duì)低頻效果越佳,在安規(guī)方面 有漏電流限制, 不可超過472Common電感:抑制common mode噪聲,感值越大低頻噪聲效果越佳 這四種組件相互搭配,調(diào)整系數(shù),調(diào)整位置,同時(shí)達(dá)到對(duì)噪聲良好的抑制效果Common choke29ESD的對(duì)策方法1. 結(jié)構(gòu)上進(jìn)行調(diào)整,減少外殼的孔縫,部分電鍍位置確定 ,遠(yuǎn)離敏感電路.2.電路中重要電源

14、線信號(hào)線對(duì)地加電容及Varistor.3. PCB板上地處理,利用阻抗較低的地網(wǎng)絡(luò)將能量消耗掉, 避免進(jìn)入敏感電路.4。主IC附近的電源，信號(hào)線處理。5。較長信號(hào)線上加CORE。 30EMI對(duì)策原理 EMI的設(shè)計(jì)對(duì)于整個(gè)產(chǎn)品開發(fā)無論在時(shí)間上還是在成本花費(fèi)上都很重要.31EMI設(shè)計(jì)整體結(jié)構(gòu)上設(shè)計(jì) (1) 機(jī)器外殼屏蔽處理 a. Metal:開孔方式以不規(guī)則及小圓孔的原則,避免長縫隙，接縫處要充分密合滴水不漏,密不透風(fēng),絕緣漆不要噴到機(jī)殼內(nèi)表面，螺絲接觸處。 b. Plastic:噴導(dǎo)電漆在內(nèi)殼，接縫處上下蓋接觸面積加大，接觸良好。 (2) 機(jī)器內(nèi)部電源線和信號(hào)線處理 a. short b.cor

15、e(for below300MHZ noise) c.shielding(for above 300MHZ noise) (3)機(jī)器外部電源線和信號(hào)線處理 a. short b.core(for below300MHZ noise) c.shielding(for above 300MHZ noise)32PCB板上設(shè)計(jì) (1) PCB板上組件的擺設(shè)布置 I/O口應(yīng)遠(yuǎn)離 主IC, SDRAM及較高頻率的晶振，相互作用的組件盡量放一起, 維持最短路徑擺放;晶振電路盡量靠近其主IC;PCB板各端口的插接線避免交叉跨越電路主板,避免 交互干擾，相互耦合。 (2)Ground處理,Analog與Dig

16、ital安排分開 CPU處地與其它地切割開串入濾波，使高噪聲區(qū)隔離,（如地面積很大不用切割）I/O端口地適當(dāng)切割，為低頻噪聲提供Bypass干擾地，I/O connector地與金屬機(jī)殼密合,Main board利用螺絲孔使內(nèi)層Ground和金屬機(jī)殼連接.地層盡量布大,消除懸空地,增多接地過孔。 EMI設(shè)計(jì)33EMI設(shè)計(jì)(3)濾波設(shè)計(jì) Source處理:Bypass capacitor(20P-100P) Bead(500) Resistor(22-47) I/O Port處理:Bypass(20P-100P) Bead(阻抗500)Resistor(2247) VCC/Ground處理:By

17、pass capacitor(可根據(jù)干擾情況加大?。?and Bead（注意DC阻抗不能太大）(4)布線先后順序控制原則 從EMI角度來講，先布重要的信號(hào)線如高電流變化率di/dt的信號(hào)線,大功率方波振蕩器,時(shí)鐘等高頻線,再布其它低頻線,電源線,地線。目的減少它們的長度. 34EMI設(shè)計(jì)(5)環(huán)路最小原則 信號(hào)線,電源線和他們回路組成面積越小越好可以布地線跟隨信號(hào)線,電 源線一起并盡量靠近.35EMI設(shè)計(jì) (6)走線控制 兩層板上下信號(hào)線避免平行,選擇正交,減少差模共模干擾信號(hào)線盡量短,多 余線頭去掉走線單線避免環(huán)路線長不要接近信號(hào)線內(nèi)信號(hào)頻率半波長的整數(shù)倍線轉(zhuǎn)彎45度角,跡線寬度不要突變,避

18、免阻抗不匹配引起反射。同時(shí)導(dǎo)線不要然拐彎. (7) IC電源處理 IC電源就近加電容對(duì)地,路徑不同處增多對(duì)地電容容值大小0.1uF100PF,重 要干擾電源與其它電源加Bead隔離;避免形成過多的環(huán)形通路。 (8)電路板上預(yù)留位 在主板重要干擾線預(yù)留電阻電容位I/O口,電源,地,預(yù)留電阻,電感,電容位 可先用0歐姆電阻，或空位.36EMI設(shè)計(jì)37EMI設(shè)計(jì)38EMI設(shè)計(jì)39EMI設(shè)計(jì)(9) 信號(hào)排插線及通常信號(hào)線設(shè)計(jì)。（主要為PCB到LCD的排線）40EMI設(shè)計(jì)(10)地線網(wǎng)絡(luò)設(shè)計(jì) 地線網(wǎng)絡(luò)可以使信號(hào)可以回流的平行地線數(shù)目大幅度增加,從而 使地線電感對(duì)任何信號(hào)而言都保持最小,同時(shí)為降低ESD的敏感 性,一個(gè)低阻抗的地線網(wǎng)絡(luò)也是很重要的,相連的線越粗越好。 從EMC的角