電子產(chǎn)品設(shè)計與制作項目二：流水燈電路設(shè)計與制作任務(wù)3

1、項目二 任務(wù)3尚德博學(xué)求實創(chuàng)新任務(wù)3 流水燈電路組裝 任務(wù)描述 根據(jù)電路圖紙，采購相關(guān)元器件，對元器件進行質(zhì)量檢測后，根據(jù)圖紙要求裝配電路。要求在滿足裝配工藝要求的前提下，元器件排列整齊、美觀、合理，方便操作使用?？偰繕?biāo)根據(jù)電子產(chǎn)品工藝要求裝配流水燈電路。具體目標(biāo)完成這個學(xué)習(xí)任務(wù)后，你應(yīng)做到：在知識方面：1能正確敘述電路中各元器件的作用、標(biāo)識方式、識別方法及質(zhì)量判斷的要點2能正確敘述集成電路常用封裝方式及基本特點具體目標(biāo)3能正確敘述集成電路安裝工藝要求及安裝注意事項在技能方面：1能按要求采購到所需的元器件2能正確判別區(qū)分三極管極各管腳，判斷質(zhì)量好壞，3能正確檢測發(fā)光二極管4能根據(jù)圖紙獨立完成流

2、水燈的裝配【任務(wù)導(dǎo)學(xué)】知識鏈接一：三極管的識別與檢測1 三極管的識別及其分類晶體三極管簡稱三極管，它的工作狀態(tài)有三種：“放大、飽和、截止”，因此，三極管是放大電路的核心元件具有電流放大能力，同時又是理想的無觸點開關(guān)元器件。國產(chǎn)三極管型號的命名方法國產(chǎn)三極管的型號命名由五部分組成例如：1.1 三極管3AD50C：鍺材料PNP型低頻大功率三極管，如圖（a）所示；1.2 三極管3DG201B: 硅材料NPN型高頻小功率三極管如圖（b）所示。三極管的種類較多。按三極管制造的材料來分，有硅管和鍺管兩種；按三極管的內(nèi)部結(jié)構(gòu)來分，有NPN和PNP兩種；按三極管的工作頻率來分，有低頻管和高頻管兩種；按三極管允

3、許耗散的功率來分，有小功率管、中功率管和大功率管。2三極管的管型、極性判別及質(zhì)量判斷管型判別步驟：（萬用表識別法）2.1 萬用表調(diào)到R100（或R1K）擋；2.2 用黑表筆接觸三極管的一根引腳，紅表筆分別接觸另兩根引腳，測出一組（兩個）阻值；2.3 表筆依次換接三極管其余兩引腳，重復(fù)上述操作，又測得兩組阻值；2.4 比較三組阻值，當(dāng)某一組中的兩個阻值基本相同時，黑表筆所接的引腳為該三極管的基極，另外若該組阻值為三組中最小，說明被測管是NPN型；若該組的兩個阻值為最大，則說明被測管是PNP型。發(fā)射極和集電極判別：對NPN于型三極管，黑表筆接假定是集電極的管腳，紅表筆接假定是發(fā)射極的管腳（對于PN

4、P型管，萬用表的紅、黑表筆對調(diào)）；然后用大拇指將基極和假定集電極連接（注意兩管腳不能短接），這時記錄下萬用表的測量值；最后反過來，把原先假定的管腳對調(diào)，重新記錄下萬用表的讀數(shù)，兩次測量值較小的黑表筆所接的管腳是集電極（對于PNP 型管，則紅表筆所接的是集電極）。三極管指針式萬用表質(zhì)量判斷測 NPN 三極管:將萬用表歐姆擋置“R 100”或“R lk”處,把黑表筆接在基極上,將紅表筆先后接在其余兩個極上,如果兩次測得的電阻值都較小,再將紅表筆接在基極上,將黑表筆先后接在其余兩個極上,如果兩次測得的電阻值都很大,則說明三極管是好的。測 PNP 三極管:將萬用表歐姆擋置“R 100”或“R lk”處

5、,把紅表筆接在基極上,將黑表筆先后接在其余兩個極上,如果兩次測得的電阻值都較小,再將黑表筆接在基極上,將紅表筆先后接在其余兩個極上,如果兩次測得的電阻值都很大,則說明三極管是好的。知識鏈接二：集成電路介紹1 CD4017介紹CD4017 是5 位Johnson 計數(shù)器，具有10 個譯碼輸出端，CP、CR、INH 輸入端。時鐘輸入端的斯密特觸發(fā)器具有脈沖整形功能，對輸入時鐘脈沖上升和下降時間無限制。INH 為低電平時，計數(shù)器在時鐘上升沿計數(shù)；反之，計數(shù)功能無效。CR 為高電平時，計數(shù)器清零。Johnson 計數(shù)器，提供了快速操作、2 輸入譯碼選通和無毛刺譯碼輸出。防鎖選通，保證了正確的計數(shù)順序。

6、譯碼輸出一般為低電平，只有在對應(yīng)時鐘周期內(nèi)保持高電平。在每10 個時鐘輸入周期CO 信號完成一次進位，并用作多級計數(shù)鏈的下級脈動時鐘。CD4017 提供了16 引線多層陶瓷雙列直插(D)、熔封陶瓷雙列直插(J)、塑料雙列直插(P)和陶瓷片狀載體(C)4 種封裝形式。CD4017十進制計數(shù)器內(nèi)部電路圖：CD4017B數(shù)字電路CD4017是十進制計數(shù)分頻器，它的內(nèi)部由計數(shù)器及譯碼器兩部分組成，由譯碼輸出實現(xiàn)對脈沖信號的分配，整個輸出時序就是Q0、Q1、Q2、Q9依次出現(xiàn)與時鐘同步的高電平，寬度等于時鐘周期。CD4017有10個輸出端（Q0Q9）和1個進位輸出端COUT。每輸入10個計數(shù)脈沖，COU

7、T就可得到1個進位正脈沖，該進位輸出信號可作為下一級的時鐘信號。有3個輸入端（MR、CP0和CP1），MR為清零端，當(dāng)在MR端上加高電平或正脈沖時其輸出Q0為高電平，其余輸出端（Q1Q9）均為低電平。CP 0和CP 1是2個時鐘輸入端，若要用上升沿來計數(shù)，則信號由CP 0端輸入；若要用下降沿來計數(shù)，則信號由CP 1端輸入。設(shè)置2個時鐘輸入端，級聯(lián)時比較方便，可驅(qū)動更多二極管發(fā)光。由此可見，當(dāng)CD4017有連續(xù)脈沖輸入時，其對應(yīng)的輸出端依次變?yōu)楦唠娖綘顟B(tài)，故可直接用作順序脈沖發(fā)生器。CD4017有兩個時鐘端 CP 和 EN，若用時鐘脈沖的上沿計數(shù)，則信號從 CP 端輸入；若用下降沿計數(shù)，則信號從

8、 EN 端輸入。設(shè)置兩個時鐘端是為了級聯(lián)方便CD4017引腳圖如下2 CD4069介紹CD4069引腳圖如下CD4069是六反相集成電路，由六個COS/MOS反相器電路組成，此器件要用作通用反相器。它的主要功能就是當(dāng)輸入為低電平時，則輸出為高電平；當(dāng)輸入為高電平時，則輸出為低電平。（缺口左邊第一腳為元件第一引腳）1腳（1IN）第一輸入端（1腳與2腳為一組反相器）2腳（1OUT）輸出端3腳（2IN）第二輸入端（3腳與4腳為一組反相器）4腳（2OUT）輸出端5腳（3IN）第三輸入端（5腳與6腳為一組反相器）6腳（3OUT）輸出端8腳（4OUT）輸出端（8腳與9腳為一組反相器）9腳（4IN）第四輸入

9、端10腳（5OUT）輸出端（10腳與11腳為一組反相器）11腳（5IN）第五輸入端12腳（6OUT）輸出端（12腳與13腳為一組反相器）13腳（6IN）第六輸入端14腳（VSS）電源正端7腳（VSS）負電源端4069實物照片知識鏈接三：常見的電子組件封裝方式介紹1 常見的電子組件封裝方式介紹1.1 電阻、電容、電感外形尺寸的描述方式。在描述 SMT 電阻、電容、電感時，經(jīng)常用到 0603/0805/1206/1210/2012 等數(shù)字組合來表示，它們是什么意思？與具體阻值沒有關(guān)系，但封裝尺寸與功率有關(guān)，通常來說如下：0201 1/20W 0402 1/16W 0603 1/10W 0805 1

10、/8W 1206 1/4W這些都是英制的尺寸單位表示法。舉例如下：0603 表示：長 0.06 英寸，寬 0.03 英寸2012 表示：長 0.20 英寸，寬 0.12 英寸換算成公制單位的表示法如下.電容電阻外形尺寸與封裝的對應(yīng)關(guān)系是：0402=1.0mm0.5mm 0603=1.6mm0.8mm 0805=2.0mm1.2mm1206=3.2mm1.6mm 1210=3.2mm2.5mm 1812=4.5mm3.2mm2225=5.6mm6.5mm英寸/mil/mm 之間換算單位為：1 英寸=1000mil 1mm 約=40mil1.2 常見IC的封裝方式簡介集成電路芯片（IC:Integ

11、rated Circuit Chip）集成電路有普通的 IC，有大規(guī)模集成電路（LSIC），還有超大規(guī)模集成電路（VLSIC）。一般的 SOP 封裝都是普通的 IC，QFP 是 LSIC，PGA 是 VLSIC。1.2.1 DIP (Dual Inline Package) （如下圖）是指采用雙列直插形式封裝的集成電路芯片絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過 100 個。采用 DIP 封裝的 CPU 芯片有兩排引腳，需要插入到具有 DIP 結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進行焊接。DIP 封裝的芯片在從芯片插座上插拔時應(yīng)特

12、別小心，以免損壞引腳。DIP 封裝DIP 封裝具有以下特點：其一，適合在 PCB(印刷電路板)上穿孔焊接，操作方便。其二，芯片面積與封裝面積之間的比值較大，故體積也較大。1.2.2 QFP 塑料方型扁平式封裝和 PFP 塑料扁平組件式封裝（如下圖）QFP（Plastic Quad Flat Package）封裝的芯片引腳之間距離很小，管腳很細，一般大規(guī)?；虺笠?guī)模集成電路都采用這種封裝形式，其引腳數(shù)一般在100個以上。用這種形式封裝的芯片必須采用 SMD（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來。采用 SMD 安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計好的相應(yīng)管腳的焊點。將芯片各腳對準相

13、應(yīng)的焊點，即可實現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。QFP 封裝PFP（Plastic Flat Package）方式封裝的芯片與 QFP方式基本相同。唯一的區(qū)別是 QFP一般為正方形，而 PFP 既可以是正方形，也可以是長方形。QFP/PFP 封裝具有以下特點：（1）適用于 SMD 表面安裝技術(shù)在 PCB 電路板上安裝布線。（2）適合高頻使用。（3）操作方便，可靠性高。（4）芯片面積與封裝面積之間的比值較小。Intel 系列 CPU 中 80286、80386 和某些 486 主板采用這種封裝形式。1.2.3 PGA 插針網(wǎng)格數(shù)組封裝（如下圖）PGA(P

14、in Grid Array Package)芯片封裝形式在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成 2-5 圈。安裝時，將芯片插入專門的 PGA 插座。為使 CPU 能夠更方便地安裝和拆卸，從 486 芯片開始，出現(xiàn)一種名為 ZIF 的 CPU 插座，專門用來滿足 PGA 封裝的 CPU 在安裝和拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU 就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將 CPU 的引腳與

15、插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸 CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU 芯片即可輕松取出。PGA封裝1.2.4 BGA 球柵數(shù)組封裝（如下圖）隨著集成電路技術(shù)的發(fā)展，對集成電路的封裝要求更加嚴格。這是因為封裝技術(shù)關(guān)系到產(chǎn)品的功能性，當(dāng) IC 的頻率超過 100MHz 時，傳統(tǒng)封裝方式可能會產(chǎn)生所謂的“CrossTalk”現(xiàn)象，而且當(dāng) IC 的管腳數(shù)大于 208 Pin 時，傳統(tǒng)的封裝方式有其困難度。因此，除使用 QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片（如圖形芯片與芯片組等）皆轉(zhuǎn)而使用BGA(Ball Grid Array Package)封裝技術(shù)。BGA 一出現(xiàn)便成為 CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。BGA 封裝1.2.5 CSP 封裝（如下圖）CSP 芯片尺寸封裝隨著全球電子產(chǎn)品個性化、輕巧化的需求蔚為風(fēng)潮，封裝技術(shù)已進步到 CSP(Chip Size Package)。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC 尺寸邊長不大于芯片的 1.2倍，IC 面積只比晶粒(Die)大不超過