時序電路實驗系統研究報告

1、-. z理工大學成人高等學歷教育畢業(yè)設計(論文)時序電路實驗系統與研究學 院 學 號姓 名 專 業(yè) 學歷層次 學習形式 學習年限 學習地點 指導教師 完成日期 2021年9月6日-. z時序電路實驗系統與研究摘 要隨著多媒體技術的日趨成熟與穩(wěn)定，在教育方面，它以強大的功能成為教學的主要輔助工具。通過各種多媒體輔助工具數字電子技術實驗系統開發(fā)的根底上，進展多媒體技術開發(fā)和研究，對根本單元電路時序電路觸發(fā)電路、計數、譯碼和顯示、存放器和移位存放器、施密特觸發(fā)器進展系統的組合式構造的設計，并具有系列化多功能的實驗操作性的特點，使實驗室數字電子實驗方面的實驗模式和實驗手段有一個系統的改變和提高，同時在

2、整個多元化的數字電子電路設計中，對單元電路進展深化研究。使初學的使用者在本系統實驗中可以完成驗證性、設計性，開發(fā)性的實驗。其中Multisim仿真軟件對于虛擬電子與及其元器件，虛擬儀器和儀表，實現了軟件即元器件，軟件即儀器，是一個具有數字電子電路的設計，電路功能測試的虛擬仿真軟件。在如今這個微電子世界來說，進展零本錢的實驗零本錢的風險實驗，Multisim仿真軟件給我們帶來的利益是無窮大的。關鍵詞：數字電子技術 Multisim仿真軟件-. zSequential circuit e*periment system and researchABSTRACTWith the maturing o

3、f multimedia technology and stability, in terms of education, it with strong function bee the main teaching AIDS. Au*iliary tool through a variety of multimedia digital electronic technology e*periment, on the basis of system development, multimedia technology research and development, the basic uni

4、t circuit timing circuit, trigger circuit, counting, decoding and display, and shift registers, Schmitt trigger) for the design of system of modular structure, and has the characteristics of series multifunctional e*perimental operational, the digital electronic laboratory e*periments of e*perimenta

5、l model and e*perimental means there is a change and improve in the system, at the same time in the diversified digital electronic circuit design, to deepen the research unit circuit. The novice users in .Key word: Digital electronic technology Multisim simulation software-. z目 錄第1章緒論11.1 課題背景及意義21.

6、2課題的設想及設計方法2第2章 系統理論分析32.1時序邏輯電路3觸發(fā)器4常用時序邏輯電路5時序邏輯電路的設計52.2 脈沖的產生于整形電路72.2.1 脈沖波形的整形7555集成定時器7第3章 Ni Multisim仿真的制作93.1 Multisim的實際應用9第4章 實驗報告154.1實驗一 觸發(fā)器電路及功能轉換154.2實驗二 存放器、移位存放器和計數器174.3實驗三 時序邏輯電路的設計194.4實驗四 計數、譯碼和顯示20實驗總結22參考文獻23-. z第1章 緒論隨著科學技術的進步，各種電子產品層出不窮，這些新產品的根底都離不開數字電子技術。實驗教學是電氣、信息、自動化類專業(yè)根底

7、課程中的重要環(huán)節(jié)，與專業(yè)教學嚴密結合，對培養(yǎng)學生理論聯系實際的能力具有重要的作用。雖然組合邏輯電路能夠很好的處理像加，減等這樣的操作，但是要獨立使用組合邏輯電路，使操作按照一定的順序執(zhí)行需要串聯許多組合邏輯電路，而要通過硬件實現這種電路代價是很大的，并且靈活性也很差，為了試驗一種很有效而且靈活的操作系列，我們需要構造一種能夠存儲各種操作之間的信息的電路，我們則稱之為時序電路。為了的改善根底性實驗的教學模式，使學生能在根底性實驗中理解和穩(wěn)固根本知識理論，訓練和掌握實驗技能。但是實驗教學比擬死板教師在上面教，學生在下面聽的比擬抽象，當學生自己做的時候往往會遇到很多麻煩。雖然教師會讓同學們預習，但是

8、效果并不是好。因此我們通過Multisim仿真，讓學生們直觀的觀察邏輯電路運行時各個關鍵點的波形變化，加深了理解，同時也提高了實驗效果。在數字電子電路的典型實驗中，通過Multisim讓同學們必須自己動手連接元器件，得到自己想要的實驗電路圖，而教師則可以通過多媒體數字電子電路實驗的多媒體教學來指導每個學生的缺乏，既提高效率又可以減少上課的負擔。1.1 課題背景及意義從自身在學校上課的經歷來看，在現有的根底性實驗教學模式下，由于受到場地和設備的影響，缺乏生動形象的表達形式。實驗課程是需要自己預習的，可是現在沒有針對預習的一些資料，當在預習中遇到問題是就比擬麻煩。因此利用現有的計算機技術設計一個基

9、于PowerPoint和電路仿真軟件NI multisim的多媒體系統，通過文字，圖像，動畫來演示動態(tài)的數字電子實驗，對提高實驗教學質量的意義如下：1.整合數字電子實驗的模式與手段為統一的系統。使之具有系列化，多功能的實驗操作性。在原來的數電實驗箱上配合例如的幻燈片，以期到達生動簡潔的說明效果。2.在系統的單一單元電路設計中，深化研究，使初學者在系統實驗中自行完成驗證性、設計性、開發(fā)性的實驗。理解和穩(wěn)固根底知識與理論，訓練掌握根本技能。培養(yǎng)獨立分析問題與解決問題的能力和嚴謹的工作作風。3.系統采用電子文檔，利用幻燈片教學，擯棄傳統的文本備課，具有簡單直觀的特點。同時，課程容的修改、添加和刪除都

10、可以在計算機上完成。設想中，教師可以依托校園網將實驗指導發(fā)布在網絡上，成為共享資源，也能為每個學生定制不同的實驗方案。1.2 課題的設計方法我們在指導教師的指導下，決定在數字實驗系統開發(fā)的根底上，進展多媒體技術開發(fā)和研究，通過查找多媒體設計書籍，收集數字實驗數據，了解和掌握整個多媒體設計的要求和目的。結合電路、電子、計算機單片電路的根底知識，對根本單元電路常用電子儀器的使用、組合邏輯、數據選擇器、數字比擬器、譯碼器、計數器進展研究，整理并設計典型的數字實驗，并使之具有系列化多功能的實驗操作性的特點，使實驗室數字電子實驗的實驗模式和手段有一個系統的改變和提高，通過與指導教師的溝通，具體設計方案如

11、下：我將進展時序邏輯電路的理論分析及利用Multisim進展仿真模擬實驗設計。第2章 系統理論分析觀察自然界中形形色色的物理量時不難發(fā)現，盡管性質各異，但就變化規(guī)律來說，不外乎兩大類。其中一類物理量的變化在時間和數量上都是連續(xù)的，這類物理量叫模擬量，表示模擬量的信號叫模擬信號，工作在模擬信號下的電子電路稱為模擬電路。另一類物理量的變化都是離散的，同時他們的數值大小和每次的增減變化都是*個最小數量單位的整數倍。這類物理量叫數字量，表示數字量的信號叫數字信號，工作在數字信號下的電子電路稱為數字電路。根據邏輯功能的不同特點，可以把數字電路分為組合邏輯電路和時序邏輯電路。在組合邏輯電路中，任一時刻的輸

12、出信號僅取決于當時的輸入信號。而在時序邏輯電路中，任一時刻的輸出信號不僅取決于當時的輸入信號，還與前一時刻電路的狀態(tài)有關。它主要由存儲電路和組合電路兩局部組成，組合電路的根本單元是門電路，存儲電路的根本單元是觸發(fā)器。在這里，只討論時序邏輯實驗的原理。2.1 時序邏輯電路時序邏輯電路在電路構造上有兩個顯著特點。第一，時序電路通常包含組合電路和存儲電路，其中存儲電路是必不可少的。第二，順序電路的輸出狀態(tài)必須反應到組合電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出?？驁D可繪為下列圖所示的普遍形式。圖2-1 時序電路原理設*為現在的輸入，q為現在的狀態(tài)，z為現在的輸出，它們之間具有如下關系z

13、=w*，qw表示函數，w為輸出函數。因為下一個狀態(tài)是由現在的狀態(tài)和現在的輸入所決定的，則q=*，q 這里表示狀態(tài)轉移函數。q都是表示現在的狀態(tài)，*也表示現在的輸入，這些公式的左邊是僅由現在信號所決定的。即表示這些式子的邏輯可以構成組合電路。因此順序電路可由圖2-1構成。由于存儲電路觸發(fā)器的動作特點不同，時序電路又分為同步與異步。在同步時序電路中，所有觸發(fā)器的狀態(tài)變化都是同一信號操作下的發(fā)生的，而在異步時序電路中，觸發(fā)器狀態(tài)變化不同時。其實，在分析時序邏輯電路時，只要把狀態(tài)變量和輸入信號一樣當作邏輯函數的變量處理，則仍然可以運用一些組合電路的運算方法。不過，由于任何時候的狀態(tài)變量的取值都與歷史情

14、況有關，所以分析要復雜一些。為此要引入新的表示方法和分析方法。用輸出方程、驅動方程和狀態(tài)方程來描述時序電路邏輯功能。用狀態(tài)轉換圖來描述電路狀態(tài)轉換全過程。觸發(fā)器能夠存儲1位二值信號的根本單元電路統稱為觸發(fā)器。為實現記憶1位二值信號的功能，觸發(fā)器必須具備兩個根本特點：1.具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1。2.根據不同的輸入信號可以置0或1狀態(tài)。根據觸發(fā)器邏輯功能細節(jié)的不同，可以分為RS觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器等。此外，根據存儲數據原理的不同，觸發(fā)器還分為靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。靜態(tài)觸發(fā)器靠電路狀態(tài)的自鎖存儲數據。動態(tài)觸發(fā)器是通過MOS管柵極輸入電容上存儲電荷來

15、存儲數據。由于電路構造形式的不同，帶來了觸發(fā)器各不一樣的動作特點。即,同一種電路構造可以做成不同的觸發(fā)器，反之，同一邏輯功能的觸發(fā)器可以用不同的構造來實現。RS觸發(fā)器:特性方程：Qn+1=S+QnRS=0(約束條件)狀態(tài)轉換圖JK觸發(fā)器：特性方程：Qn+1=Jn+Qn狀態(tài)轉換圖 D觸發(fā)器：特性方程：Qn+1=D狀態(tài)轉換圖T觸發(fā)器：特性方程：Qn+1=Tn+Qn狀態(tài)轉換圖常用時序邏輯電路存放器：一個觸發(fā)器可以保存1位二進制數，存放n位二進制數碼需要n個觸發(fā)器。由多個觸發(fā)器組成的能同時保存多位二進制數據的電路，稱為存放器。對于存放器中的觸發(fā)器只要求他們具有置1、置0的功能，因此無論是同步RS構造觸

16、發(fā)器，還是主從構造或者邊沿觸發(fā)構造的觸發(fā)器，都可以組成存放器。移位存放器：移位存放器除了具有存儲代碼的功能外，還具有移位功能，可以利用移位脈沖使存放的代碼左移或右移。因此不但可以用來存放代碼，還可以用來實現數據的串行并行轉換、數值運算和數據處理等。計數器：計數器在數字系統中應用廣泛。不僅用與時鐘脈沖計數，還用于分頻，產生節(jié)拍脈沖和脈沖序列及進展數字運算?？梢苑譃橥胶彤惒絻深悺０从嫈灯鞯臄底衷鰷p分類，可以把計數器分為加法、減法和可逆計數器。按計數器的數字編碼方式分類，可以分為二進制計數器、二十進制計數器、循環(huán)碼計數器等。移位存放型計數器：環(huán)形計數器，突出優(yōu)點為構造簡單，缺點是電路狀態(tài)沒有充分利

17、用。扭環(huán)形計數器，優(yōu)點是狀態(tài)利用率提高一倍，不存在競爭冒險現象。時序邏輯電路的設計設計時序邏輯電路時，其設計結果應該力求簡單。采用小規(guī)模集成電路時，最簡標準是觸發(fā)器和門電路數目最少，輸入端數目最少。采用規(guī)模集成電路時，最簡標準是集成電路數目最少，種類最少，互相連線最少。設計同步時序邏輯電路，按如下步驟進展：1.名并寫入狀態(tài)轉換表；給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數。通常取條件作為輸入邏輯變量，結果為輸出邏輯變量。輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號。列出電路的狀態(tài)轉換表或畫出電路的狀態(tài)轉換圖。2.化簡，假設兩個電路狀態(tài)在一樣的輸入下有一樣的輸出，并且轉換到

18、同樣一個次態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)。顯然它們是重復的，可以合并為一個，狀態(tài)化簡的目的就是合并等價狀態(tài)以求得最簡狀態(tài)轉換圖。3.分配，首先確定觸發(fā)器數目為n，時序電路所需M個狀態(tài)。必須取2n-1U-時輸出高電平，反之為低電平。根本RS觸發(fā)器是時基電路的核心，其輸出狀態(tài)由兩個比擬器的輸出電平決定，RD為復位端。輸出級在邏輯上等于Q端輸出。555時基電路的根本應用分為三類。即多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器和RS觸發(fā)器。施密特觸發(fā)器: 施密特觸發(fā)器是脈沖波形變換中常用的一種電路。它在性能上有兩個重要特點：1. 輸入信號從低電平上升的過程中，電路狀態(tài)轉換時對應的輸入電平，與輸入信號從高電平下降過程中對應

19、的輸入電平不同。2. 在電路狀態(tài)轉換時，通過電路部的正反應過程使輸出電壓波形的邊沿變的很陡。在這里通過對實驗原理的分析，結合數字實驗教學課程安排，將數字實驗時序邏輯局部分為以下四個實驗：實驗一 觸發(fā)器電路及功能轉換實驗二存放器、移位存放器和計數器實驗三時序邏輯電路的設計實驗四計數、譯碼和顯示第3章 NI multisim仿真制作NI Multisim軟件是一個專門用于電子電路仿真與設計的EDA工具軟件。作為 Windows 下運行的個人桌面電子設計工具，NI Multisim 是一個完整的集成化設計環(huán)境。NI Multisim計算機仿真與虛擬儀器技術可以很好地解決理論教學與實際動手實驗相脫節(jié)的

20、這一問題。學員可以很方便地把剛剛學到的理論知識用計算機仿真真實的再現出來，并且可以用虛擬儀器技術創(chuàng)造出真正屬于自己的儀表。NI Multisim軟件絕對是電子學教學的首選軟件工具。NI Multisim的特點:1直觀的圖形界面:整個操作界面就像一個電子實驗工作臺，繪制電路所需的元器件和仿真所需的測試儀器均可直接拖放到屏幕上，輕點鼠標可用導線將它們連接起來，軟件儀器的控制面板和操作方式都與實物相似，測量數據、波形和特性曲線如同在真實儀器上看到的； 2豐富的元器件:提供了世界主流元件提供商的超過17000多種元件，同時能方便的對元件各種參數進展編輯修改，能利用模型生成器以及代碼模式創(chuàng)立模型等功能，

21、創(chuàng)立自己的元器件。 3強大的仿真能力4豐富的測試儀器5完備的分析手段:它們利用仿真產生的數據執(zhí)行分析，分析圍很廣，從根本的到極端的到不常見的都有，并可以將一個分析作為另一個分析的一局部的自動執(zhí)行。集成LabVIEW和Signale*press快速進展原型開發(fā)和測試設計，具有符合行業(yè)標準的交互式測量和分析功能。3.1Multisim的實際應用1Jk觸發(fā)器的仿真分析圖3-1 Jk觸發(fā)器仿真測試電路元器件的選?。?.VCC：place sourcepower_sourceVCC2.：place sourcepower_sourceground，選取電路中的接地3.place electromecha

22、nicalsupplemenntory_cospdt_sb4.觸發(fā)器74LS76N: place ttl74LS74LS76N5.place indicatorprobeprobe_red6.儀器：信號發(fā)生器*FG1，雙擊翻開設置對話框，講頻率設置為1kHz，波形設置為方波。表3-2 Jk觸發(fā)器功能表結合圖3-1和圖3-2進展仿真分析：Reset為異步置0端，set異步置1端，都是低電平有效，所以要使jk觸發(fā)器工作，上述兩個控制端都要接高電平。受時鐘脈沖控制的觸發(fā)器使用時需要注意，時鐘觸發(fā)器有四種觸發(fā)方式：Cp=1期間均可觸發(fā)，稱為高電平觸發(fā)，Cp=0期間均可觸發(fā)，稱為低電平觸發(fā)，Cp由0變1

23、，上升沿觸發(fā)，Cp由1變0，下降沿觸發(fā) 2 Jk觸發(fā)器構成的同步十進制減法計數器，電路設計分析1計數器的概況計數器的種類很多，特點各異。它的主要分類如下。按計數進制分，二進制、十進制、任意進制；按計數增減分加法計數器、減法計數器、加/減法計數器按計數器中觸發(fā)器翻轉是否同步分異步計數器和同步計數器2同步計數器的設計狀態(tài)圖設計計數器的第一步是創(chuàng)立一個狀態(tài)圖。一個狀態(tài)圖給出了計數器在時鐘的作用下狀態(tài)行進的歷程。例如圖3-3十進制減法的狀態(tài)圖表3-3 十進制減法的狀態(tài)圖次態(tài)表 一旦由狀態(tài)圖定義了時序電路，第二部就是推導出次態(tài)彪，列出計數器的每一個狀態(tài)，十進制減法的次態(tài)圖如下表3-4 真值表觸發(fā)器轉換表

24、表3-5 Jk觸發(fā)器的轉換表通過轉換表可以得到jk的每一個狀態(tài)表3-6卡諾圖 卡諾圖可以用來確定計數器中每個觸發(fā)器的j和k的輸入所需要的邏輯。每個觸發(fā)器的j和k輸入都有一個卡諾圖。表3-7 卡諾圖5觸發(fā)器輸入的邏輯表達式通過卡諾圖可以得出邏輯式。J3=2*1*0K2=0J2=Q30K2= QUOTE * MERGEFORMAT 1*0 (6)計數器的實現 圖3-8 十進制減法的實驗仿真第4章 實驗報告4.1實驗一 觸發(fā)器電路及功能轉換1實驗目的：驗證根本觸發(fā)器的邏輯功能，總結測試方法。掌握觸發(fā)器的分類根本觸發(fā)器和時鐘觸發(fā)器。掌握時鐘觸發(fā)器不同邏輯功能之間的相互轉換。2實驗設備：雙JK觸發(fā)器74

25、LS112，雙D觸發(fā)器74LS74，二輸入四與非門74LS00，六反相器74LS04，雙蹤示波器，信號發(fā)生器，萬用表，數電實驗箱。3實驗容：邏輯功能驗證：JK觸發(fā)器:選用下降沿觸發(fā)74LS112雙JK觸發(fā)器，管腳排列如圖4-1所示，按圖4-2接線，其中1Rd、1Sd、1J、1K分別接邏輯開關K1、K2、K3、K4，1CP接單次脈沖，Q與Q分別接發(fā)光二極管，VCC和GND接5V電源的+和-。圖4-1 74LS112管腳排列組合圖4-2 JK觸發(fā)器驗證電路圖D觸發(fā)器:選用上升沿觸發(fā)74LS74雙D觸發(fā)器，管腳排列如圖4-3所示，按圖4-4接線，其中1D、1Rd、1Sd 分別接邏輯開關K1、K2、K

26、3，1CP接單次脈沖，輸出端Q與Q分別接發(fā)光二極管，VCC和GND接5V電源的+和-。圖4-3 74LS74排列圖圖4-4 D發(fā)器驗證電路圖邏輯功能轉換：JKD: 畫出邏輯轉換電路，并用74LS112，74LS04來實現。測試轉換所得的D觸發(fā)器邏輯功能。將D端分別置0、1，加單個脈沖于CP端，觀察觸發(fā)器狀態(tài)并且記錄。測試異步置位端S及異步復位端R的功能。將S、R及D分別置位010、011、100、101等狀態(tài)，觀察并記錄輸出。DJK:畫出邏輯轉換電路，并用74LS74，74LS00，74LS04來實現。測試轉換所得的JK觸發(fā)器邏輯功能。將JK觸發(fā)器輸入端JK分別置位00、01、10、11等狀態(tài)

27、，加單個脈沖于CP，觀察觸發(fā)器狀態(tài)并且記錄。波形觀察:將JK觸發(fā)器均連接成T觸發(fā)器，并將其連接成二進制加法計數器。將二個觸發(fā)器均清零，加四個單脈沖于CP端，觀察觸發(fā)器狀態(tài)Q1、Q2并且記錄。在CP端參加頻率為1KHZ，幅度在4V的連續(xù)方波脈沖，用示波器觀察并繪出CP、Q1、Q2的波形，觀察時注意波形翻轉前后沿及上下時基須對準。4 出現的問題集成元件使用時應先接電源后接信號。實驗完畢后應先撤除信號后斷電源。元件管腳相互不可短路，否則會損壞元件。當Multisim中JK觸發(fā)器的元器件功能不對，需要置零和置一端接一4.2實驗二存放器、移位存放器和計數器1實驗目的：驗證存放器和移位存放器的功能。熟悉移

28、位存放器的邏輯電路和工作原理。進一步了解JK觸發(fā)器組成的各種單元電路。2實驗設備：雙JK觸發(fā)器CC4027，雙蹤示波器，雙脈沖信號發(fā)生器，直流穩(wěn)壓電源，直流數字電壓表，萬用表，數電實驗箱。3實驗容：同步移位存放器按圖3-5連接各級JK觸發(fā)器成移位存放器，JK觸發(fā)器上的Q1Q2Q3Q4分別與三極管相連，通過三極管驅動發(fā)光二極管顯示，燈亮為高電平1，燈暗為低電平0，Rd為清零端。圖4-5 移位存放器檢查線路，無誤后接5V10V直流電壓，由信號發(fā)生器發(fā)出的脈沖作JK觸發(fā)器的CP計數脈沖，當CP頻率為1HZ時借助指示燈用萬用表或直流數字電壓表測出移位存放器Q1Q2Q3Q4 的電平值，根據電平值記錄邏輯

29、狀態(tài)。當CP頻率為10KHZ時，分別用示波器觀察JK觸發(fā)器Q1Q2Q3Q4 端的輸出波形，并對應CP計數脈沖描繪下來。扭環(huán)移位存放器如圖4-5，將A、B兩端對調即為扭環(huán)移位存放器，步驟同前。通過實驗，描繪Q1Q2Q3Q4對應CP波形，借助指示燈記錄邏輯狀態(tài)。二進制計數器將JK觸發(fā)器按圖4-6接成二進制異步計數器，在CP分別為低頻1HZ和高頻10KHZ時由發(fā)光二極管和示波器觀察計數器的狀態(tài)，測出觸發(fā)器輸出電平值及繪出波形并記錄。圖4-6 二進制異步計數器十進制計數器將JK觸發(fā)器按圖4-7接成十進制同步計數器，在CP分別為低頻1HZ和高頻10KHZ時由發(fā)光二極管和示波器觀察計數器的狀態(tài)，測出觸發(fā)器

30、輸出電平值及繪出波形并記錄。圖4-7 十進制同步加法計數器8421BCD碼異步計數器將JK觸發(fā)器按圖4-8接成8421BCD碼異步計數器，在CP分別為低頻1HZ和高頻10KHZ時由發(fā)光二極管和示波器觀察計數器的狀態(tài)，測出觸發(fā)器輸出電平值及繪出波形并記錄。圖4-8 8421BCD碼異步計數器4 出現的問題存放器工作前需要進展清零操作，要找到Multisim中帶置位和清零的JK觸發(fā)器型號，JK觸發(fā)器的狀態(tài)不僅和輸入的信號有關，他有2個狀態(tài)，一個是現在的狀態(tài)，然后輸入信號后他又是一個狀態(tài)。4.3實驗三 時序邏輯電路的設計1實驗目的：加深對JK觸發(fā)器邏輯功能的了解。掌握用JK觸發(fā)器和與非門構成N進制加

31、、減計數器的原理和方法。2實驗設備：雙JK觸發(fā)器CC4027，雙蹤示波器，雙脈沖信號發(fā)生器，直流穩(wěn)壓電源，直流數字電壓表，萬用表，數電實驗箱。3實驗容：三位二進制八進制加法計數器 按圖4-9接線成八進制加法計數器。將觸發(fā)器清零。參加八個單脈沖于CP端，觀察各觸發(fā)器狀態(tài)Q1、Q2、Q3的變化，并記錄。圖4-9 八進制加法計數器同步三進制減法計數器按圖4-10接線成三進制減法計數器。將觸發(fā)器置1”。參加三個單脈沖于CP端，觀察各觸發(fā)器狀態(tài)的變化并記錄。用信號發(fā)生器在CP端參加頻率為1KHZ，幅值為4V的連續(xù)方波脈沖，且CP數大于3，用示波器觀察并繪出CP、Q2、Q1的波形。圖4-10 三進制減法計

32、數器4考前須知：熟悉計數器的工作原理、構造和功能，重點了解各輸入端的作用。4.4實驗四 計數、譯碼和顯示1實驗目的：掌握計數，譯碼和顯示電路的工作原理。測試計數器74LS90，譯碼器74LS248的邏輯功能。運用74LS90，74LS248和共陰極LED顯示器(2ES102)組成數字計數顯示單元。2實驗設備：74LS90，74LS248，2ES102，示波器，信號發(fā)生器。3實驗容：把74LS90接成二進制計數器，用示波器觀察并記 錄時鐘脈沖(1KHZ)和輸出脈沖波形，并驗證二進 制計數器功能。把74LS90接成五進制計數器重復先前的容。把74LS90接成8421碼十進制計數器，記錄時鐘脈沖和QA，QB，QC，QD各點脈沖。把74LS248與2ES102連接成譯碼顯示電路，驗證邏輯功能。把74LS90，74LS248與2ES102連接成計數譯碼顯示電