基于fpga的空調(diào)控制系統(tǒng)(畢業(yè))設(shè)計(jì)

1、鄭州大學(xué)西亞斯國(guó)際學(xué)院 本科畢業(yè)設(shè)計(jì)論文題 目 基于FPGA的空調(diào)控制系統(tǒng)設(shè)計(jì) 指導(dǎo)教師 董素鴿 職稱 講 師 學(xué)生姓名 張 鑫 學(xué)號(hào) 20071521160 專 業(yè) 電子信息工程 班級(jí) 2 班 院 系 電子信息工程學(xué)院 完成時(shí)間 2021年4月28日 基于FPGA的空調(diào)控制系統(tǒng)設(shè)計(jì)摘 要本論文主要任務(wù)是設(shè)計(jì)基于FPGA的空調(diào)控制系統(tǒng)的設(shè)計(jì)。本課題的設(shè)計(jì)采用了溫度傳感器DS18B20，Altera公司ACEX 1K系列的EP1K30TC144-3控制器?？刂破骶植坎捎肰HDL語言編寫，主體程序采用了狀態(tài)機(jī)作為主要控制方式。硬件主要有五大模塊：溫度設(shè)置模塊、定時(shí)模塊、LED顯示模塊、分頻模塊、F

2、PGA控制器模塊。最后實(shí)現(xiàn)使用FPGA比擬設(shè)置溫度與測(cè)量所得溫度，并發(fā)出指令給空調(diào)電機(jī)執(zhí)行局部，按設(shè)置的時(shí)長(zhǎng)實(shí)現(xiàn)升溫或降溫，當(dāng)設(shè)置溫度與測(cè)量溫度相等時(shí)，不執(zhí)行調(diào)節(jié)溫度功能。另外要能根據(jù)輸入數(shù)據(jù)的變化和溫度傳感器測(cè)量得到的溫度同步變化LCD上顯示。利用 Quartus II 進(jìn)行仿真。該課題的研究將有助于采用FPGA的系列產(chǎn)品的開發(fā)。同時(shí)可以大大縮短FPGA的開發(fā)時(shí)間。另外，由于模塊的易用性，也將使得更多的采用FPGA產(chǎn)品應(yīng)用于溫控領(lǐng)域，為行業(yè)和我們的生活帶來新的變化。關(guān)鍵詞 FPGA/溫度測(cè)控/VHDL/DS18B20The Design Of Air Conditioner Based On

3、 FPGAAbstract This paper main task is based on FPGA design of the air conditioning control system design. This topic was designed using temperature sensor DS18B20, Altera company ACEX 1 K series of EP1K30TC144-3 controller. Controller of the VHDL language, the main program as a state machine main co

4、ntrol mode. Hardware mainly have five modules: temperature setting of the module, regular module, LED display module, points frequency module, FPGA controller module. finally realize the FPGA set temperature and compared using the temperature measurement, and sent out the instructions to air conditi

5、oner motor executive part, according to the set time heating or cooling realized, when set temperature and measuring temperature equal, not to enforce temperature adjustment function. In addition to the change of the data according to the input and temperature sensor measuring the temperature change

6、 get synchronous displayed on the LCD. Use Quartus II was simulated. This topic research will help based on FPGA series of products development. At the same time can greatly shorten the FPGA development time. In addition, because of the module usability, will also make more based on FPGA products us

7、ed in the temperature fields, for the industry and our life brings new changes.Key words FPGA ,temperature measurement and control ,VHDL ,DS18B20 目 錄TOC o 1-3 h u HYPERLINK l _Toc26473 摘 要 PAGEREF _Toc26473 I HYPERLINK l _Toc236 Abstract PAGEREF _Toc236 II HYPERLINK l _Toc7040 1緒論 PAGEREF _Toc7040 1

8、 HYPERLINK l _Toc11735 1.1 課題的背景和意義 PAGEREF _Toc11735 1 HYPERLINK l _Toc19020 1.2 課題的內(nèi)容及方法 PAGEREF _Toc19020 1 HYPERLINK l _Toc19828 1.3 論文結(jié)構(gòu)安排 PAGEREF _Toc19828 2 HYPERLINK l _Toc405 2 可編程邏輯器件 PAGEREF _Toc405 3 HYPERLINK l _Toc5849 2.1 可編程邏輯器件介紹 PAGEREF _Toc5849 3 HYPERLINK l _Toc17093 PLD的開展歷程 PAG

9、EREF _Toc17093 3 HYPERLINK l _Toc14797 可編程邏輯器件的結(jié)構(gòu) PAGEREF _Toc14797 3 HYPERLINK l _Toc27264 可編程邏輯器件的分類 PAGEREF _Toc27264 4 HYPERLINK l _Toc17521 可編程邏輯器件的應(yīng)用 PAGEREF _Toc17521 5 HYPERLINK l _Toc10801 可編程器件的前景及趨勢(shì) PAGEREF _Toc10801 5 HYPERLINK l _Toc14123 2.2 EDA技術(shù) PAGEREF _Toc14123 5 HYPERLINK l _Toc19

10、130 2.3 VHDL語言 PAGEREF _Toc19130 6 HYPERLINK l _Toc16647 VHDL的特點(diǎn) PAGEREF _Toc16647 6 HYPERLINK l _Toc27111 VHDL的設(shè)計(jì)步驟 PAGEREF _Toc27111 6 HYPERLINK l _Toc12255 3系統(tǒng)及電路方案選擇 PAGEREF _Toc12255 7 HYPERLINK l _Toc12385 3.1 空調(diào)技術(shù)概述 PAGEREF _Toc12385 7 HYPERLINK l _Toc15116 3.2 方案論證與確定 PAGEREF _Toc15116 7 HYP

11、ERLINK l _Toc11302 方案的選擇 PAGEREF _Toc11302 7 HYPERLINK l _Toc17528 方案論證與確定 PAGEREF _Toc17528 8 HYPERLINK l _Toc7123 4 硬件電路設(shè)計(jì) PAGEREF _Toc7123 9 HYPERLINK l _Toc19259 4.1 硬件整體結(jié)構(gòu)及原理 PAGEREF _Toc19259 9 HYPERLINK l _Toc6475 4.2 高精度數(shù)字傳感器DS18B20 PAGEREF _Toc6475 9 HYPERLINK l _Toc25647 溫度傳感器的介紹 PAGEREF _

12、Toc25647 9 HYPERLINK l _Toc18043 溫度傳感器的選擇 PAGEREF _Toc18043 10 HYPERLINK l _Toc28703 DS18B20數(shù)字溫度傳感器介紹 PAGEREF _Toc28703 10 HYPERLINK l _Toc30023 4.3控制器芯片介紹 PAGEREF _Toc30023 13 HYPERLINK l _Toc17538 ACEX1K器件的特點(diǎn) PAGEREF _Toc17538 13 HYPERLINK l _Toc19435 ACEX1K功能描述 PAGEREF _Toc19435 14 HYPERLINK l _T

13、oc25302 4.4 LED顯示電路 PAGEREF _Toc25302 14 HYPERLINK l _Toc12625 4.5 系統(tǒng)總電路圖 PAGEREF _Toc12625 15 HYPERLINK l _Toc31774 5 系統(tǒng)軟件設(shè)計(jì) PAGEREF _Toc31774 17 HYPERLINK l _Toc26923 5.1 溫度設(shè)置模塊 PAGEREF _Toc26923 17 HYPERLINK l _Toc10516 5.2 定時(shí)模塊 PAGEREF _Toc10516 19 HYPERLINK l _Toc17880 5.3 控制模塊 PAGEREF _Toc1788

14、0 22 HYPERLINK l _Toc17666 控制模塊下的溫度模塊 PAGEREF _Toc17666 23 HYPERLINK l _Toc18001 控制模塊下的FPGA控制器模塊 PAGEREF _Toc18001 24 HYPERLINK l _Toc2155 控制模塊整體 PAGEREF _Toc2155 25 HYPERLINK l _Toc26812 5.4 顯示模塊 PAGEREF _Toc26812 27 HYPERLINK l _Toc10722 5.5 分頻模塊 PAGEREF _Toc10722 30 HYPERLINK l _Toc32338 5.6 基于FP

15、GA的空調(diào)控制系統(tǒng)綜合仿真 PAGEREF _Toc32338 32 HYPERLINK l _Toc16073 總 結(jié) PAGEREF _Toc16073 33 HYPERLINK l _Toc29629 致 謝 PAGEREF _Toc29629 34 HYPERLINK l _Toc8905 參考文獻(xiàn) PAGEREF _Toc8905 35 HYPERLINK l _Toc22808 附 錄 PAGEREF _Toc22808 361緒論1.1 課題的背景和意義 當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)，數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模

16、集成電路，開展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集電路。但是，隨著微電子技術(shù)的開展，設(shè)計(jì)與制造集成電路的任務(wù)己不完全由半導(dǎo)體廠商來獨(dú)立承當(dāng)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出適宜的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路，電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專

17、用集成電路，從而大大縮短產(chǎn)品的上市時(shí)間，降低了開發(fā)本錢。此外，可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以象軟件一樣通過編程來修改，這樣就極大的提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性。由于具備上述兩方面的特點(diǎn)，CPLD和FPGA受到了世界范圍內(nèi)廣闊電子設(shè)計(jì)工程師們的普遍歡送，應(yīng)用日益廣泛。隨著微電子技術(shù)的飛速進(jìn)步，電子學(xué)進(jìn)入了一個(gè)嶄新的時(shí)代，其特征是電子技術(shù)的應(yīng)用正以空前規(guī)模和速度滲透到各行各業(yè)。PLD的廣泛應(yīng)用，為各行業(yè)的電子系統(tǒng)設(shè)計(jì)工程師自行開發(fā)本行業(yè)專用的ASIC提供了技術(shù)和物質(zhì)條件。PLD作為當(dāng)今電子設(shè)計(jì)領(lǐng)域應(yīng)用最廣泛的可編程器件之一，其原因是多方面的，PL

18、D高集成度、可現(xiàn)場(chǎng)修改、開發(fā)周期短等優(yōu)點(diǎn)滿足了參軍用到民用、從高端到低端的大多數(shù)電子設(shè)計(jì)領(lǐng)域的需求。而可編程邏輯器件從出現(xiàn)至今只有短短二十年的開展歷史，有很多電子設(shè)計(jì)工程師以至可編程邏輯器件產(chǎn)品的用戶對(duì)這一器件的特性、優(yōu)勢(shì)還不是非常了解，局部有經(jīng)驗(yàn)的設(shè)計(jì)師依然習(xí)慣于用單片機(jī)等傳統(tǒng)工具從事電路設(shè)計(jì)，這樣就影響了電子產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力，也忽略了產(chǎn)品的升級(jí)空間。因此，十分有必要對(duì)PLD這一族器件進(jìn)行全面細(xì)致的分析研究，從而更好地利用PLD的優(yōu)勢(shì)為電子設(shè)計(jì)效勞。3 1.2 課題的內(nèi)容及方法本文主要介紹了可編程邏輯器件在數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用，本文研究的脈絡(luò)是以可編程邏輯器件的主要應(yīng)用特性為主線，分析可編程

19、邏輯器件應(yīng)用研究的必要性和現(xiàn)實(shí)意義;探討可編程邏輯器件結(jié)構(gòu)特點(diǎn)上以及在數(shù)字系統(tǒng)設(shè)計(jì)中與傳統(tǒng)電子器件的區(qū)別;比擬主要的PLD大公司的產(chǎn)品、設(shè)計(jì)工具和編程語言，分析各公司產(chǎn)品的優(yōu)勢(shì)和缺乏。同時(shí)本文以基于FPGA的空調(diào)溫度控制系統(tǒng)設(shè)計(jì)為實(shí)例，比擬形象地展現(xiàn)了可編程邏輯器件在數(shù)字系統(tǒng)設(shè)計(jì)中的特點(diǎn)和優(yōu)勢(shì)。同時(shí)也使的對(duì)可編程邏輯器件的應(yīng)用研究具體形象。1.3 論文結(jié)構(gòu)安排本文一共分為章，各章的內(nèi)容如下：第一章 介紹了課題研究的背景和意義，以及本課題的主要內(nèi)容和研究方法。第二章 對(duì)可編程邏輯器件的開展歷程、結(jié)構(gòu)、分類、應(yīng)用前景、開展新趨勢(shì)等做了比擬細(xì)致的介紹和分析。第三章 對(duì)可編程邏輯器件具體的應(yīng)用實(shí)例“基

20、于FPGA的空調(diào)溫度控制系統(tǒng)做一個(gè)方案論證，通過與一個(gè)用單片機(jī)為核心芯片來進(jìn)行設(shè)計(jì)的方案進(jìn)行比擬，使得用可編程邏輯器件來進(jìn)行系統(tǒng)設(shè)計(jì)具有的優(yōu)越性。第四章 對(duì)空調(diào)溫度控制系統(tǒng)進(jìn)行硬件電路的設(shè)計(jì)。第五章 進(jìn)行系統(tǒng)軟件設(shè)計(jì)，將整個(gè)系統(tǒng)分為假設(shè)干個(gè)分模塊以及各模塊的VHDL描述和仿真波形。最后對(duì)本次設(shè)計(jì)進(jìn)行總結(jié)，并指出其中有待于完善之處。2 可編程邏輯器件可編程邏輯器件Programmable Logic Device，PLD是一類半定制的通用性器件，與專用集成電路ASIC相比，PLD具有靈活性高、設(shè)計(jì)周期短、本錢低、風(fēng)險(xiǎn)小等優(yōu)勢(shì)，因而得到了廣泛應(yīng)用。說到PLD的應(yīng)用就不得不說到EDA技術(shù)和VHDL語

21、言，因?yàn)镻LD的應(yīng)用是離不開EDA技術(shù)和VHDL語言的支持。下面分別對(duì)這三個(gè)局部進(jìn)行介紹。2.1 可編程邏輯器件介紹2.1.1 PLD的開展歷程從可編程邏輯器件的開展歷史上看，其主要經(jīng)歷了從PROM、PLA、PAL、EPLD到CPLD和FPGA的開展過程。它在結(jié)構(gòu)、制造工藝、集成度、邏輯功能、速度和功耗上都有了很大的提高和改良。通常，可編程邏輯器件的開展歷史如下： 20世紀(jì)在80年代末，出現(xiàn)了FPGA；CAE和CAD技術(shù)的應(yīng)用更為廣泛，它們?cè)赑CB設(shè)計(jì)方面的原理圖輸入，自動(dòng)布局布線及PCB分析，以及邏輯設(shè)計(jì)等方面擔(dān)任著重要的角色。20世紀(jì)90年代后，在生產(chǎn)工藝方面，可編程邏輯器件的線寬越來越小

22、，集成門數(shù)越來越大，功耗越來越低；在測(cè)試技術(shù)方面，可編程邏輯器件大多數(shù)均可采用邊界掃描測(cè)試技術(shù)；在邏輯功能上，上實(shí)現(xiàn)DSP數(shù)字信號(hào)處理應(yīng)用成為可能。仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能強(qiáng)大的EDA軟件不斷推出。2.1.2 可編程邏輯器件的結(jié)構(gòu)PLD根本結(jié)構(gòu)：PLD的根本結(jié)構(gòu)由輸入緩沖電路、與陣列、或陣列、輸出緩沖電路等4局部組成。 新型的PLD那么將輸出電路做成宏單元，使用戶可以根據(jù)需要選擇各種靈活的輸出方式。目前使用最廣泛的可編程邏輯器件是CPLD和FPGA。CPLD：早期的CPLD主要用來代替PAL器件，所以其結(jié)構(gòu)與PAL、GAL根本相同，采用了可編程的與陣列和固定的或陣列結(jié)構(gòu)。目前

23、主要的半導(dǎo)體公司，如Xilinx和AMD公司等。大多數(shù)的EPLD、CPLD器件中至少包括3中結(jié)構(gòu)：可編程邏輯宏單元、可編程I/O單元和可編程內(nèi)部連線。FPGA：在FPGA中，常用的編程工藝有反熔絲和SRAM兩類。反熔絲工藝占用面積小，有利于提高芯片集成度但需要專門的編程器，且只能進(jìn)行一次性編程。Altera 公司的與非門結(jié)構(gòu)基于一個(gè)由與門、或和異或門組成的邏輯快。這個(gè)根本電路可以用一個(gè)觸發(fā)器和一個(gè)多路開關(guān)來擴(kuò)充。12.1.3 可編程邏輯器件的分類隨著微電子技術(shù)的開展，可編程邏輯器件品種越來越多，型號(hào)越來越復(fù)雜。目前PLD尚無嚴(yán)格的劃分標(biāo)準(zhǔn)，下面僅從集成度、可編程原理及結(jié)構(gòu)特點(diǎn)三方面對(duì)PLD進(jìn)行

24、簡(jiǎn)單的分類。按集成度分類：PLD從集成密度可分為低密度可編程邏輯器件LDPLD和高密度可編程邏輯器件HDPLD兩類。通常，當(dāng)PLD中的等效門數(shù)超過500門時(shí)，那么認(rèn)為它是高密度。其具體的劃分如下列圖：PLDLDPLDHDPLDPLAPALGALEPLDCPLDFPGAPROMMMM圖2-1 PLD結(jié)構(gòu)圖按可編程原理分類：從可編程特性上可以將PLD分成一次性編程和重復(fù)可編程兩類。一次性可編程的典型產(chǎn)品是PROM、PAL和熔絲型FPGA，其他的可編程產(chǎn)品大多是重復(fù)可編程的。一次性可編程器件的優(yōu)點(diǎn)是集成度高、工作頻率而后可靠性高、抗干擾能力強(qiáng)。而重復(fù)可編程器件的優(yōu)點(diǎn)是可屢次修改設(shè)計(jì)，特別適用與系統(tǒng)樣

25、機(jī)的研制。按結(jié)構(gòu)特點(diǎn)分類：目前常用的可編程邏輯器件都是從與陣列、或陣列和門陣列開展起來的，所以可以從結(jié)構(gòu)上將其分為兩大類。1.陣列型PLD 陣列型PLD的根本結(jié)構(gòu)由與陣列和或陣列組成。簡(jiǎn)單PLDPROM、PLA、PAL和GAL、EPLD、和CPLD都屬于陣列型PLD。2.現(xiàn)場(chǎng)可編程門陣列FPGAFPGA具有門陣列的結(jié)構(gòu)形式，它是由許多可編程邏輯單元或邏輯功能塊排成陣列組成的，所以也將FPGA稱為單元型PLD。2.1.4 可編程邏輯器件的應(yīng)用可編程邏輯器件在電子領(lǐng)域的應(yīng)用主要有兩方面：1.PLD在ASIC設(shè)計(jì)中的應(yīng)用把一個(gè)有專用目的，并具有一定規(guī)模的電路或子系統(tǒng)集成化而且設(shè)計(jì)在一芯片上，這就是專

26、用集成電路ASIC的設(shè)計(jì)任務(wù)，通常ASIC的設(shè)計(jì)要么采用全定制電路設(shè)計(jì)方法，要么采用半定制電路設(shè)計(jì)方法進(jìn)行檢驗(yàn)，假設(shè)不滿足要求，還要重新設(shè)計(jì)再進(jìn)行驗(yàn)證。目前，HDPLD有兩種用途：一是用于最終產(chǎn)品；一是用于ASIC化的前道工序的開發(fā)試制品。2. 基于EDA的CPLD/FPGA應(yīng)用電子產(chǎn)品的高度集成數(shù)字化是必由之路，我國(guó)的電子設(shè)計(jì)技術(shù)現(xiàn)在又面臨一次新突破即CPLD/FPGA在EDA根底上的廣泛應(yīng)用。CPLD/FPGA以其不可替代的地位以及伴隨而來的具有經(jīng)濟(jì)特征的IP芯核產(chǎn)業(yè)的崛起，正越來越受到業(yè)內(nèi)人士的觀注。 可編程器件的前景及趨勢(shì)CPLD/FPGA的設(shè)計(jì)開發(fā)采用功能強(qiáng)大的EDA工具，設(shè)計(jì)成功的

27、邏輯功能軟件有很好的兼容性和可移植性，開發(fā)周期短。目前PLD/CPLD約占全球市場(chǎng)規(guī)模的6成 ，IP內(nèi)核得到進(jìn)一步開展。具體表達(dá)在：1.PLD正在由點(diǎn)5V電壓向低電壓3.3V甚至2.5v器件演進(jìn)，降低功耗。2.ASCI和PLD出現(xiàn)相互融合。3.ASIC和FPGA之間的界限正變得模糊。4.集成度不斷提高,價(jià)格不斷降低，向系統(tǒng)級(jí)開展。2.2 EDA技術(shù) EDA是電子設(shè)計(jì)自動(dòng)化Electronic Design Automation的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)CAD、計(jì)算機(jī)輔助制造CAM、計(jì)算機(jī)輔助測(cè)試CAT和計(jì)算機(jī)輔助工程CAE的概念開展而來的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者

28、在EDA軟件平臺(tái)上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 2.3 VHDL語言 VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，誕生于 1982 年。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)分成外部或稱可視局部及端口和內(nèi)部或稱不可視局部，既涉及實(shí)體的內(nèi)部功能和

29、算法完成局部。22.3.1 VHDL的特點(diǎn)應(yīng)用VHDL進(jìn)行系統(tǒng)設(shè)計(jì)，有以下幾方面的特點(diǎn)： (1)功能強(qiáng)大，設(shè)計(jì)方式多樣 (2)具有強(qiáng)大的硬件描述能力 (3)具有很強(qiáng)的移植能力 (4)設(shè)計(jì)描述與器件無關(guān) (5)程序易于共享和復(fù)用 由于 VHDL 語言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語言，因此它減小硬件電路設(shè)計(jì)的工作量，縮短開發(fā)周期。10 VHDL的設(shè)計(jì)步驟采用VHDL的系統(tǒng)設(shè)計(jì)，一般有以下6個(gè)步驟：(1) 按要求的功能模塊劃分；(2) VHDL的設(shè)計(jì)描述設(shè)計(jì)輸入；(3) 代碼仿真模擬前仿真；(4) 設(shè)計(jì)綜合、優(yōu)化和布局布線；(5) 布局布線后的仿真模擬后仿真；(6) 設(shè)計(jì)的實(shí)現(xiàn)下

30、載到目標(biāo)器件。3系統(tǒng)及電路方案選擇 3.1 空調(diào)技術(shù)概述 世界空調(diào)的開展可分為四個(gè)階段。首先是后風(fēng)扇時(shí)代，典型特征是功能僅限制于制冷制熱，技術(shù)含量低；接下來是純空調(diào)時(shí)代。這個(gè)時(shí)代的最顯著標(biāo)志是空調(diào)成為真正意義的空氣調(diào)節(jié)器。不光調(diào)節(jié)空氣的溫度，對(duì)空氣的舒適度也進(jìn)行調(diào)節(jié)；隨著各國(guó)政府對(duì)空調(diào)的能耗標(biāo)準(zhǔn)提出要求?？照{(diào)進(jìn)入了超空調(diào)時(shí)代，其顯著特點(diǎn)是空調(diào)不僅僅是空調(diào)。還能滿足節(jié)能環(huán)保的要求；在以網(wǎng)絡(luò)信息代表的2l世紀(jì)，作為家電產(chǎn)品的空調(diào)器也必將隨之步入網(wǎng)絡(luò)信息時(shí)代。為了最大限度地節(jié)約能耗，開辟新能源的利用，同時(shí)空調(diào)越來越趨于智能化。總之空調(diào)技術(shù)的研究開展很快，并且開發(fā)出了種類繁多的空調(diào)產(chǎn)品3。3.2 方案

31、論證與確定 方案的選擇目前大多數(shù)的的空調(diào)溫度控制系統(tǒng)都采用了以單片機(jī)作為控制器的設(shè)計(jì)，但是隨著可編程邏輯器件的開展，家用電器的控制局部也越來越多地使用可編程邏輯器件來實(shí)現(xiàn)，所以下面提供了以單片機(jī)和可編程邏輯器件FPGA為核心控制器件的2個(gè)方案進(jìn)行選擇。方案1：該方案采用的是AT89C51單片機(jī)為核心控制器件，用它來處理各個(gè)單元電路的工作以及檢測(cè)其運(yùn)行情況。首先通過溫度傳感器對(duì)空氣進(jìn)行溫度采集，將采集的溫度信號(hào)作A/D轉(zhuǎn)換，使其模擬信號(hào)轉(zhuǎn)變成數(shù)字信號(hào)，然后輸給單片機(jī)，再由單片機(jī)控制顯示，并比擬采集的溫度與設(shè)置的溫度是否一致，然后驅(qū)動(dòng)空調(diào)機(jī)的加熱或降溫循環(huán)對(duì)空氣進(jìn)行處理，從而模擬實(shí)現(xiàn)空調(diào)溫度控制單

32、元的工作情況，本設(shè)計(jì)中采用的是AD590溫度傳感器，通過溫度系統(tǒng)采集電路采集相關(guān)溫度數(shù)值，再由AD0809組成的A/D轉(zhuǎn)換電路進(jìn)行轉(zhuǎn)換，最終的到數(shù)字信號(hào)，將其直接輸給單片機(jī)，然后由單片機(jī)機(jī)根據(jù)內(nèi)部程序判斷，執(zhí)行相關(guān)控制程序，驅(qū)動(dòng)個(gè)單元電路的工作11。其方框圖3-1如下: AD590A/D轉(zhuǎn)換 AT89S51LED顯示可控硅電路可控硅電路風(fēng)扇電爐圖3-1 基于單片機(jī)的空調(diào)控制系統(tǒng)框圖方案2：該方案以FPGA為核心控制器件，采用數(shù)字溫度傳感器DS18B20進(jìn)行溫度采集，將采集到的溫度數(shù)字直接以數(shù)字信號(hào)傳輸給FPGA控制器，控制器通過比擬采集的溫度和用戶設(shè)置的溫度來做出發(fā)送降溫還是加熱的控制信號(hào)給空

33、調(diào)機(jī)。同時(shí)通過FPGA芯片還可以實(shí)現(xiàn)定時(shí)和控制顯示，使用6個(gè)數(shù)碼管將傳感器測(cè)量到的溫度，設(shè)置的溫度、定時(shí)時(shí)長(zhǎng)都顯示出來。其方框圖3-2如下：控制器 FPGA空調(diào)電機(jī)溫度采集LED顯示溫、時(shí)設(shè)置圖3-2 基于FPGA的空調(diào)控制系統(tǒng)框圖3.2.2方案論證與確定通過比擬兩個(gè)方案，方案1采用單片機(jī)為核心控制器件，該方案的優(yōu)點(diǎn)是容易控制，系統(tǒng)原理比擬簡(jiǎn)單，電路可靠，容易實(shí)現(xiàn)控制目的。但是該方案中的溫度測(cè)量電路，譯碼電路復(fù)雜，容易產(chǎn)生誤差和由電路復(fù)雜而導(dǎo)致的設(shè)備使用壽命低等一系列問題。方案2采用的是以FPGA為核心控制器件，同時(shí)溫度傳感器采用的是高精度的數(shù)字溫度傳感器DS18B20，通過該傳感器采集的溫度

34、信息不需要經(jīng)過信號(hào)放大和A/D轉(zhuǎn)換直接以數(shù)字信號(hào)的形式傳遞給控制芯片，使得電路的連接大大的簡(jiǎn)化了，減小了電路復(fù)雜所帶來的誤差等問題。而且FPGA芯片所具有的可編程修改的特點(diǎn)以及其強(qiáng)大的邏輯功能都是單片機(jī)難以到達(dá)的，這樣不但給設(shè)計(jì)過程中帶來一系列的便利，而且在空調(diào)的功能日趨人性化和智能話的開展趨勢(shì)下，以FPGA為控制器件的設(shè)計(jì)無疑更加具有市場(chǎng)競(jìng)爭(zhēng)力。所以同過上面的對(duì)兩個(gè)方案的比擬論證，本次設(shè)計(jì)采用方案2來實(shí)現(xiàn)4。4 硬件電路設(shè)計(jì)4.1 硬件整體結(jié)構(gòu)及原理硬件電路主要包括電源、石英晶振、溫度傳感器、FPGA控制器、數(shù)碼管顯示組成。本設(shè)計(jì)使用的FPGA芯片是Altera公司的ACEX 1K系列的EP

35、1K30TC144-3，溫度傳感器采用高精度數(shù)字溫度傳感器DS18B20。整個(gè)硬件的框圖如圖4-1所示： FPGA20MHz石英晶振 電源空調(diào)執(zhí)行機(jī)構(gòu)數(shù)碼管顯示 溫度傳感器按鈕圖4-1 整個(gè)硬件框圖整個(gè)電路的工作原理是由20MHz石英晶振FPGA提供時(shí)鐘信號(hào)。電源電壓為3.3V和2.5V。數(shù)字式溫度傳感器DS18B20將采集的溫度以數(shù)字信號(hào)的形式直接傳遞給FPGA芯片，用戶可通過按鈕根據(jù)需要設(shè)置溫度值和定時(shí)時(shí)長(zhǎng)。測(cè)量溫度和設(shè)置溫度都送給FPGA控制器，控制器對(duì)兩個(gè)溫度值比擬并做出判斷，當(dāng)測(cè)量溫度大于設(shè)置溫度時(shí)，控制器發(fā)出制冷的控制信號(hào)；當(dāng)測(cè)量溫度小于設(shè)置溫度時(shí)，那么發(fā)出加熱控制信號(hào)；當(dāng)兩者相等

36、時(shí)既不制冷也不加熱。通過空調(diào)執(zhí)行機(jī)構(gòu)來到達(dá)改變環(huán)境溫度的目的。同時(shí)，將定時(shí)的時(shí)長(zhǎng)和設(shè)置溫度的值通過6個(gè)數(shù)碼管顯示出來9。4.2 高精度數(shù)字傳感器DS18B20 溫度傳感器的介紹溫度傳感器是一種以一定的精確度把被測(cè)量溫度轉(zhuǎn)換為與之有對(duì)應(yīng)關(guān)系的便于應(yīng)用的某些物理量的測(cè)量裝置。如果沒有傳感器對(duì)原始參數(shù)進(jìn)行精確可靠的測(cè)量，那么無論是信號(hào)轉(zhuǎn)換或信息處理，或者是數(shù)據(jù)的顯示與控制都是不可能實(shí)現(xiàn)的。下面介紹傳感器的特性。衡量傳感器靜態(tài)特性的重要特性的重要指標(biāo)是： 1線性范圍：即傳感器的輸出量與輸入量成正比的范圍。理論上線性范圍越寬，量程越大，并且能保證一定的精度。當(dāng)傳感器種類確定時(shí)，首先要看其量程是否滿足要求

37、。 2穩(wěn)定度：傳感器使用一段時(shí)間后，其性能保持不變的能力。 3精度確實(shí)定：傳感器精度越高，價(jià)格越高。因此只要傳感器的精度滿足整個(gè)測(cè)控系統(tǒng)即可，不必選的太高。 4靈敏度：通常情況下，在傳感器的線性范圍內(nèi)，傳感器的靈敏度越高越好。4.2.2 溫度傳感器的選擇按照電阻的性質(zhì)可以分為半導(dǎo)體熱電阻和金屬熱電阻兩大類，前者通常稱為熱敏電阻，后者稱為熱電阻。方案一：采用溫度傳感器鉑電阻Pt1000。鉑熱電阻的物理化學(xué)性能在高溫和氧化性介質(zhì)中很穩(wěn)定，而此元件線性較好。在0-100時(shí)，最大線性偏差小于0.5。鉑熱電阻與溫度的關(guān)系是：Rt= Ro(1+At+Btt)；其中Rt是溫度為t攝氏度時(shí)的電阻；Ro是溫度為

38、0時(shí)的電阻；t為任意溫度值，A，B為溫度系數(shù)。但其本錢太貴，不適合做普通設(shè)計(jì)。方案二：采用集成溫度傳感器，如DS18B20智能溫度控制器。單線數(shù)字溫度傳感器DS18B20簡(jiǎn)介新的“一線器件體積更小、適用電壓更寬、更經(jīng)濟(jì)，數(shù)字化。DS18B20測(cè)量溫度范圍為 -55-+125，現(xiàn)場(chǎng)溫度直接以“一線總線的數(shù)字方式傳輸，大大提高了系統(tǒng)的抗干擾性。DS18B20可以程序設(shè)置912位的分辨率，可以設(shè)置的報(bào)警溫度存儲(chǔ)在 EEPROM中，掉電后依然保存5。方案選擇：選擇方案二。理由：電路簡(jiǎn)單可靠，不需要A/D轉(zhuǎn)換直接同F(xiàn)PGA芯片相連。4.2.3 DS18B20數(shù)字溫度傳感器介紹 DS18B20特點(diǎn)：DS1

39、8B20具有微型化、低功耗、高性能、抗干擾能力強(qiáng)、易配微處理器等優(yōu)點(diǎn)?？芍苯訉囟绒D(zhuǎn)化成串行數(shù)字信號(hào)供微機(jī)處理。DS18B20的性能特點(diǎn)如下：(1) 獨(dú)特的單線接口引腳進(jìn)行通信；(2) 多個(gè)DS18B20可以并聯(lián)在唯一的三線上，實(shí)現(xiàn)多點(diǎn)組網(wǎng)功能；(3) 無須外部器件，零待機(jī)功耗；(4) 可以通過數(shù)據(jù)線供電，電壓范圍3.05.5V；(5) 溫度以9或12位數(shù)字讀出；(6) 用戶可定義的非易失性溫度報(bào)警設(shè)置；(7) 報(bào)警搜索命令識(shí)別并標(biāo)志超過程序限定溫度溫度報(bào)警條件的器件；(8) 負(fù)電壓特性，電源極性接反時(shí)，溫度計(jì)不會(huì)因發(fā)熱而燒毀，但不能正常工作。DS18B20的內(nèi)部結(jié)構(gòu)：DS18B20有4個(gè)主要

40、的數(shù)據(jù)部件：164位激光ROM，溫度靈敏元件。2非易失性溫度報(bào)警觸發(fā)器TH和TL?？赏ㄟ^軟件寫入用戶報(bào)警上下限值。3配置存放器。DS18B20工作時(shí)按此存放器中的分辨率將溫度轉(zhuǎn)換成相應(yīng)精度的數(shù)值。 DS18B20內(nèi)部結(jié)構(gòu)框圖如圖4-2所示:I/OVDDC64位ROM和單線接口高速緩存存儲(chǔ)器與控制邏輯溫度傳感器高溫觸發(fā)器TH配置存放器低溫觸發(fā)器TL8位CRC發(fā)生器圖4-2 DS18B20內(nèi)部結(jié)構(gòu)框圖圖4-2所示為DS18B20的內(nèi)部結(jié)構(gòu)框圖。它主要包括寄生電源、溫度傳感器、64位激光ROM單線接口、存放中間數(shù)據(jù)的高速暫存器，用于存儲(chǔ)用戶設(shè)置的溫度上下限值的TH和TL觸發(fā)器存儲(chǔ)與控制邏輯，8位循環(huán)

41、冗余校驗(yàn)碼CRC發(fā)生器等七局部,其測(cè)得的溫度數(shù)據(jù)如表所示。當(dāng)符號(hào)位S=0時(shí)，表示測(cè)得的溫度值為正值，可以直接將二進(jìn)制位轉(zhuǎn)換為十進(jìn)制；當(dāng)符號(hào)位S=1時(shí)，表示測(cè)得的溫度值為負(fù)值，要先將補(bǔ)碼變成原碼，再計(jì)算十進(jìn)制值。表4-1是一局部溫度值對(duì)應(yīng)的二進(jìn)制溫度數(shù)據(jù)。表4-1 溫度值對(duì)應(yīng)的二進(jìn)制溫度數(shù)據(jù)溫度/二進(jìn)制表示十六進(jìn)制表示+12500000111 1101000007D0H+25.062500000001 100100010191H+10.12500000000 1010001000A2H+0.500000000 000010000008H000000000 000000000000H-0.5111

42、11111 11111000FFF8H-10.12511111111 01011110FF5EH-25.062511111110 01101111FE6FH-5511111100 10010000FC90H 數(shù)據(jù)來源：?FPGA與DS18B20組成的測(cè)溫系統(tǒng)的設(shè)計(jì)? DS18B20的芯片結(jié)構(gòu)：DS18B20采用3腳PR-35封裝或8腳SOIC封裝。其管腳排列如圖4-2-3b所示。 圖4-3 DS18B20管腳排列 圖中GND為地。I/O為數(shù)據(jù)輸入/輸出端即單線總線。該腳為漏極開路輸出，常態(tài)下呈高電平。VDD是外部+5V電源端，不用時(shí)應(yīng)接地。NC為空腳。DS18B20的供電方式有兩種：一種為寄生

43、電源，另一種為外加電源。用戶也可通過1線端口對(duì)DS18B20進(jìn)行操作，其步驟為：復(fù)位-ROM功能命令-存儲(chǔ)器功能命令-執(zhí)行/數(shù)據(jù)。在本設(shè)計(jì)中采用的是DS18B20的3腳封裝形式。DS18B20的測(cè)溫原理DS18B20的測(cè)溫原理如圖4-4所示。圖中低溫度系數(shù)晶振的振蕩頻率受溫度的影響很小，用于產(chǎn)生固定頻率的脈沖信號(hào)送給減法計(jì)數(shù)器1；高溫度系數(shù)晶振隨溫度變化其振蕩頻率明顯改變，所產(chǎn)生的信號(hào)作為減法計(jì)數(shù)器2的脈沖輸入。圖中還隱含著記數(shù)門，當(dāng)記數(shù)門翻開時(shí)，DS18B20就對(duì)低溫度系數(shù)振蕩器產(chǎn)生的時(shí)鐘脈沖進(jìn)行記數(shù)，進(jìn)而完成溫度測(cè)量。記數(shù)門的開啟時(shí)間由高溫度系數(shù)振蕩器來決定，每次測(cè)量前首先將-55所對(duì)應(yīng)的

44、一個(gè)基數(shù)分別置入減法計(jì)數(shù)器1、溫度存放器中，減法計(jì)數(shù)器1和溫度存放器被預(yù)置在-55所對(duì)應(yīng)的一個(gè)基數(shù)值。減法計(jì)數(shù)器1對(duì)低溫度系數(shù)晶振產(chǎn)生的脈沖信號(hào)進(jìn)行減法記數(shù)，當(dāng)減法計(jì)數(shù)器1的預(yù)置值減到0時(shí)，溫度存放器的值將加1，減法計(jì)數(shù)器1的預(yù)置值將重新被裝入，減法計(jì)數(shù)器1重新開始對(duì)低溫度系數(shù)晶振產(chǎn)生的脈沖信號(hào)進(jìn)行記數(shù)，如此循環(huán)直到減法計(jì)數(shù)器2記數(shù)到0時(shí)，停止溫度存放器值的累加，此時(shí)溫度存放器中的數(shù)值就是所測(cè)溫度值。斜率累加器用語補(bǔ)償和修正測(cè)溫過程中的非線形性，其輸出用于修正減法計(jì)數(shù)器的預(yù)置值，只要記數(shù)門仍未關(guān)閉就重復(fù)上述過程，直到溫度存放器值到達(dá)被測(cè)溫度值。4 DS18B20測(cè)溫原理如圖4-4所示:斜率累加

45、器計(jì)數(shù)器1低溫度系數(shù)振蕩器預(yù)置比擬=0溫度存放器計(jì)數(shù)器2=0高溫度系數(shù)振蕩器預(yù)置停止圖4-4 DS18B20測(cè)溫原理4.3控制器芯片介紹 本次設(shè)計(jì)使用的是Altera公司ACEX 1K系列的EP1K30TC144-3。ACEX 1K是2000年推出的2.5V低價(jià)格的SRAM工藝的PLD。4.3.1 ACEX1K器件的特點(diǎn)1具有宏功能的增強(qiáng)嵌入式陣列如實(shí)現(xiàn)高效存儲(chǔ)和特殊的邏輯功能和實(shí)現(xiàn)一般功能的邏輯陣列，每個(gè)EAB的雙口能力到達(dá)16-bit寬，可提供低價(jià)的可編程單芯片系統(tǒng)集成。2高密度：1萬到10萬個(gè)典型門，高達(dá)49152位內(nèi)部RAM每個(gè)EAB有4096位，這些都可在不降低邏輯能力的情況下使用。

46、3系統(tǒng)級(jí)特點(diǎn)：多電壓借口支持2.5V、3.3V和5V設(shè)備；低功耗；雙向I/O性能到達(dá)250MHz；完全支持在33MHz或66MHz下3.3V的PCI局部總線標(biāo)準(zhǔn)；內(nèi)置JTAG邊界掃描測(cè)試電路；可在2.5V內(nèi)部電源電壓下工作；通過外部的配制器件、智能控制器或JTAG端口可實(shí)現(xiàn)在線重配置。4靈活的內(nèi)部連線：快速、可預(yù)測(cè)聯(lián)縣延時(shí)的快速通道；實(shí)現(xiàn)算術(shù)功能諸如快速加法器、計(jì)數(shù)器和比擬器的專用進(jìn)位鏈；實(shí)現(xiàn)高速、多扇入功能的專用級(jí)聯(lián)鏈；實(shí)現(xiàn)內(nèi)部總線的三態(tài)模擬；多達(dá)6個(gè)全局時(shí)鐘信號(hào)和4個(gè)全局去除信號(hào)。5強(qiáng)大的I/O引腳：每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸入、勢(shì)能控制和漏極開路配置選項(xiàng)；可編程輸出電壓的擺率控制可以減

47、小開關(guān)噪聲。4.3.2 ACEX1K功能描述每個(gè)ACEX1K器件包含一個(gè)實(shí)現(xiàn)存儲(chǔ)及特殊邏輯功能的增強(qiáng)型嵌入式陣列和一個(gè)實(shí)現(xiàn)一般邏輯功能的邏輯陣列。 1嵌入式陣列由一系列的EAB組成，當(dāng)實(shí)現(xiàn)存儲(chǔ)功能時(shí)，每個(gè)EAB提供4096位；當(dāng)實(shí)現(xiàn)邏輯功能時(shí)，每個(gè)EAB可以提供100至600個(gè)門。EAB可以獨(dú)立使用。 2邏輯正列由邏輯塊組成。每個(gè)LAB包含8個(gè)邏輯單元LE和一個(gè)局部互聯(lián)。一個(gè)LE由一個(gè)4輸入LUT、一個(gè)可編程觸發(fā)器和為實(shí)現(xiàn)進(jìn)位及級(jí)聯(lián)功能的專用信號(hào)路徑組成。8個(gè)LE可實(shí)現(xiàn)中規(guī)模的邏輯塊，如八位計(jì)數(shù)器、地趾解碼器和狀態(tài)機(jī)，也可以跨LAB進(jìn)行結(jié)合以實(shí)現(xiàn)更大的功能塊。每個(gè)LAB代表大概96個(gè)可用邏輯門

48、。 3ACEX1K器件的內(nèi)部的信號(hào)連接是通過快速通道互連布線結(jié)構(gòu)實(shí)現(xiàn)的，快速通道是遍布整個(gè)器件長(zhǎng)、寬的一系列快速、連續(xù)的水平和垂直的通道。 4整個(gè)I/O引腳由I/O單元IOE驅(qū)動(dòng)。IOE位于快速通道互聯(lián)結(jié)構(gòu)的行和列的末端，每個(gè)IOE包含一個(gè)雙向I/O緩沖器和一個(gè)可驅(qū)動(dòng)輸入信號(hào)、輸出信號(hào)或雙向信號(hào)的輸出存放器或輸入存放器。IOE還具有許多特性，比方JTAG編程支持、擺率控制、三態(tài)緩沖和漏極開路輸出6。4.4 LED顯示電路發(fā)光二極管LED是能將電信號(hào)轉(zhuǎn)換成光信號(hào)的發(fā)光器件，7段LED數(shù)碼管那么是在一定形狀的絕緣材料上，利用單只LED組合排列成的“8字型，分別引出它們的電極，點(diǎn)亮相應(yīng)的筆段來顯示出

49、0-9的數(shù)字。7段LED數(shù)碼管那么是在一定形狀的絕緣材料上，利用單只LED組合排列成的“8字型，分別引出它們的電極，點(diǎn)亮相應(yīng)的筆段來顯示出0-9的數(shù)字。根據(jù)LED的接法不同分為共陰和共陽兩類，將多只LED的陰極連在一起即為共陰式，而將多只LED的陽極連在一起即為共陽式。它們的發(fā)光原理是一樣的，只是電源極性不同。以共陰式為例，假設(shè)把陰極接地，在相應(yīng)段的陽極接上正電源，該段即會(huì)發(fā)光。8LED的顯示方式分為靜態(tài)顯示和動(dòng)態(tài)顯示。所謂LED靜態(tài)驅(qū)動(dòng)：靜態(tài)驅(qū)動(dòng)是指每個(gè)數(shù)碼管的每一個(gè)段碼都由一個(gè)單片機(jī)的I/O端口進(jìn)行驅(qū)動(dòng)，或者使用如BCD碼二-十進(jìn)制譯碼器譯碼進(jìn)行驅(qū)動(dòng)：其點(diǎn)亮和關(guān)閉有該I/O口來對(duì)其控制，互

50、不干預(yù)，對(duì)I/O驅(qū)動(dòng)能力弱的MCU，必須增加外部驅(qū)動(dòng)芯片或三極管等器件。此種設(shè)計(jì)一般應(yīng)用在單個(gè)LED的驅(qū)動(dòng)或LED數(shù)量較少，且所選的MCUIO比擬充裕的情況下。 LED的動(dòng)態(tài)顯示方式: 數(shù)碼管動(dòng)態(tài)顯示接口是單片機(jī)中應(yīng)用最為廣泛的一種顯示方式之一，動(dòng)態(tài)驅(qū)動(dòng)是將所有數(shù)碼管的8個(gè)顯示筆劃a,b,c,d,e,f,g, h，dp的同名端連在一起，另外為每個(gè)數(shù)碼管的公共極增加位選通控制電路，位選通由各自獨(dú)立的I/O線控制，當(dāng)單片機(jī)輸出字形碼時(shí)，所有數(shù)碼管都接收到相同的字形碼，但究竟是那個(gè)數(shù)碼管會(huì)顯示出字形，取決于單片機(jī)對(duì)位選通端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制翻開，該位就顯示出字形，沒

51、有選通的數(shù)碼管就不會(huì)亮。通過分時(shí)輪流控制各個(gè)數(shù)碼管的公共極，就使各個(gè)數(shù)碼管輪流受控顯示，這就是動(dòng)態(tài)驅(qū)動(dòng)。在輪流顯示過程中，每位數(shù)碼管的點(diǎn)亮?xí)r間為12ms，由于人的視覺暫留現(xiàn)象及發(fā)光二極管的余輝效應(yīng)，盡管實(shí)際上各位數(shù)碼管并非同時(shí)點(diǎn)亮，但只要掃描的速度足夠快，給人的印象就是一 組穩(wěn)定的顯示數(shù)據(jù)，不會(huì)有閃爍感，動(dòng)態(tài)顯示的效果和靜態(tài)顯示是一樣的，卻能夠節(jié)省大量的I/O端口，而且功耗更低。通過對(duì)兩種顯示方式的介紹和比擬可以看出，選擇動(dòng)態(tài)顯示方式才能夠滿足設(shè)計(jì)需要。因?yàn)楸敬卧O(shè)計(jì)的系統(tǒng)對(duì)I/O端口的要求不高，所以可以選擇靜態(tài)顯示方式以減小設(shè)計(jì)的復(fù)雜程度。4.5 系統(tǒng)總電路圖各模塊說明：TIM：定時(shí)時(shí)長(zhǎng)設(shè)置模

52、塊；TEMPCONDITIONER：控制模塊；FENPIN：分頻模塊；TIAOJIE：溫度設(shè)置模塊；SHOW: 測(cè)量所得溫度顯示模塊；SHOWT：設(shè)置的時(shí)長(zhǎng)顯示模塊；SHOWDE：設(shè)置的溫度顯示模塊；系統(tǒng)總電路圖如圖4-5所示:圖4-5 系統(tǒng)總電路圖5 系統(tǒng)軟件設(shè)計(jì)5.1 溫度設(shè)置模塊溫度調(diào)節(jié)模塊的功能是根據(jù)生活需要對(duì)室內(nèi)溫度進(jìn)行設(shè)置。本設(shè)計(jì)基于空調(diào)使用中的一般性，設(shè)置的溫度調(diào)節(jié)范圍為1630，溫度調(diào)節(jié)的最小單位為1。 圖5-1 溫度設(shè)置模塊電路符號(hào)1)端口說明 Clk：工作時(shí)鐘； Rise：升溫按鍵；高電平有效，低電平無效。 Down：降溫按鍵；高電平有效，低電平無效。 Res：復(fù)位；高電平

53、復(fù)位。低電平時(shí)計(jì)數(shù)器在時(shí)鐘下進(jìn)行加減工作。 Dout：輸出設(shè)置溫度值。 2原理分析該模塊的默認(rèn)起始溫度為22，當(dāng)復(fù)位信號(hào)的上升沿到來的時(shí)候溫度回到22。當(dāng)檢測(cè)到CLK的上升沿到來且RISE信號(hào)為高電平、同時(shí)此時(shí)的設(shè)置溫度小于30時(shí)，溫度輸出信號(hào)DOUT=RISE，并將該溫度值輸出給控制模塊和顯示模塊。同理當(dāng)檢測(cè)到CLK的上升沿到來且DOWN信號(hào)為高電平、同時(shí)此時(shí)的設(shè)置溫度大于16時(shí)，溫度輸出信號(hào)DOUT=DOWN并將值輸出給控制和顯示模塊。該模塊設(shè)置的溫度調(diào)節(jié)范圍為1630，當(dāng)超過這個(gè)范圍進(jìn)行調(diào)節(jié)的話空調(diào)會(huì)自動(dòng)默認(rèn)恢復(fù)到22。該模塊VHDL語言描述：LIBRARY IEEE;USE IEEE.

54、STD_LOGIC_1164.ALL;ENTITY TIAOJIE ISPORT(CLK :IN BIT; RES :IN STD_LOGIC; RISE :IN INTEGER RANGE 30 DOWNTO 16; DOWN :IN INTEGER RANGE 30 DOWNTO 16; DOUT :BUFFER INTEGER RANGE 30 DOWNTO 16);END;ARCHITECTURE ONE OF TIAOJIE ISBEGIN PROCESS(CLK,RISE,DOWN,RES) BEGIN IF RES =1 THEN DOUT = 22; -默認(rèn)初始值為22 ELS

55、IF CLKEVENT AND CLK = 1 THEN IF RISE30 THEN DOUT 16 THEN DOUT 30) AND (DOWN16) THEN DOUT=22; END IF; END IF; END PROCESS; END; 3調(diào)節(jié)模塊的時(shí)序仿真波形如下圖：圖5-2 溫度調(diào)節(jié)模塊時(shí)序仿真波形圖 當(dāng)復(fù)位信號(hào)的上升沿到來的時(shí)候溫度回到22。當(dāng)檢測(cè)到CLK的上升沿到來且RISE信號(hào)為25時(shí)，溫度輸出信號(hào)DOUT輸出25。當(dāng)檢測(cè)到CLK的上升沿到來且DOWN信號(hào)為20時(shí)，溫度輸出信號(hào)DOUT輸出20。5.2 定時(shí)模塊定時(shí)模塊的功能是對(duì)空調(diào)的設(shè)置溫度時(shí)間進(jìn)行控制管理，利用計(jì)數(shù)

56、器來實(shí)現(xiàn)定時(shí)功能，這里的定時(shí)有4個(gè)檔可以選擇，分別是0.5小時(shí)、1.0小時(shí)、1.5小時(shí)、2小時(shí)。通過KEY鍵可以設(shè)置定時(shí)長(zhǎng)度，每按一次可以增加0.5個(gè)小時(shí)。最后通過一個(gè)4路選擇器將選定的定時(shí)長(zhǎng)度送給控制模塊和顯示模塊。其模塊圖如下： 圖5-3 定時(shí)模塊電路1) 端口說明key: 時(shí)間調(diào)節(jié)按鍵信號(hào)；clk: 時(shí)鐘信號(hào)；ena,enb,enc,ene: 計(jì)數(shù)器使能信號(hào)，高電平有效；a,b,c,d: 4路選擇器的數(shù)據(jù)源；y: 定時(shí)選擇輸出信號(hào)；led: 定時(shí)顯示信號(hào)，傳遞給后面的顯示模塊進(jìn)行設(shè)置時(shí)間的顯示；2) 原理分析該模塊分兩局部來實(shí)現(xiàn)，前一局部是4個(gè)不同檔位的計(jì)數(shù)器，然后在通過4路選擇器進(jìn)行選

57、擇。本設(shè)計(jì)以0.5小時(shí)計(jì)數(shù)器為例來進(jìn)行說明，其他時(shí)長(zhǎng)的計(jì)數(shù)器原理都一樣的。計(jì)數(shù)器的使能信號(hào)為高電平時(shí)該計(jì)數(shù)器進(jìn)行計(jì)數(shù)操作，每次當(dāng)clk的上升沿到來的時(shí)候計(jì)數(shù)器加1，當(dāng)計(jì)數(shù)器計(jì)數(shù)到1799時(shí)計(jì)數(shù)器清零，輸出信號(hào)c1為低電平；當(dāng)計(jì)數(shù)小于1799時(shí)c1為高電平。后一局部為4路選擇器，4個(gè)輸入信號(hào)源c1、c2、c3、c4通過兩位地址碼sel來選擇。當(dāng)sel為“00時(shí)選擇c1; 當(dāng)sel為“01時(shí)選擇c2; 當(dāng)sel為“10時(shí)選擇c3; 當(dāng)sel為“11時(shí)選擇c4。然后將定時(shí)值送給控制模塊和顯示模塊。該模塊用VHDL語言描述，其關(guān)鍵程序段如下：LIBRARY IEEE; -定時(shí)設(shè)置USE IEEE.ST

58、D_LOGIC_1164.ALL;ENTITY TIM ISPORT( CLK :IN STD_LOGIC; ENA :IN STD_LOGIC; ENB :IN STD_LOGIC; ENC :IN STD_LOGIC; ENE :IN STD_LOGIC; KEY :IN INTEGER RANGE 1 TO 4; Y :OUT STD_LOGIC; LED :OUT INTEGER RANGE 0 TO 25);END;ARCHITECTURE ONE OF TIM ISSIGNAL C1:STD_LOGIC;SIGNAL C2:STD_LOGIC;SIGNAL C3:STD_LOGIC

59、;SIGNAL C4:STD_LOGIC;SIGNAL A:INTEGER;SIGNAL B:INTEGER;SIGNAL C:INTEGER;SIGNAL D:INTEGER;BEGIN P_A :PROCESS(CLK,ENA,ENB,ENC,ENE) VARIABLE QA,QB,QC,QE:INTEGER; BEGIN IF CLKEVENT AND CLK=1 THEN IF ENA=1 THEN IF QA1799 THEN QA:=QA+1;C1=1; ELSE IF QA=1799 THEN QA:=0;C1=0; END IF; END IF; END IF; IF ENB=

60、1 THEN IF QB1799 THEN QB:=QB+1;C2=1; ELSE IF QB=1799 THEN QB:=0;C2=0; END IF; END IF; END IF; IF ENC=1 THEN IF QC1799 THEN QC:=QC+1;C3=1; ELSE IF QC=1799 THEN QC:=0;C3=0; END IF; END IF; END IF; IF ENE=1 THEN IF QE1799 THEN QE:=QE+1;C4=1; ELSE IF QE=1799 THEN QE:=0;C4 SEL:= 00 ; WHEN 2 = SEL:= 01 ;