先修課微電子與電路基礎講義及錄音課堂

1、1磷P阱N襯底閾值調整注入硼磷閾值調整注入：可以用掩膜版PMOS閾值調整版光刻注入磷NMOS閾值調整版光刻注入硼去膠P阱N襯底磷閾值調整注入可以不用掩膜版直接注入磷，調整PMOS管的閾值電壓NMOS管有一定雜質補償，與阱注入共同考慮，調整閾值電壓P阱N襯底閾值調整注入NMOS、PMOS結構方法,PKUNMOS結構 PMOS結構兩種g MENMOS管源漏注入 PMOS管源漏注入柵氧化層和多晶硅柵閾值調整注入P阱(well)N型(100)襯底的原始硅片體源漏漏源AlCMOS工藝集成Huang,IME,PKU襯底/阱NMOS、PMOS結構互連鈍化保護RuP+N+N+P 阱P+P+N 襯底集成電路關鍵

2、工藝薄膜：氧化:干氧、濕氧、干濕干、CVD：LPCVD、PECVD氧化層、多晶硅、氮化硅、.PVD:蒸發(fā)、濺射圖形轉換：光刻：涂膠、前烘、顯影、后烘刻蝕：干法刻蝕、濕法腐蝕摻雜：離子注入與退火擴散Ru Huang,IME,PKU硼P阱P阱N襯底N襯底形成柵氧化層和多晶硅柵去除氧化層生長柵氧化層，激活閾值注入柵氧化層和多晶硅柵淀積多晶硅注入磷，摻雜多晶硅（用N多晶硅柵）光刻多晶硅柵刻蝕多晶硅柵P阱N襯底2磷PRP阱N襯底形成NMOS管的源漏區(qū)NMOS管源漏區(qū)光刻，保護PMOS管區(qū)域離子注入磷或砷，形成N管源漏區(qū) 自對準源漏與柵 柵可以耐高溫：離子注入后的退火過程光刻對準、套準問題光刻版上標記Z基

3、片上標記XY對準不好不通P+N+N+P阱P+P+N襯底先做源漏，再做柵：非自對準先做柵，可以保證自對準，柵需要可以耐受注入激活所需的高溫過程Ru Huang,IME,PKU閾值調整注入硼PRP+P+P+P阱P阱N襯底N襯底形成PMOS管的源漏區(qū)PMOS管源漏區(qū)光刻，保護NMOS管區(qū)域離子注入硼，形成P管源漏區(qū)、P阱引出（注入硼的濃度比多晶硅柵注入的磷的濃度低，多晶硅柵保持n）P+N+N+P+P+P阱N襯底R Huang, ME, K3P+N+N+P阱P+P+N襯底形成接觸孔去除氧化層化學氣相淀積氧化層退火和致密（激活源漏注入）光刻接觸孔版反應離子刻蝕氧化層，形成接觸孔AlAlNNP隔開連線接觸

4、孔金屬連線Ru Huang,IME,PKU連線NMOS結構 PMOS結構P阱(well)N型(100)襯底的原始硅片P阱N襯底P+N+N+P+P+P+N+N+P+P+P阱N襯底P阱N襯底金屬連線淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻金屬版，定義出連線圖形刻蝕金屬連線層，形成互連圖形合金: 低溫退火P+N+N+P+P+P阱N襯底柵長很小，不能直接打孔4CMOS工藝集成版圖和版圖的設計規(guī)則CMOS工藝的發(fā)展封裝工藝集成電路輔助工藝錄相形成鈍化層在低溫條件下(小于300)淀積氮化硅(PECVD)光刻鈍化版刻蝕氮化硅，形成鈍化圖形，刻出壓焊點測試封裝壓焊點Ru Huang,IME,PKU

5、鈍化NMOS結構 PMOS結構接觸孔金屬連線P阱(well)N型(100)襯底的原始硅片柵長很小，不能直接打孔VDDYA1A2Ru HuIME,PKU三輸入與非門Ru Huang,IME,PKU5版圖的設計規(guī)則(design rule)保證設計的版圖能夠在工藝上實現電路設計工/器件集成工與工藝工之間的橋梁制定目的：尺寸盡可能小的前提避免線條寬度的偏差和不同層版套準偏差可能帶來盡可能地提高電路的成品率集成電路的成品率：硅片上好的數Y=100%硅片上總的數Ru Huang,IME,PKUS二輸入或非門D漏漏S源源DSNMOSPMOSVin體源漏地VoutVDDSDDSME,PKU電路不同，版圖不同

6、用同一套工藝版圖不路功能可能相同，但可能性能不同版圖 Ru Huang,IME,PKU版圖？一組相互套合的圖形各層版圖相應于不同的工藝步驟每一層版圖用不同的圖案來表示 版圖與所采用的工藝緊密相關6CMOS工藝的發(fā)展阱工藝工藝光刻技術CMOS結構溝道摻雜分布控制柵源漏接觸和互連Ru Huang,IME,PKU舉例2um1um1umRu Huang,IME,PKU設計規(guī)則的表示方法以為：把大多數尺寸約定為的倍數與工藝線所具有的工藝分辨率有關，一般取為柵長度的一半優(yōu)點：版圖設計獨立于工藝和實際尺寸以微米為：每個尺寸之間沒有必然的比例關系提高每一尺寸的合理度；簡化度不高舉例例：0.25微米的工藝和0.

7、18微米的工藝的設計規(guī)則不同Ru Huang,IME,PKU不同工藝線有不同設計規(guī)則不同工藝技術代有相應的一套設計規(guī)則柵的尺寸：防止斷裂柵出頭Ru Huang,IME,PKUN+N+兩條鋁線之間的間距金屬線對孔的覆蓋P+N+柵上不能打孔 柵引出在側面KU版圖的設計規(guī)則？(ch5 5.3節(jié))根據實際工藝水平(包括光刻特性、刻蝕能力、對準容差等)和成品率要求給出的一組同一工藝層及不同工藝層之間幾何尺寸的限制主要包括線寬、間距、覆蓋、露頭、凹口、面積等規(guī)則，分別給出它們的最小容許值防止掩膜圖形的斷裂、連接和一些不良物理效應的出現Ru Huang,IME,PKU7P+N+N+P+P+P阱N襯底互連的延

8、遲：RC延遲Ru Huang,IME,PKUCMOS工藝的發(fā)展阱：溝槽光刻技術：超細線條的光刻CMOS結構SourceGateDrain溝道摻雜分布控制柵結構源漏結構接觸和互連N (P )N (P )N (P )P (N)接觸：硅化物工藝：降低接觸電阻互連：多層互連、銅互連技術硅與金屬反應生成硅化物，再與金屬接觸Ru Huang,IME,PKUCMOS工藝的發(fā)展阱：溝槽光刻技術：超細線條的光刻CMOS結構SourceGateDrain溝道柵結構高介電常數柵介質新型金屬柵源漏結構接觸和互連NNNRu Huang,IME,PKUP (N) 效果好 間距小Ru Huang,IME,PKURIE形成深

9、槽側墻氧化填充SiO2或多晶硅CMOS工藝的發(fā)展阱：溝槽光刻技術CMOS結構溝道摻雜分布控制柵源漏接觸和互連Ru Huang,IME,PKU阱工藝單阱工藝雙阱工藝Ru Huang,IME,PKU8集成電路工藝小結從原始硅片到封裝測試的關鍵工藝薄膜技術：氧化、化學氣相淀積、物理氣相淀積等摻雜技術：擴散和離子注入等圖形轉換技術：光刻、刻蝕等技術工藝集成：標準CMOS工藝，出不同的集成電路封裝、輔助工藝Ru Huang,IME,PKU集成電路輔助工藝技術超凈廠房技術：超凈級別1級：在1立方英尺的空間內大于0.3m的塵埃數必須小于1個10級、100級、1000級、10000級超純水（）、氣體技術化學試

10、劑光刻掩膜版技術半導體設備材料準備技術：硅片等管殼等Ru Huang,IME,PKUFoundry和IDM公司各種封裝類型示意圖陶瓷封裝、封裝等 Ru Huang,IME,PKU集 利用刀、脈沖激光束 成電路封裝工藝流程發(fā)展：倒裝焊封裝 技術等 gU引線鍵合：細的金屬絲將上的壓焊點與管座上的引線端連接起來熱壓焊接、熱超聲焊接和超聲焊接CMOS工藝集成版圖和版圖的設計規(guī)則CMOS工藝的發(fā)展封裝工藝集成電路輔助工藝工藝錄相鎢塞鋁氧化層Ru Huang,IME,PKU9作 業(yè)1. 利用P型襯底硅片進行N阱CMOS反相器的工藝。(1) 請寫出主要工藝流程，畫出主要工藝步驟的剖面示意圖；(2) 請畫出該反相器的版圖，給出必要的圖形標注。Ru Huang,IME,PKU硅：silicon載流子：car