5章時序邏輯電路復習題

1、時序邏輯電路一、選擇題：TOC o 1-5 h z1、相同計數(shù)器的異步計數(shù)器和同步計數(shù)器相比，一般情況下（）A.驅(qū)動方程簡單B.使用觸發(fā)器個數(shù)少C.工作速度快D.以上都不對2、n級觸發(fā)器構(gòu)成的環(huán)形計數(shù)器，其有效循環(huán)的狀態(tài)數(shù)是（）A.n個B.2個C.4個D.6個3、下圖所示波形是一個（C）進制加法計數(shù)器的波形圖。試問它有（A）個無效狀態(tài)。A.2；B.4；C.6；D.12cp廠Q1Q2Q34、設計計數(shù)器時應選用（）。A.邊沿觸發(fā)器B.基本觸發(fā)器C.同步觸發(fā)器D.施密特觸發(fā)器TOC o 1-5 h z5、一塊7490十進制計數(shù)器中，它含有的觸發(fā)器個數(shù)是（）A.4B.2C.1D.66、n級觸發(fā)器構(gòu)成的

2、扭環(huán)形計數(shù)器，其有效循環(huán)的狀態(tài)數(shù)是（）A.2n個B.n個C.4個D.6個7、時序邏輯電路中一定包含（）A.觸發(fā)器B.組合邏輯電路C.移位寄存器D.譯碼器8、用n個觸發(fā)器構(gòu)成計數(shù)器，可得到的最大計數(shù)長度為（）A.2nB.2nC.n2D.n9、有一個移位寄存器，高位在左，低位在右，欲將存放在其中的二進制數(shù)乘上10,則應將該寄存器中的數(shù)（）A.右移二位B.左移一位C.右移二位D.左移一位10、某時序邏輯電路的狀態(tài)轉(zhuǎn)換圖如下，若輸入序列X=1001時，設起始狀態(tài)為S1,則輸出序列Z=X/Z()0/11/0S1S20/01/1A.0101B.1011C.0111D.100011、一位8421BCD碼計數(shù)

3、器至少需要（）個觸發(fā)器A.4B.3C.5D.1012、利用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器的方法有（ABC）A.復位法B.預置數(shù)法C.級聯(lián)復位法TOC o 1-5 h z13、在移位寄存器中采用并行輸出比串行輸出（）。A.快B.慢C.一樣快D.不確定14、用觸發(fā)器設計一個24進制的計數(shù)器，至少需要（）個觸發(fā)器。A.5B.4C.6D.315、在下列邏輯電路中，不是組合邏輯電路的有（）。A.寄存器B.編碼器C.全加器D.譯碼器16、一個4位移位寄存器可以構(gòu)成最長計數(shù)器的長度是（）。A.15B.12C.8D.1617、有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖C

4、P作用下，四位數(shù)據(jù)的移位過程是（）。A.1011-0110-1100-10000000B.1011-0101.1011-0111-111011011011D.1011110111101111-111118、時鐘RS觸發(fā)器的觸發(fā)時刻為（）A.CP=0期間B.CP=1期間C.CP上升沿D.CP下降沿19、若有一個N進制計數(shù)器，用復位法可以構(gòu)成M進制計數(shù)器，則“（）N。A.C.=20、一個四位二進制碼減法計數(shù)器的起始值為1001,經(jīng)過100個時鐘脈沖作用之后的值為：（）A.0101B.0100C.1101D.1100二、填空題：1、某移位寄存器的時鐘脈沖頻率為100KH

5、z，欲將存放在該寄存器中的數(shù)左移8位,完成該操作的時間為。（8X10-5S）2、利用四位可逆移位寄存器串行輸入寄存1100，左移時首先輸入數(shù)碼，右移時首先輸入數(shù)碼。（1；0。3、時序邏輯電路在結(jié)構(gòu)上包含和兩部分。（組合邏輯電路；存儲電路）4、時序邏輯電路的特點是，任意時刻的輸出不僅取決于該時刻的，還與電路的有關(guān)。（輸入信號，原狀態(tài)）5、在同步計數(shù)器中，各觸發(fā)器的CP輸入端應接時鐘脈沖。（統(tǒng)一的）6、四位雙向移位寄存器T4194的功能表如表所示。由功能表可知，要實現(xiàn)保持功能，應使，當R1，S=1，D1SiSo工作狀態(tài)S0=0時，電路實現(xiàn)功能。0XX0100保持（R=1，S=S0=0；左移）D10

6、101右移110左移111幷訐卅出7、移位寄存器不但可,而且還能對數(shù)據(jù)進行。（移位，串并轉(zhuǎn)換）8、電路如下圖所示，若輸入CP脈沖頻率為20KHZ,則輸出F的頻率為。（5KHZ）1CPJQF1F2KQKQ圖（一）9、時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序邏輯電路和時序邏輯電路。（同步、異步）10、某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示，試問該計數(shù)器是一個進制法計數(shù)器,它有個有效狀態(tài)，個無效狀態(tài)，該電路自啟動。若用JK觸發(fā)器組成，至少要個JK觸發(fā)器。（7；減法；7；1；能；3）11、將D觸發(fā)器的D端與它的Q端連接，假設Q（t）=0，則經(jīng)過100個脈沖作用后，它的狀態(tài)Q為。（0）12、要構(gòu)成5進

7、制計數(shù)器，至少需要個觸發(fā)器，其無效狀態(tài)有個。（3；3）13、利用四位右移寄存器串行輸入寄存1010，清零之后應首先輸入，當輸入三個數(shù)碼（已發(fā)出3個寄存指令）時，電路（觸發(fā)器自左至右）狀態(tài)為。（0；0100）14、組合邏輯門電路在功能上的特點是任何時刻的輸出狀態(tài)直接是由與電路原來的狀態(tài)。而時序電路的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關(guān)而且與電路的原狀態(tài)有關(guān)。觸發(fā)器實質(zhì)上就是一種功能最簡單的（組合電路還是時序電路）。（當時的輸入信號決定；無關(guān)；時序電路）15、是對脈沖的個數(shù)進行計數(shù)，具有計數(shù)功能的電路。（計數(shù)器）16、寄存器的功能是。例如在計算機中，需要它存儲要參加運算的數(shù)據(jù)。（記憶多位二進制數(shù)）

8、17、N位二進制計數(shù)器可累計脈沖最大數(shù)為；構(gòu)成異步二進制計數(shù)器的觸發(fā)器為觸發(fā)器；如果由下降沿有效的觸發(fā)器構(gòu)成異步二進制加法計數(shù)器，其內(nèi)部聯(lián)接規(guī)律為；單純四位扭環(huán)形移位寄存器最低位觸發(fā)器的輸入端與最高位的端相連。（2n；邊沿；前級的Q端接后級的CP端；Q）18、某移位寄存器的時鐘脈沖頻率為100KHz，欲將存放在該寄存器中的數(shù)左移8位，完成該操作的時間為。（8X10-5秒）19、在各種寄存器中，存放N位二進制數(shù)碼需要個觸發(fā)器。（N）三、判斷題：1、二進制加法計數(shù)器從0計數(shù)到十進制24時，需要5個觸發(fā)器構(gòu)成，有7個無效狀態(tài)。（V）2、構(gòu)成一個7進制計數(shù)器需要三個觸發(fā)器。（V）3、當時序電路存在無效

9、循環(huán)時該電路不能自啟動。（V）4、構(gòu)成一個7進制計數(shù)器需要三個觸發(fā)器。（V）5、當時序電路存在無效循環(huán)時該電路不能自啟動。（V）6、同步時序電路具有統(tǒng)一的時鐘CP控制。（V）37、有8個觸發(fā)器數(shù)目的二進制計數(shù)器，它具有256個計數(shù)狀態(tài)。（V）8、.N進制計數(shù)器可以實現(xiàn)N分頻；（V）TOC o 1-5 h z9、寄存器是組合邏輯器件。（x）10、寄存器要存放n位二進制數(shù)碼時，需要2n個觸發(fā)器。（x）11、3位二進制計數(shù)器可以構(gòu)成模值為231的計數(shù)器。（x）12、十進制計數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。（V）13、寄存器是組合邏輯器件。（x）14、寄存器要存放n位二進制數(shù)碼時，需要

10、2n個觸發(fā)器。（x）15、3位二進制計數(shù)器可以構(gòu)成模值為231的計數(shù)器。（x）16、十進制計數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。（V）四、分析題：1分析如圖所示電路，畫出Y,Y2,Y3的波形。cCP解：解題要點，（1）列驅(qū)動方程及狀態(tài)方程J二QK二QQn1二Qn列輸出方程E=Qn=QnCP2=QnCPCPY：;（3）畫輸出波形.2、分析下圖所示序列發(fā)生電路，要求寫出Dsr的邏輯函數(shù)式，列出狀態(tài)轉(zhuǎn)換表，寫出Z的輸出序列碼。（2套中）3、如圖所示時序電路。寫出電路的驅(qū)動方程、狀態(tài)方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能，并分析該電路能否自啟動。1JQ1JQ11JFF0FF1FF2

11、1KQ1K1KCPJ0Qn；K0=q2解：答題要點（1）電路驅(qū)動方程為：JQn;K1Qn1010J2Q;；K2Q1An+1Qin電路狀態(tài)方程為：Q；+1QoQ；+1QnQn+QnQn01020狀態(tài)圖如下:000001011111Q2QQ101010100110該電路是一個5進制計數(shù)器；能自啟動。4、分析電路功能，并說明能否自啟動。cicp1、解：答題要點（1）電路驅(qū)動方程為:（2）電路狀態(tài)方程為：J=QK=Q121J=QK=Q232Qn+1=QnQnQnQn=Qn121212CKRQ1DJ=K=1解：驅(qū)動方程為：00J=QnK=11狀態(tài)方程為：同時，當Q1=1時，因置零端有效,波形如下：Qn+

12、1=Qn00Qn+1=QnQn101Q0馬上變?yōu)?010A0A1A2A312、一個七段顯示譯碼器驅(qū)動顯示電路如下，若輸入波形如圖所示，試確定顯示器所顯示的數(shù)據(jù)應如何變化。A0A1A2A3A0A1A2A3解A0A1A2A3Figure3輸出數(shù)據(jù)014無定義4448013、試分析下圖可變模計數(shù)器，CT74161的使能端為S、S,置位端LD為低電平有效，復位12端為低電平有效。當。彳。?。1010時計數(shù)器的模值M為多少。解：(1)先畫出狀態(tài)轉(zhuǎn)移表進行分析。狀態(tài)轉(zhuǎn)移表為下表所示。(2)由表可得模值M=12。狀態(tài)轉(zhuǎn)移表Q3Q2Q1Q0Ld2QiQoCOCP孑CP.CRLDctpcttd3D2D1D0pT

13、3210解：解題要點：根據(jù)題目要求確定用兩片161級聯(lián)成16X16的計數(shù)器，再用反饋歸零法設計。1）計數(shù)狀態(tài)（16進制）7、用74LS163設計一個85進制加法計數(shù)器，要求采用反饋歸零法。（15分）74LS163功能表輸入輸出CRLDCTCTCPDDDDTP3210QQQQ3210CO0XXXfXXXX00000lOXXfdddd3210dddd32101111fXXXX計數(shù)110XXXXXX保持11X0XXXXX保持0解：（1）74LS163是具有同步置數(shù)、同步清零功能的4位2進制加法計數(shù)器。經(jīng)分析，需要兩片74LS163級聯(lián)，計數(shù)范圍是084,反饋狀態(tài)從高位到低位依次為（01010100）2=（54）16，據(jù)此畫出計數(shù)器的邏輯圖如圖&8、74LS161是同步4位二進制加法計數(shù)器，其邏輯功能表如下，試用它設計一個10進制計數(shù)器。74LS161邏輯功能表CTPcttcpq3q2q1q0CRLD0XXXX000010XXD3D2D1D0