組成原理教學實驗系統(tǒng)

1、 計算機組成原理實驗1計算機組成原理實驗一、實驗教學目標計算機組成原理是計算機與通信類等專業(yè)的一門核心課程，又是一門實驗性很強的課程，從課程地位來說，它在先導課和后繼課起著承上啟下和繼往開來的作用，具有知識面廣，內(nèi)容多難度大等特點，為了便于學生們學好這門課，結(jié)合教材，選用唐都教學儀器公司的計算機組成原理實驗儀，面向本學院的計算機、網(wǎng)工和通信、數(shù)理學院的信科等專業(yè)的本科生進行教學實驗和課程設計。2通過實驗，學生加深對基本理論及基本概念的理解，了解計算機系統(tǒng)的硬件和軟件構(gòu)成方法，掌握計算機硬件系統(tǒng)中運器、控制器、存儲器、輸入設備、輸出設備和總線系統(tǒng)的原理與結(jié)構(gòu)。以培養(yǎng)學生分析和設計計算機各部件的能

2、力，特別是動手能力，使學生做到理論與實踐相結(jié)合、硬件與軟件相結(jié)合，逐步達到能運用理論知識設計一些性能良好的指令系統(tǒng)，提高自行設計、調(diào)試、分析問題和解決問題的能力。為后續(xù)專業(yè)課程的學習打下扎實的理論基礎。3計算機組成原理實驗二、實驗基本要求 本課程要做5個以上的實驗，范圍涉及計算機的5大部件，既有驗證實驗，又有綜合實驗。 要求學生必須做好實驗前的預習準備，包括弄懂各項實驗的實驗原理，熟悉各項實驗中相關(guān)的理論知識，掌握對設計方法，制定實驗步驟和記錄格式。在實驗中學會使用相關(guān)儀器設備進行實驗測試、觀察和分析實驗現(xiàn)象、排除實驗故障的正確方法。記錄實驗結(jié)果，編寫實驗報告。學期實驗課程結(jié)束后進行實驗課程的

3、考核。4三、實驗項目設置與內(nèi)容5主要硬件配置實驗系統(tǒng)的組成單元及構(gòu)成芯片6 TDN-CD+系統(tǒng)硬件結(jié)構(gòu)圖7TDN-CN+系統(tǒng)模塊單元介紹1、電源單元采用的是三路高效開關(guān)電源作為系統(tǒng)工作和實驗電源，其主要技術(shù)指標為：輸入電壓：AC165260V輸出電壓電流：5V/2A、12V/0.2A、-12V/0.2A輸出功率：15W效率：75穩(wěn)壓性能：電壓調(diào)整率0.2%負載調(diào)整率0.5%紋波系數(shù)0.5%工作環(huán)境溫度：-540系統(tǒng)電源已置于電路板下方機箱內(nèi)，電源開關(guān)在電路板的左上角。當關(guān)閉電源后，不要立即重新開啟，關(guān)閉到重新開啟之間需要至少秒間隔。8TDN-CN+系統(tǒng)模塊單元介紹2、單片機控制單元（8051

4、UNIT） 此單元為CM+特有的單元，控制單元主要包括：（1）89C51無外擴存儲器（數(shù)據(jù)和程序存儲器）最小系統(tǒng)；（2）3片74LS245構(gòu)成24為微代碼I/O接口（3）P3.0,P3.1和1488,1489構(gòu)成PC 串行通訊接口（4）P2.0-P2.5構(gòu)成6位微地址總線；（5）數(shù)據(jù)通路控制信號隔離電路（2片74LS245構(gòu)成）9TDN-CN+系統(tǒng)模塊單元介紹3、邏輯信號測量單元（OSC UNIT）本單元位于實驗系統(tǒng)板左上方，其標注有OSC UNIT，本單元提供兩路邏輯信號PC示波器，用于測試數(shù)字信號波形，其電路構(gòu)成如圖3-14所示。10TDN-CN+系統(tǒng)模塊單元介紹4、微控制器電路單元（MI

5、CRO-CONTROLLER UNIT）本系統(tǒng)的微控制器單元電路主要由編程部分和核心微控制器部分組成，其電路構(gòu)成如圖3-6所示。編程部分是通過編程開關(guān)的相應狀態(tài)選擇及由CLK,CLK0引入的節(jié)拍脈沖的控制來完成將預先定義好的機器指令對應的微代碼程序?qū)懭氲?816控制存儲器中，并可以對控制存儲器中的機器代碼程序進行校驗。該系統(tǒng)具有本機現(xiàn)場直接編程功能，且由于選用2816 E2PROM芯片為控制寄存器，所以具有掉電保護功能。核心微控制器主要完成接收機器指令譯碼器送來的代碼，使控制轉(zhuǎn)向相應的機器指令對應的首條微代碼程序，對該條機器指令的功能進行解釋或執(zhí)行工作。 11TDN-CN+系統(tǒng)模塊單元介紹5、

6、信號源此單元位于STATE UNIT 左側(cè)，標有SIGNAL UNIT,其電路構(gòu)成如圖3-5-3所示，可先調(diào)節(jié)W1,使H23端輸出用戶期望的某一頻率的波形信號，信號的頻率在30HZ-300HZ；然后，再調(diào)節(jié)W2使H23端輸出特定占空比的信號，供實驗時選擇使用。12TDN-CN+系統(tǒng)模塊單元介紹6、時序電路單元（STATE UNIT）時序電路單元位于裝置的左上部，其電路由四部分組成：消抖電路（KK1）、時序控制（TS1、TS2、TS3、TS4）、時鐘信號源（）、撥動二進制開關(guān)組（STOP、STEP）。13TDN-CN+系統(tǒng)模塊單元介紹7.運算器單元（ALU UNIT）運算器單元位于實驗線路板左部

7、，它包括運算器單元和寄存器堆單元。圖中虛線框內(nèi)的線已在線路板上連好，虛線框上的信號線為引出線，在裝置中可找到相應的絲印字，以下各單元類同。運算器單元由以下部分構(gòu)成：兩片74LS181構(gòu)成了并-串型8位ALU；兩個8為寄存器DR1和DR2作為暫存工作寄存器，保存參數(shù)或中間運算結(jié)果；ALU的輸出有三態(tài)門74LS245通過排針連到數(shù)據(jù)總線上；一片8位的移位寄存器74LS299可通過排針連到數(shù)據(jù)總線上；由GAL和74LS74鎖存器組成進位標志控制電路和為零標志控制電路；進位標志和為零標志指示燈。其電路構(gòu)成如圖3-1所示。14TDN-CN+系統(tǒng)模塊單元介紹8、控制信號發(fā)生單元（W/R UNIT）此單元位

8、于線路板左中部，用來轉(zhuǎn)換產(chǎn)生各單元電路所需的時序信號，以及外總線所需的讀/寫控制信號W/R。該單元電路由2部分組成，具體如圖3-12所示：（1）4個排針引出端T1,T2,T3,T4為時序信號引入端，它們和實驗單元中相應的時序信號控制端全部相連。在做部分實驗時，須將相應線接至KK2來產(chǎn)生單脈沖；做模型機實驗時，T1,T2,T3,T4接至STATE UNIT相應的TS1,TS2,TS3,TS4即可。（2）在實驗中只需適當定義24位微代碼信號的含義，并將讀/寫控制位接入到WE上，就可為系統(tǒng)外總線提供W/R信號。15TDN-CN+系統(tǒng)模塊單元介紹9、邏輯譯碼單元（LOG UNIT）本單元主要功能是根據(jù)

9、機器指令及相應的微代碼進行譯碼使微程序轉(zhuǎn)入相應的微地址入口，從而實現(xiàn)微程序的順序，分支，循環(huán)運行，及三個工作寄存器R0,R1,R2的選通譯碼，它們共由兩片GAL構(gòu)成，其電路構(gòu)成如圖3-7所示：16TDN-CN+系統(tǒng)模塊單元介紹10、指示燈單元（LED UNIT）此單元由4個發(fā)光二極管構(gòu)成，其單元電路如圖3-17所示，用于測量和指示邏輯信號，信號為0時指示燈亮。17TDN-CN+系統(tǒng)模塊單元介紹11、寄存器堆單元（REG UNIT）這部分由三片8位寄存器R0,R1,R2組成，它們用來保存操作數(shù)及中間運算結(jié)果等。三個寄存器的輸入已聯(lián)志BUS總線，而三個寄存器的輸出共用一個RJ1引出，待用排線連至總

10、線。其電路構(gòu)成如圖3-2所示。18TDN-CN+系統(tǒng)模塊單元介紹12、計數(shù)器與地址寄存器單元（ADDRESS UNIT）此單元位于實驗線路板的中部，由地址寄存器AR、程序計數(shù)器PC及8為地址顯示燈構(gòu)成。單元中程序計數(shù)器及地址寄存器的輸入已接至總線，而程序計數(shù)器的輸出以排針形式引出（ADJ6）,地址寄存器的輸出以排針形式引至外總線單元“EXTBUS”中的AD7-AD0，其電路原理如圖3-3所示。19TDN-CN+系統(tǒng)模塊單元介紹13、指令寄存器單元（INS UNIT） 指令寄存器單元中指令寄存器的輸出以排針形式引出，構(gòu)成模型機時用它作為指令譯碼電路的輸入，實現(xiàn)程序跳轉(zhuǎn)控制，其電路構(gòu)成如圖3-4所

11、示。20TDN-CN+系統(tǒng)模塊單元介紹14、總線單元（BUS UNIT）本單元位于實驗裝置中部，包括6組排針，它們是橫向?qū)B通的。排針下方是和總線對應的8位數(shù)據(jù)顯示燈，以顯示總線上的二進制數(shù)值，將引出的排針與總線單元用8孔排針連好，就可構(gòu)成相應的實驗電路的數(shù)據(jù)通路。其電路構(gòu)成如圖3-11所示。21TDN-CN+系統(tǒng)模塊單元介紹15、擴展單元（EX UNIT）此單元位于實驗裝置的左下角，單元兩側(cè)的8線排針為兩組獨立的總線擴展轉(zhuǎn)接區(qū)，中間為I/O譯碼電路，采用一片74LS139作譯碼器，其電路機構(gòu)如圖3-13所示。22TDN-CN+系統(tǒng)模塊單元介紹16、外總線單元（EXT BUS）此單元位于實驗

12、裝置中下部，其中AD7-AD0排針為ADDRESS UNIT的地址總線輸出；D7-D0排針為BUS UNIT的數(shù)據(jù)總線輸出；W/R作為W/R UNIT的輸出讀/寫控制線；A8,A9為轉(zhuǎn)接插座，可接至MICRO-CONTROLLER UNIT的24位控制位中的任意兩位，作為外設選擇信號。23TDN-CN+系統(tǒng)模塊單元介紹17-18、PLD單元此單元位于實驗裝置右下方，有ISP1032 UNIT(CPLD芯片)和PC DRIBER (PC編程接口)組成，CPLD芯片的所有引腳均以排針形式引出。ISP LS11032芯片可進行再系統(tǒng)編程。編程時由專用電纜將PC-PORT排針接至PC機并口，然后將E-

13、PLD排針接至左邊A-PLD（信號對應）即可?？删幊踢壿嬈骷?英文全稱為：programmable logic device 即 PLD。 PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設計一般的數(shù)字系統(tǒng)的需要。這樣就可以由設計人員自行編程而把一個數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請芯片制造廠商設計和制作專用的集成電路芯片了。 24TDN-CN+系統(tǒng)模塊單元介紹可編程邏輯器件的兩種主要類型是現(xiàn)場可編程門陣列（FPGA）和復雜可編程邏輯器件（CPLD）。 在這兩類可編程邏輯器件中，F(xiàn)PGA提供了最高的邏輯密度、最豐富的特性和最高

14、的性能。 現(xiàn)在最新的FPGA器件，如Xilinx Virtex系列中的部分器件，可提供八百萬系統(tǒng)門（相對邏輯密度）。 這些先進的器件還提供諸如內(nèi)建的硬連線處理器（如IBM Power PC）、大容量存儲器、時鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件（device-to-device）信號技術(shù)。 FPGA被應用于范圍廣泛的應用中，從數(shù)據(jù)處理和存儲，以及到儀器儀表、電信和數(shù)字信號處理等。 與此相比，CPLD提供的邏輯資源少得多 - 最高約1萬門。 但是，CPLD提供了非常好的可預測性，因此對于關(guān)鍵的控制應用非常理想。 而且如Xilinx CoolRunner系列CPLD器件需要的功耗極低

15、， 25TDN-CN+系統(tǒng)模塊單元介紹19、輸入設備單元（INPUT DEBICE）此單元位于實驗裝置左下角，使用8個撥動開關(guān)作為輸入設備，其電路原理如圖3-9所示。26TDN-CN+系統(tǒng)模塊單元介紹20、主存儲器單元（MAIN MEM） 此單元位于實驗裝置左下方，用于存儲器實驗中的機器指令，其電路原理如圖3-8所示。27TDN-CN+系統(tǒng)模塊單元介紹21、輸出設備單元（OUTPUT DEBICE）此單元位于實驗裝置左下方，作為輸出外設，輸出數(shù)據(jù)進入鎖存器后由兩個數(shù)碼管顯示其值，具體電路原理如圖3-10所示。28TDN-CN+系統(tǒng)模塊單元介紹22、開關(guān)單元（SWITCH UNIT）此單元位于實驗裝置右下方，其電路構(gòu)成如圖3-16所示（只畫一組，其它類同），單元中的開關(guān)都可作為通用電路使用，為防止實驗時接至二進制開關(guān)產(chǎn)生混亂，二進制開關(guān)下方均有絲印字（用戶也可以自己定義），所有實驗接線時可將實驗中的各電平控制模擬信號接至相應的二進制開關(guān)。29TDN-