《可編程邏輯器件實(shí)驗(yàn)》課程教學(xué)大綱

1、可編程邏輯器件實(shí)驗(yàn)教學(xué)大綱一、課程基本信息課程代碼：04130409 課程名稱：可編程邏輯器件課程英文名稱：The Progammable Logic Device課程所屬單位：電氣信息工程系電氣自動(dòng)化教研室課程面向?qū)I(yè)：自動(dòng)化、電氣工程及其自動(dòng)化、電子信息工程、通信工程。課程類型：不獨(dú)立設(shè)課、選修課先修課程：數(shù)字電路技術(shù) 程序設(shè)計(jì) 學(xué)分： 1.5 學(xué)時(shí)：16 應(yīng)開實(shí)驗(yàn)項(xiàng)目個(gè)數(shù)： 7 二、課程性質(zhì)與目的（教學(xué)目的中要寫明通過該課程的學(xué)習(xí)對學(xué)生知識(shí)、能力和素質(zhì)的培養(yǎng)）通過本實(shí)驗(yàn)課程的實(shí)踐，使學(xué)生掌握：1常用開發(fā)工具軟件MAX+PLUS 的操作使用；2用EDA軟件和PLD芯片進(jìn)行電子系統(tǒng)設(shè)計(jì)的方法

2、和流程；3用原理圖法進(jìn)行系統(tǒng)設(shè)計(jì)輸入的方法；4用VHDL語言進(jìn)行系統(tǒng)設(shè)計(jì)輸入的方法。三、課程內(nèi)容與要求實(shí)驗(yàn)一： EDA軟件的使用及基本門電路系列 （2學(xué)時(shí)）基本要求：掌握MAX+PLUS 的操作使用方法主要內(nèi)容：項(xiàng)目文件的建議、不同輸入法窗口的選擇、器件選擇、編譯、引腳分配、下載等，原理圖輸入設(shè)計(jì)方法。主要儀器設(shè)備：電腦，MAX+PLUS II軟件、EDA實(shí)驗(yàn)箱實(shí)驗(yàn)二：編碼器系列、數(shù)據(jù)比較器系列、全加器系列基本要求：掌握VHDL輸入設(shè)計(jì)方法主要內(nèi)容：設(shè)計(jì)并實(shí)現(xiàn)一位全加器、編碼器、數(shù)據(jù)比較器主要儀器設(shè)備：電腦，MAX+PLUS II軟件、EDA實(shí)驗(yàn)箱實(shí)驗(yàn)三：邏輯門系列（2學(xué)時(shí)）基本要求：掌握VH

3、DL輸入設(shè)計(jì)方法主要內(nèi)容：設(shè)計(jì)并實(shí)現(xiàn)與門、或門、反相器、與非門、或非門、異或門等VHDL模型主要儀器設(shè)備：電腦，MAX+PLUS II軟件、EDA實(shí)驗(yàn)箱實(shí)驗(yàn)四：基本組合邏輯電路的VHDL模型 （2學(xué)時(shí)）基本要求：掌握VHDL輸入設(shè)計(jì)方法主要內(nèi)容：設(shè)計(jì)并實(shí)現(xiàn)緩沖器、選擇器、譯碼器、編碼器、移位器、全加器的VHDL模型主要儀器設(shè)備：電腦，MAX+PLUS II軟件、EDA實(shí)驗(yàn)箱實(shí)驗(yàn)五：基本時(shí)序邏輯電路的VHDL模型 （2學(xué)時(shí)）基本要求：掌握VHDL輸入設(shè)計(jì)方法主要內(nèi)容：設(shè)計(jì)并實(shí)現(xiàn)鎖存器、觸發(fā)器、寄存器、計(jì)數(shù)器的VHDL模型。主要儀器設(shè)備：電腦，MAX+PLUS II軟件、EDA實(shí)驗(yàn)箱實(shí)驗(yàn)六：數(shù)字鐘

4、 （4學(xué)時(shí)）基本要求：學(xué)習(xí)CPLD/FPGA的層次化設(shè)計(jì)方法主要內(nèi)容：設(shè)計(jì)一個(gè)小時(shí)、分鐘可調(diào)并可在整點(diǎn)前報(bào)警的數(shù)字鐘主要儀器設(shè)備：電腦，MAX+PLUS II軟件、EDA實(shí)驗(yàn)箱實(shí)驗(yàn)七：可編程電子密碼鎖的設(shè)計(jì) （4學(xué)時(shí)）基本要求：掌握組合時(shí)序邏輯電路的綜合應(yīng)用主要內(nèi)容：設(shè)計(jì)一個(gè)電子密碼鎖主要儀器設(shè)備：電腦，MAX+PLUS II軟件、EDA實(shí)驗(yàn)箱四、學(xué)時(shí)分配實(shí)驗(yàn)學(xué)時(shí)分配表序號(hào)實(shí)驗(yàn)項(xiàng)目（或內(nèi)容）名稱實(shí)驗(yàn)學(xué)時(shí)實(shí)驗(yàn)類型每組實(shí)驗(yàn)人數(shù)說明驗(yàn)證性設(shè)計(jì)性綜合性其它1EDA軟件的使用及基本門電路系列222編碼器系列、數(shù)據(jù)比較器系列、全加器系列223邏輯門系列224基本組合邏輯電路的VHDL模型225基本時(shí)序邏輯電路的VHDL模型426數(shù)字鐘427可編程電子密碼鎖的設(shè)計(jì)2小計(jì)161214五、教學(xué)方法與教學(xué)要求 主要寫明實(shí)驗(yàn)預(yù)習(xí)、實(shí)驗(yàn)指導(dǎo)與操作、實(shí)驗(yàn)報(bào)告等環(huán)節(jié)的內(nèi)容及要求；